Techniques and configurations to reduce transistor gate short defects
Номер патента: US20190363022A1
Опубликовано: 28-11-2019
Автор(ы): Matthew J. Prince, Sridhar Govindaraju
Принадлежит: Intel Corp
Получить PDF файл: Открыть в новом окне
Опубликовано: 28-11-2019
Автор(ы): Matthew J. Prince, Sridhar Govindaraju
Принадлежит: Intel Corp
Получить PDF файл: Открыть в новом окне
Techniques and configurations to reduce transistor gate short defects
Номер патента: US20160141212A1. Автор: Matthew J. Prince,Sridhar Govindaraju. Владелец: Intel Corp. Дата публикации: 2016-05-19.