Поисковая фраза, не более 6 слов. Направление перевода. Размерность языковой модели.

Результаты перевода.
Найдено патентов - 4 шт. Доступно для просмотра - 4 шт. Ссылка на API. Ссылка на расширенную таблицу B.6.1 по ГОСТ Р 15.011-2022

Эндопротез тазобедренного сустава

Номер патента: RU0000000777U1. Автор: Парфеев Сергей Геннадьевич, Плоткин Геннадий Львович, Туниманов Георгий Александрович, Хрыпов Сергей Валерьвич. Владелец: Парфеев Сергей Геннадьевич, Плоткин Геннадий Львович, Туниманов Георгий Александрович, Хрыпов Сергей Валерьвич. Дата публикации: 16-09-1995.
Эндопротез тазобедренного сустава, включающий головку, вмонтированную в шейку, выполненную за одно целое с продольным стержнем переменного сечения, имеющим сквозной осевой цилиндрический канал и продольные прорези на боковых поверхностях, отличающийся тем, что стержень снабжен в своей проксимальной части опорной площадкой с наклоном 43 - 46° по отношению к продольной оси стержня и имеет у нижнего края площадки сечение овального профиля при соотношении длин большой и малой осей овала в пределах 2,4 - 2,6, которое постепенно уменьшается и равно единице на протяжении дистальной части стержня, которая составляет половину длины стержня и снабжена симметрично распределенными по окружности кольцевого сечения по меньшей мере двумя парами сквозных продольных прорезей, суммарная площадь которых составляет 0,17 - 0,21 от площади соответствующего кольца без прорезей, а длина составляет 0,44 - 0,46 длины стержня, при этом в проксимальной части стержня выполнены сквозные прорези, ориентированные в двух взаимно перпендикулярных плоскостях, и имеющие длину 0,25 - 0,28 длины стержня, причем ось шейки имеет наклон по отношению к продольной оси стержня под углом 125 - 135°. (19) RU (11) (13) 777 U1 (51) МПК A61F 02/32 (1995.01) РОССИЙСКОЕ АГЕНТСТВО ПО ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ (12) ОПИСАНИЕ ПОЛЕЗНОЙ МОДЕЛИ К СВИДЕТЕЛЬСТВУ (21), (22) Заявка: 93018070/14, 06.04.1993 (46) Опубликовано: 16.09.1995 (71) Заявитель(и): Плоткин Геннадий Львович, Хрыпов Сергей Валерьвич, Туниманов Георгий Александрович, Парфеев Сергей Геннадьевич U 1 7 7 7 U 1 (54) Эндопротез тазобедренного сустава R U 7 7 7 (73) Патентообладатель(и): Плоткин Геннадий Львович, Хрыпов Сергей Валерьвич, Туниманов Георгий Александрович, Парфеев Сергей Геннадьевич R U (72) Автор(ы): Плоткин Геннадий Львович, Хрыпов Сергей Валерьвич, Туниманов Георгий Александрович, Парфеев Сергей Геннадьевич (57) Формула полезной модели Эндопротез тазобедренного сустава, включающий головку, вмонтированную в шейку, выполненную за одно целое с ...

Storage with check

Номер патента: SU1508287A1. Автор: Владимир Аркадьевич Лисицын, Георгий Александрович Туниманов, Евгений Яковлевич Марголин. Владелец: Предприятие П/Я Г-4152. Дата публикации: 15-09-1989.
Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  оперативных энергонезависимых (с батарейным питанием) запоминающих устройств с наращиваемой информационной структурой и контролем адреса. Целью изобретени   вл етс  повышение надежности и уменьшение потребл емой мощности. Запоминающее устройство с контролем содержит блок накопителей, блок ключей, блок управлени , регистр адреса, M + 1 сумматоров по модулю два, элемент И-НЕ, элемент ИЛИ. Введение в устройство формировател  управл ющих сигналов и N + 1 дешифраторов позволило организовать структуру устройства таким образом, что при ошибках в коде адреса или несоответствии адреса номеру выбранного устройства запрещаютс  переключени  на входы накопителей, а при отсутствии ошибок переключени  на входах адреса и режима происход т только у выбранных накопителей. Уменьшаетс  уровень помех и мощности потреблени  как в режиме обращени , так и в режиме хранени . 2 ил. The invention relates to computing and can be used to build operational non-volatile (battery-powered) storage devices with expandable information structure and address control. The aim of the invention is to increase reliability and reduce power consumption. The memory device with the control contains a block of accumulators, a block of keys, a control block, an address register, M + 1 modulo-two adders, an AND-NOT element, an OR element. Introduction of control signals to the device and N + 1 decoders allowed the device to be structured in such a way that when there are errors in the address code or the address does not match the number of the selected device, switching to the drive inputs is prohibited, and if there are no error switching, only the for selected drives. The level of interference and power consumption is reduced both in the handling mode and in the storage mode. 2 Il.

Firmware control device

Номер патента: SU1119012A1. Автор: Георгий Александрович Туниманов, Герман Залкович Берсон. Владелец: Предприятие П/Я Г-4152. Дата публикации: 15-10-1984.
МИКРОПРОГРАММЮЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок пам ти микрокоманд, дешифратор микрокоманд, коммутатор логических условий, счётчик адреса и регистр адреса, причем группа выходов блока пам ти микрокоманд соединена с группой информационных входов счетчика адреса, с группой входов дешифратора микрокоманд и  вл етс  группой выходов устройства , группа адресных входов блока пам ти микрокоманд соединена через регистр адреса с группой информа-. ционных выходов счетчика адреса, группа выходов дешифратора микрокоманд соединена с группой управл ющих входов коммутатора логических условий, выход которого соединен со входом записи счетчика адреса, п информационных входов коммутатора логических условий  вл ютс  ti входами первой группы входов логических условий устройства, отличающеес  тем, что, с целью повышени  быстродействи , оно дополнительно содержит регистр логических условий, группу элементов импликации и элемент И, причем (п+П-й информационный вход коммутатора логических условий соединен с выходом § элемента И, входы которого соединены с выходами элементов импликации (Л группы, первые входы которых  вл ютс  входами логических условий с второй группы устройства, вторые входы элементов импликации группы соединены с выходами регистра логиак ческих условий, группа информационных входов которого соединена с группой вьрсодов блока пам ти микрокоманд. СО A MICROPROGRAMME CONTROL DEVICE containing a microinstructor memory block, a microinstructor decoder, a logic conditions switch, an address counter and an address register, the output group of the microinstructions memory block, the group of informational decoder inputs of the address counter, the input group of the microcoder decoder, and is a group of device outputs, the group of address inputs of the microinstruction memory block is connected via the address register with the information group. The address outputs of an address counter, a group of outputs of the micro-command decoder are connected to a group of control ...

Permanent memory with self-diagnosis

Номер патента: SU1575240A1. Автор: Владимир Аркадьевич Лисицын, Владимир Георгиевич Княжицын, Георгий Александрович Туниманов, Евгений Яковлевич Марголин, Юрий Яковлевич Берсон. Владелец: Предприятие П/Я Г-4152. Дата публикации: 30-06-1990.
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении репрограммируемых ПЗУ со стиранием информации. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет оперативной смены контрольных размеров в циклах записи. Устройство содержит M накопителей информации со структурой 2 M слов xN разр дов, образующих ПЗУ емкостью Мх 2 M слов xN разр дов, накопитель контрольных данных со структурой 2 M слов хМ разр дов, сумматор по модулю два на N+1 входов, коммутатор, дешифратор, группу формирователей и элемент ИЛИ. Цель изобретени  достигаетс  тем, что запись в накопитель контрольных данных, предварительно подвергнутый стиранию, производитс  (или не производитс ) в зависимости от значени  контрольного разр да. При этом в накопитель контрольных данных записываетс  выходна  кодова  комбинаци  дешифратора разр дов адреса, осуществл ющего одновременно выбор одного из основных накопителей. 1 ил. The invention relates to automation and computing and can be used in the construction of reprogrammable ROMs with erasing information. The aim of the invention is to expand the functionality of the device due to the rapid change of the control dimensions in the write cycles. The device contains M data storages with the structure of 2 M words xN bits, forming a ROM with a capacity of Мх 2 M words xN bits, a control data accumulator with a structure of 2 M words xM bits, a modulo two on N + 1 inputs, a switch, a decoder , group of shapers and element OR. The purpose of the invention is achieved by the fact that writing to the control data accumulator, previously subjected to erasure, is made (or not made) depending on the value of the control bit. In this case, the output code combination of the address bits decoder is written to the control data accumulator, which simultaneously selects one of the main accumulators. 1 il.
1