Storage circuit for obtaining electric energy on signal line in self-electricity-stealing mode
附图说明 图1为本发明连接框图; 图2为本发明中静电保护电路图; 图3为本发明中插入反馈中断电路图; 图4为本发明中盗能电路图; 图5为本发明中储能电路图; 图6为本发明中电源转换电路图; 图7为本发明中电平转换电路图; 图8为本发明中信息存储电路图; 图9为本发明中写保护电路图; 图10为本发明的实现流程图; 图11为本发明的时序图; 图12为本发明的整体电路图。 技术领域 本发明涉及数据通信技术领域,具体涉及一种基于在信号线上通过自盗电方式获取电能的存储电路。 具体实施方式 下面对本发明的具体实施方式进行描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。 如图1和图12所示,一种基于在信号线上通过自盗电方式获取电能的存储电路,包括静电保护电路、插入反馈中断电路、盗能电路、储能电路、基准电路、电平转换电路、信息存储电路和写保护电路,所述静电保护电路、盗能电路、电平转换电路、信息存储电路和写保护电路依次连接,所述盗能电路通过储能电路连接电源转换电路,所述基准电路还与电平转换电路和写保护电路连接,所述插入反馈中断电路和静电保护电路均与USB-B公头连接,与USB-B公头配合的USB-B母头与主板控制器连接。 如图2所示,所述静电保护电路包括电容RV1和电容RV2,所述电容RV1的一端分别连接输入信号SCL、储能电路和电平转换电路,另一端接地;所述电容RV2的一端分别连接输入信号SCL、储能电路和电平转换电路,另一端接地。 静电保护电路的输入级由RV1、RV2,2个分立器件组成。RV1、RV2在8/20μs波形和1A脉冲电流的最大峰值电流下的钳位电压为25V,额定电压为5.5V,能够防止静电对板卡损害。 如图3所示,所述插入反馈中断电路由开机棒中的CHECK信号通过开机棒PCB走线直接连接到地。当开机棒插入后,主控设备端的因上拉电阻的存在,使得CHECK在开机棒中被强制拉低,由此主控设备的控制芯片收到了一个由高到低的插入反馈中断。 如图4所示,所述盗能电路包括二极管D1和二极管D2,所述二极管D1的正极分别连接电容RV1的一端和电平转换电路,所述二极管D1的负极分别与二极管D2的负极和储能电路连接,所述二极管D2的正极分别与电容RV2的一端和电平转换电路连接。 盗能电路由D1、D2组成,在1mA电流下D1、D2的正向压降0.37V,反向漏电流为0.01nA。在IIC总线没有工作时,SCL和SDA信号线均由主控设备通过上拉电阻拉升到高电平,开机棒通过盗能电路将电荷存储到储能电路中;当IIC总线工作时,盗能电路在SLK和SDA 信号线在高电平阶段将电荷存储到储能电路中。盗能电路将保证开机棒的电能供应。 如图5所示,储能电路由C1 22uF容值的电容和C2 0.1uF的电容组成。 如图6所示,电源转换电路由R1、U1、C3组成,U1为TL431电路,1管脚的输出电压为2.5V。 如图7所示,电平转换电路由R3、R4、R5、R6、Q1、Q2组成。SCL信号为单向信号,当SCL_3.3V为高电平时,Q1的VGS=0,NMOS管截至,SCL_2.5V由R5上拉到2.5V高电平;当SCL_3.3V为零电平时,Q1的内部二极管导通VS=VD+0.6V=0.6V,Q1的VGS=2.5V-0.6=1.9V,NMOS管导通,SCL_2.5V为零电平; SDA信号为双向信号,若信号由SDA_3.3V向SDA_2.5V方向传输时,当SDA_3.3V为高电平时,Q2的VGS=0,NMOS管截至,SDA_2.5V由R6上拉到2.5V高电平;当SDA_3.3V为零电平时,Q2的内部二极管导通VS=VD+0.6V=0.6V,Q2的VGS=2.5V-0.6=1.9V,NMOS管导通,SDA_2.5V为零电平; 若信号由SDA_2.5V向SDA_3.3V方向传输时,当SDA_2.5V为高电平时,Q2的VGS=0,NMOS管截至,SDA_3.3V由主控设备上拉到3.3V高电平;当SDA_2.5V为零电平时,Q2的VGS=2.5V-0V=2.5V,NMOS管导通,SDA_3.3V为零电平。 如图8所示,信息存储电路采用BL24C128A的EEPROM作为存储器件,C4为存储器件的电源滤波电容,BL24C128A的EEPROM支持1.7V to 5.5V电源供电。WP管脚连接读写保护电路,当WP为高时EEPROM处于写保护状态,此时开机棒不能被读和写,直到读写保护电路解除读写保护使能。 如图9所示,写保护电路采用一片的2.32V电压监控芯片作为写保护控制电路的核心器件,当设备上电时,2.5V电源电压缓缓上电,在电源电压小于等于2.32V时,U3的RESET输出管脚输出为低电平,Q4的NMOS管截止,WP_EN的电平电压和电源电压一致,EEPROM处于读写保护中。当电源电压升值高于2.32V,此时系统的电源电压已经趋于稳定,电压监控芯片U3的RESET输出管脚再延时240mS后输出为高电平,EEPROM推出读写保护状态,开机棒可以正常进行读写。 本发明实现流程如图10所示。开机棒插入后,静电保护电路工作,并插入反馈,盗能电路取电,贤能存储电源转换输出电压,读写保护电路工作,判断电源是否大于2.32V,若是则延时240ms,释放使能读写保护,否则直接进行使能读写保护,再判断是否能读写存储器,若是则令开机棒正常工作,否则等待后进行读写保护电路工作,开机棒正常工作时,开机棒插入或掉电,判断电源是否大于2.32V,若是则返回开机棒正常工作步骤,否则进行使能读写保护。 本发明的时序图如图11所示,当开机棒插入后,系统开始从信号线上盗取电能,在位反馈电路有高变为低,反馈信号生效。系统盗取的电能通过基准电路转换后,系统电压从0V上升到1.7V,存储器具备工作状态,系统电源电压继续升至2.32V,写保护电路此时经过TDELAY=240mS后输出低电平,系统解除写保护状态,系统可正常进行读写操作。当开机棒拔出和系统下电后,基准电路的输出电源电平开始下降,当电压小于2.32V时,写保护电路输出高电平,系统进入写保护状态,直到存储器不再工作。 本发明将USB-B接口4根信号线中的电源替换成在位反馈中断信号,提供了主设备控制芯片的资源使用效率,同时也提高了系统的实时性。开机棒的电源通过在信号线上盗取电能,并进行电源转换,设计了读写保护电路,进一步提高了系统的安全性。 背景技术 在某些特殊应用的通信设备上,为了实现设备可控管理,配备了一种基于USB-B物理接口的存储设备,用于设备的管理授权和设备认证,简称为认证棒,认证棒采用IIC总线进行数据通信。但因为USB-B接口只有4个管脚定义,分别为VCC、SLK、SDA、GND。在以往的设计中这四个信号是必须使用的,主设备为了确保开机棒在位情况,只能通过IIC总线时刻轮询开机棒,导致了主设备主控芯片的资源浪费,实时性较差。 发明内容 针对现有技术中的上述不足,本发明提供的一种基于在信号线上通过自盗电方式获取电能的存储电路解决了开机棒实时性差的问题。 为了达到上述发明目的,本发明采用的技术方案为:一种基于在信号线上通过自盗电方式获取电能的存储电路,包括静电保护电路、插入反馈中断电路、盗能电路、储能电路、基准电路、电平转换电路、信息存储电路和写保护电路,所述静电保护电路、盗能电路、电平转换电路、信息存储电路和写保护电路依次连接,所述盗能电路通过储能电路连接电源转换电路,所述基准电路还与电平转换电路和写保护电路连接,所述插入反馈中断电路和静电保护电路均与USB-B公头连接,与USB-B公头配合的USB-B母头与主板控制器连接。 进一步地:所述静电保护电路包括电容RV1和电容RV2,所述电容RV1的一端分别连接输入信号SCL、储能电路和电平转换电路,另一端接地;所述电容RV2的一端分别连接输入信号SCL、储能电路和电平转换电路,另一端接地。 进一步地:所述插入反馈中断电路由开机棒中的CHECK信号通过开机棒PCB走线直接连接到地。 进一步地:所述盗能电路包括二极管D1和二极管D2,所述二极管D1的正极分别连接电容RV1的一端和电平转换电路,所述二极管D1的负极分别与二极管D2的负极和储能电路连接,所述二极管D2的正极分别与电容RV2的一端和电平转换电路连接。 进一步地:所述储能电路包括电容C1和电容C2,所述电容C1的一端分别与电容C2的一端、二极管D1的负极、二极管D2的负极连接,并连接VCC_Steal信号,所述电容C1的另一端和电容C2的另一端均连接到地。 进一步地:所述基准电路包括稳压源U1、电阻R1和电容C3,所述稳压源的1引脚分别与稳压源的2引脚、电阻R1的一端、电容C3的一端连接并连接VCC_2.5信号,所述电阻R1的另一端连接VCC_Steal信号,所述电容C3的另一端和稳压源的3引脚连接到地。 进一步地:所述电平转换电路包括NMOS管Q1、NMOS管Q2、电阻R3-R6,所述Q1的漏极与二极管D1的正极连接,所述Q1的栅极与电阻R4的一端连接,所述Q1的源极分别与电阻R5的一端和信息存储电路连接,所述Q2的漏极与二极管D2的正极连接,所述Q2的栅极与电阻R3的一端连接,所述Q2的源极分别与电阻R6的一端和信息存储电路连接,所述电阻R3的另一端、电阻R4的另一端、电阻R5的另一端和电阻R6的另一端均连接VCC_2.5信号。 进一步地:所述信息存储电路包括EEPROM存储器U2和电容C4,所述U2的1、2、3引脚连接到地,所述U2的6引脚连接Q1的源极,所述U2的5引脚连接Q2的源极,所述U2的8引脚与电容C4的一端连接并连接VCC_2.5信号,所述U2的4引脚与电容C4的另一端连接到地,所述U2的7引脚连接写保护电路。 进一步地:所述写保护电路包括电压监控芯片U3、NOMS管Q4、电阻R2、电阻R8、电阻R9和电容C5,所述Q4的漏极分别与U2的7引脚和电阻R9的一端连接,所述电阻R9的另一端连接VCC_2.5信号,所述Q4的源极连接到地,所述Q4的栅极与电阻R8的一端连接,所述电阻R8的另一端分别与接地电阻R2和U3的2引脚连接,所述U3的3引脚与电容C5的一端连接并连接VCC_2.5信号,所述U3的1引脚和电容C5的另一端均连接到地。 本发明的有益效果为:本发明一种基于在信号线上通过自盗电方式获取电能的存储电路及实现方案,通过盗取IIC的SLK和SDA信号线上的电能为后续电路提供电源,同时将原有开机棒的电源信号线更改为在位反馈信号线,采用中断方式反馈给主设备控制芯片,从而在USB-B接口管脚定义紧缺的情况下解决了开机棒实时性差的问题。 The invention discloses a storage circuit for obtaining electric energy on a signal line in a self-electricity-stealing mode, which comprises an electrostatic protection circuit, an insertion feedback interruption circuit, an energy stealing circuit, an energy storage circuit, a reference circuit, a level conversion circuit, an information storage circuit and a write protection circuit, the electrostatic protection circuit, the energy stealing circuit, the level conversion circuit, the information storage circuit and the write protection circuit are sequentially connected, the energy stealing circuit is connected with the power conversion circuit through the energy storage circuit, and the reference circuit is further connected with the level conversion circuit and the write protection circuit. The insertion feedback interruption circuit and the electrostatic protection circuit are both connected with the USB-B male head, and the USB-B female head matched with the USB-B male head is connected with the mainboard controller. 1.一种基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,包括静电保护电路、插入反馈中断电路、盗能电路、储能电路、基准电路、电平转换电路、信息存储电路和写保护电路,所述静电保护电路、盗能电路、电平转换电路、信息存储电路和写保护电路依次连接,所述盗能电路通过储能电路连接电源转换电路,所述基准电路还与电平转换电路和写保护电路连接,所述插入反馈中断电路和静电保护电路均与USB-B公头连接,与USB-B公头配合的USB-B母头与主板控制器连接。 2.根据权利要求1所述的基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,所述静电保护电路包括电容RV1和电容RV2,所述电容RV1的一端分别连接输入信号SCL、储能电路和电平转换电路,另一端接地;所述电容RV2的一端分别连接输入信号SCL、储能电路和电平转换电路,另一端接地。 3.根据权利要求1所述的基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,所述插入反馈中断电路由开机棒中的CHECK信号通过开机棒PCB走线直接连接到地。 4.根据权利要求1所述的基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,所述盗能电路包括二极管D1和二极管D2,所述二极管D1的正极分别连接电容RV1的一端和电平转换电路,所述二极管D1的负极分别与二极管D2的负极和储能电路连接,所述二极管D2的正极分别与电容RV2的一端和电平转换电路连接。 5.根据权利要求1所述的基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,所述储能电路包括电容C1和电容C2,所述电容C1的一端分别与电容C2的一端、二极管D1的负极、二极管D2的负极连接,并连接VCC_Steal信号,所述电容C1的另一端和电容C2的另一端均连接到地。 6.根据权利要求1所述的基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,所述基准电路包括稳压源U1、电阻R1和电容C3,所述稳压源的1引脚分别与稳压源的2引脚、电阻R1的一端、电容C3的一端连接并连接VCC_2.5信号,所述电阻R1的另一端连接VCC_Steal信号,所述电容C3的另一端和稳压源的3引脚连接到地。 7.根据权利要求1所述的基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,所述电平转换电路包括NMOS管Q1、NMOS管Q2、电阻R3-R6,所述Q1的漏极与二极管D1的正极连接,所述Q1的栅极与电阻R4的一端连接,所述Q1的源极分别与电阻R5的一端和信息存储电路连接,所述Q2的漏极与二极管D2的正极连接,所述Q2的栅极与电阻R3的一端连接,所述Q2的源极分别与电阻R6的一端和信息存储电路连接,所述电阻R3的另一端、电阻R4的另一端、电阻R5的另一端和电阻R6的另一端均连接VCC_2.5信号。 8.根据权利要求1所述的基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,所述信息存储电路包括EEPROM存储器U2和电容C4,所述U2的1、2、3引脚连接到地,所述U2的6引脚连接Q1的源极,所述U2的5引脚连接Q2的源极,所述U2的8引脚与电容C4的一端连接并连接VCC_2.5信号,所述U2的4引脚与电容C4的另一端连接到地,所述U2的7引脚连接写保护电路。 9.根据权利要求1所述的基于在信号线上通过自盗电方式获取电能的存储电路,其特征在于,所述写保护电路包括电压监控芯片U3、NOMS管Q4、电阻R2、电阻R8、电阻R9和电容C5,所述Q4的漏极分别与U2的7引脚和电阻R9的一端连接,所述电阻R9的另一端连接VCC_2.5信号,所述Q4的源极连接到地,所述Q4的栅极与电阻R8的一端连接,所述电阻R8的另一端分别与接地电阻R2和U3的2引脚连接,所述U3的3引脚与电容C5的一端连接并连接VCC_2.5信号,所述U3的1引脚和电容C5的另一端均连接到地。