



(19)中華民國智慧財產局

(12)發明說明書公開本 (11)公開編號：TW 201830640 A

(43)公開日：中華民國 107 (2018) 年 08 月 16 日

(21)申請案號：106123785

(22)申請日：中華民國 106 (2017) 年 07 月 17 日

(51)Int. Cl. : **H01L23/528 (2006.01)**(30)優先權：2016/11/28 美國 62/426,952  
2017/04/26 美國 15/498,254(71)申請人：台灣積體電路製造股份有限公司 (中華民國) TAIWAN SEMICONDUCTOR  
MANUFACTURING CO., LTD. (TW)  
新竹市新竹科學工業園區力行六路 8 號

(72)發明人：陳潔 CHEN, JIE (TW)；陳憲偉 CHEN, HSIEN WEI (TW)

(74)代理人：洪澄文；顏錦順

申請實體審查：無 申請專利範圍項數：1 項 圖式數：4 共 34 頁

(54)名稱

半導體封裝結構

SEMICONDUCTOR PACKAGE STRUCTURE


(57)摘要

一種半導體封裝結構。此半導體封裝結構包括一晶片、一封膜材料、一穿孔、一第一重新分佈層佈線與一第二重新分佈層佈線。封膜材料包圍晶片。穿孔從封膜材料的第一表面延伸至一第二表面，且第二表面是相對於第一表面。第一重新分佈層佈線設置在封膜材料的第二表面並耦接於穿孔。第二重新分佈層佈線設置在封膜材料的第二表面並平行於第一重新分佈層佈線。跨過穿孔之一部份的第二重新分佈層佈線具有一第一區段以及一第二區段，並且第一區段具有一第一寬度而第二區段具有不同於第一寬度之第二寬度。

Semiconductor package structure is provided. A semiconductor package structure includes a chip, a molding material surrounding the chip, a through-via extending from a first surface to a second surface of the molding material, a first re-distribution layer (RDL) wire disposed on the second surface of the molding material and coupled to the through-via, and a second RDL wire disposed on the second surface of the molding material and parallel to the first RDL wire. The second surface is opposite to the first surface. A portion of the second RDL wire across the through-via has a first segment with a first width and a second segment with a second width different from the first width.

指定代表圖：

符號簡單說明：



第 1A 圖

- 100、100A、  
100B · · · 半導體封  
裝結構
- 110 · · · 穿孔
- 120、130A、130B、  
140A-140C · · · 重  
新分佈層佈線
- 121 · · · 細長部分
- 122 · · · 帽形部分
- 123 · · · 錐形部分
- 130A\_1、130A\_2、  
130A\_3 · · · 區段
- 132A-132B、  
134A-134B · · · 連  
接圖案
- R1 · · · 第一臨界值
- R2 · · · 第二臨界值
- RR · · · 半徑
- θ1 · · · 錐角

# 發明專利說明書

(本說明書格式、順序，請勿任意更動)

**【發明名稱】 半導體封裝結構**

SEMICONDUCTOR PACKAGE STRUCTURE

**【技術領域】**

**【0001】** 本揭露有關於一種半導體封裝結構，且特別有關於一種半導體封裝結構的重新分佈層佈線。

**【先前技術】**

**【0002】** 半導體元件用於各種電子應用中，例如個人電腦、手機、數位相機以及其他電子設備等。半導體元件通常是通過在半導體基座上相繼沉積絕緣或介電層、導電層和半導體層材料，並使用光刻圖案化各種材料層，以在其上形成電路元件和組件。

**【0003】** 半導體業由於各種電子元件（例如電晶體、二極管、電阻、電容等）整合密度的不斷改進而經歷了快速增長。在極大程度上，這種整合密度的改進是來自於半導體製程節點的縮小。隨著對小型化、更高速、更大頻寬、更低耗電和更低延遲之需求的增加，對更小和更有創造性的半導體晶粒之封裝技術的需求也增加。

**【0004】** 三維（3D）積體電路以及堆疊的晶片（chip）或晶圓是用來解決二維積體電路發展的一些限制。通常，三維積體電路係使用穿孔（through-via）在半導體基座中來提供堆疊的晶片/晶圓封裝結構，例如使用穿孔來連接晶片或晶圓。因此，可縮短金屬導線長度及接線/走線（trace）的阻抗，並減

少晶片面積，於是具有體積小、整合度高、效率高、低耗電量以及低成本的優點。

**【0005】** 在進行立體堆疊之前，不同的晶片或晶圓通常係分別以適合的前段製程（包含主動元件、連接金屬線等製程）完成之後，再使用穿孔以及重新分佈層（Re-distributed layer，RDL）來完成後段製程的堆疊步驟。

### 【發明內容】

**【0006】** 本揭露提供一種半導體封裝結構。半導體封裝結構包括一晶片、一封膜材料、一穿孔、一第一重新分佈層佈線與一第二重新分佈層佈線。封膜材料包圍晶片。穿孔從封膜材料的第一表面延伸至第二表面，且第二表面是相對於第一表面。第一重新分佈層佈線設置在封膜材料的第二表面並耦接於穿孔。第二重新分佈層佈線設置在封膜材料的第二表面並平行於第一重新分佈層佈線。跨過穿孔之一部份的第二重新分佈層佈線具有一第一區段以及一第二區段，並且第一區段具有一第一寬度而第二區段具有不同於第一寬度之一第二寬度。

### 【圖式簡單說明】

#### 【0007】

第1A圖係顯示根據本發明一些實施例所述之半導體封裝結構中重新分佈層配置的上視圖；

第1B圖係顯示根據本發明一些實施例所述之第1圖之連接圖樣；

第2A圖係顯示根據本發明一些實施例所述之沿著第1A圖之切線A-AA之半導體封裝結構的剖面圖；

第 2B 圖係顯示根據本發明一些實施例所述之沿著第 1A 圖之切線 A-AA 之半導體封裝結構的剖面圖；

第 3A 圖係顯示根據本發明一些實施例所述之半導體封裝結構中重新分佈層配置的上視圖；

第 3B 圖係顯示根據本發明一些實施例所述之第 3A 圖之連接圖樣；

第 4A 圖係顯示根據本發明一些實施例所述之半導體封裝結構中重新分佈層配置的上視圖；以及

第 4B 圖係顯示根據本發明一些實施例所述之第 4A 圖之連接圖樣。

### 【實施方式】

**【0008】** 為讓本揭露之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

**【0009】** 以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。

**【0010】** 下文描述實施例的各種變化。藉由各種視圖與所繪示之實施例，類似的元件標號用於標示類似的元件。應可理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，可以取代或省略部分的操作。

作步驟。

**【0011】** 再者，為了容易描述，在此可以使用例如“在…底下”、“在…下方”、“水平”、“垂直”、“下”、“在…上方”、“上”、“左”、“右”等空間相關用語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件之間的關係。除了圖中所示的方位外，空間相關用語可涵蓋裝置在使用或操作中的不同方位。

**【0012】** 第1A圖係顯示根據本發明一些實施例所述之半導體封裝結構100中重新分佈層(re-distribution layer, RDL)配置的上視圖。重新分佈層配置是由複數重新分佈層佈線120、130A、130B、140A、140B與140C所形成。再者，重新分佈層佈線120、130A、130B、140A、140B與140C是形成在半導體封裝結構100之重新分佈層層級(RDL level)。重新分佈層層級為一互連層，其包括用於連接半導體封裝結構100中不同元件的導電(例如金屬或多晶矽)佈線以及穿孔連接。

**【0013】** 在一些實施例中，重新分佈層佈線120、130A、130B、140A、140B與140C是由相同的金屬材料，例如銅、鋁、鎢、鎳或其組合所形成，且可藉由使用電鍍或其它可接受的方法而形成。在一些實施例中，重新分佈層佈線120、130A、130B、140A、140B與140C的細長部分具有相同寬度W(參考第2A圖)。重新分佈層配置的重新分佈層佈線能提供在半導體封裝結構100中另一位置上可使用的一或多個半導體元件的不同信號路徑。

**【0014】** 在一些實施例中，重新分佈層佈線120是耦接於穿

孔 (through-via) 110，並且穿孔 110 是設置在半導體封裝結構 100 之重新分佈層層級下方的半導體互連 (semiconductor interconnection)。在一些實施例中，半導體封裝結構 100 更包括設置在半導體封裝結構 100 之重新分佈層層級與穿孔 110 之間的保護層 (passivation layer)，並且重新分佈層佈線 120 是經由保護層的開口而連接於穿孔 110。在此實施例中，保護層可以是由聚合物 (polymer) 材料所形成。

**【0015】** 在一些實施例中，穿孔 110 可以是模封穿孔 (through mold via, TMV)、封裝穿孔 (through package via, TPV)、中介穿孔 (through interposer via, TIV) 或相似穿孔等，並且穿孔 110 是由 3D 封裝的矽穿孔 (through silicon via, TSV) 製程所形成。一般而言，半導體封裝結構 100 中不同晶粒 (die) 和元件的信號和/或電源是透過複數穿孔所傳輸。為了簡化說明，在第 1A 圖中僅顯示一個穿孔 110。

**【0016】** 在一些實施例中，除了細長部分 121 之外，重新分佈層佈線 120 更包括帽形 (cap) 部分 122，以及與帽形部分 122 和細長部分 121 互連的錐形 (或鳥嘴) 部分 123。重新分佈層佈線 120 的帽形部分 122 與錐形部分 123 是設置在穿孔 110 上，如第 1A 圖所顯示。

**【0017】** 在一些實施例中，重新分佈層佈線 120 的帽形部分 122 以及穿孔 110 在平面圖中具有對應的形狀。在此實施例中，重新分佈層佈線 120 的帽形部分 122 以及穿孔 110 可以是圓形。帽形部分 122 可設置在穿孔 110 的中心。在一些實施例中，帽形部分 122 的中心以及穿孔 110 的中心會重疊 (或同心設置)。

**【0018】** 在重新分佈層佈線120中，錐形部分123從帽形部分122到細長部分121的寬度是錐形的，因此當細長部分121連接到帽形部分122時，可避免重新分佈層佈線120的帽形部分122和細長部分121之間的接面處（junction）會發生重新分佈層破裂（cracking）。錐形部分123的錐角 $\theta_1$ 可根據由重新分佈層佈線120所傳送之信號的實際應用而決定。

**【0019】** 在某些實施例中，為了減少半導體封裝結構100中重新分佈層層級的佈局面積並增加佈局彈性，可安排一些重新分佈層佈線跨過穿孔110。

**【0020】** 在一些實施例中，重新分佈層佈線130A、130B、140A、140B與140C是平行於重新分佈層佈線120。再者，重新分佈層佈線130A、130B、140A、140B與140C是電性分離於穿孔110以及重新分佈層佈線120。

**【0021】** 如第1A圖所顯示，重新分佈層佈線130A與130B是部分地跨過穿孔110的佈線。重新分佈層佈線140A、140B與140C是沒有跨過穿孔110的佈線。相較於為直線的重新分佈層佈線140A、140B與140C，重新分佈層佈線130A與130B更包括在穿孔110邊緣處（例如穿孔110的封閉邊界）的連接圖樣（connecting pattern）。連接圖樣在穿孔110的邊緣處可提供較大的面積，以避免重新分佈層佈線130A和130B中會發生重新分佈層破裂。

**【0022】** 以重新分佈層佈線130A作為例子來說明，重新分佈層佈線130A包括分成三個區段130A\_1、130A\_2與130A\_3的直線。區段130A\_2被安排在區段130A\_1和130A\_3之間，且區

段 130A\_2 是設置在穿孔 110 上方。具體而言，對於重新分佈層佈線 130A 而言，區段 130A\_2 是重疊於穿孔 110，而區段 130A\_1 和 130A\_3 不重疊於穿孔 110。

**【0023】** 在某些實施例中，連接圖案可具有如第 1A 圖所顯示的圓形形狀。相較於重新分佈層佈線 140A、140B 和 140C，重新分佈層佈線 130A 更包括兩個連接圖案 132A 和 134A。如第 1A 圖所顯示，連接圖案 132A 可設置在，例如，穿孔 110 的右側，而連接圖案 134A 可設置在，例如，穿孔 110 的左側。具體而言，連接圖案 132A 會物理性和電性地互連兩區段 130A\_1 和 130A\_2，而連接圖案 134A 會物理性和電性地互連兩區段 130A\_2 和 130A\_3。

**【0024】** 換言之，於一平面中，重新分佈層佈線 130A 在穿孔 110 的外緣處具有兩個交叉點 (intersection)，即設置連接圖樣 132A 的第一交叉點，以及設置連接圖樣 134A 的第二交叉點。如第 1A 圖所顯示，重新分佈層佈線 130A 的第一交叉點可位於，例如，穿孔 110 之外緣的右下側，而重新分佈層佈線 130A 的第二交叉點可位於，例如，穿孔 110 之外緣的左下側。相似地，在同一平面中，重新分佈層佈線 130B 在穿孔 110 的外緣處具有兩個交叉點，即設置連接圖樣 132B 的第一交叉點與設置連接圖樣 134B 的第二交叉點。

**【0025】** 在一些實施例中，跨過穿孔 110 之重新分佈層佈線 130A 和 130B 的每一圓形圖樣可以做為接合墊 (pad)。舉例而言，圓形圖樣 132A 是設置在重新分佈層佈線 130A 之第一交叉點的第一接合墊，而圓形圖樣 134A 是設置在重新分佈層佈線

130A之第二交叉點的第二接合墊。相似地，圓形圖樣132B是設置在重新分佈層佈線130B之第一交叉點的第一接合墊，而圓形圖樣134B是設置在重新分佈層佈線130B之第二交叉點處的第二接合墊。

**【0026】** 在一些實施例中，重新分佈層佈線130A的圓形圖樣132A和圓形圖樣134A是以穿孔110的邊緣為中心。相似地，重新分佈層佈線130B的圓形圖樣132B和圓形圖樣134B是以穿孔110的邊緣為中心。

**【0027】** 在一些實施例中，在一平面中，重新分佈層佈線可能在穿孔110的邊緣處僅具有單一交叉點。也就是說，重新分佈層佈線可以僅包括藉由設置在穿孔110之外緣上的單一連接圖案而互連的兩個區段。重新分佈層佈線的單一連接圖案是以穿孔110的邊緣為中心。

**【0028】** 在一個實施例中，穿孔110的半徑RR是大於第一臨界值R1且小於第二臨界值R2，即 $R1 < RR < R2$ 。第一臨界值R1和第二臨界值R2之間的差值LA是定義從穿孔110的邊緣所延伸的空間。第一臨界值R1和第二臨界值R2是避免穿孔110之邊緣發生重新分佈層破裂的最小距離，以及該最小距離是根據半導體封裝結構100的特徵所決定。差值LA可以是延伸穿過穿孔110之重新分佈層佈線130A和130B的寬度W的兩倍（例如 $2W$ ）。在一些實施例中，寬度W是等於 $10 \mu m$ 。值得注意的是，防止重新分佈層佈線的圓形圖樣與另一個重新分佈層佈線重疊是重要的。

**【0029】** 在一些實施例中，圓形圖樣132A、134A、132B與

134B具有相同的直徑，並且此直徑是根據第一臨界值 R1和第二臨界值 R2之間的差值 LA所決定。以圓形圖樣 132A作為例子來說明，如第 1B圖所顯示，根據等腰三角形 150，可得到圓形圖樣 132A的直徑，例如  $\sqrt{2}LA$ 。

**【0030】** 相較於不延伸跨過穿孔 110的重新分佈層佈線 140A、140B和 140C，部分地跨過穿孔 110的重新分佈層佈線 130A和 130B具有不同寬度的部分（或區段）。以重新分佈層佈線 130A作為例子來說明，沒有穿過穿孔 110且遠離穿孔 110之邊緣的區段 130A\_1和 130A\_3的寬度是等於 W。再者，跨過穿孔 110且遠離穿孔 110之邊緣的區段 130A\_2的寬度也是等於 W。對於重新分佈層佈線 130A而言，穿孔 110之邊緣上的寬度是根據重新分佈層佈線 130A的連接圖樣 132A和 134A所決定。

**【0031】** 在一些實施例中，重新分佈層佈線 130A和 130B的每一連接圖樣可以具有對稱的形狀，例如正多邊形、橢圓形或蛋形。值得注意的是，無論形狀如何，連接圖樣的最小直徑是大於第一臨界值 R1和第二臨界值 R2之間的差值 LA。

**【0032】** 第 2A圖係顯示根據本發明一些實施例所述之沿著第 1A圖之切線 A-AA之半導體封裝結構 100A的剖面圖。半導體封裝結構 100A包括基座 200A。在一些實施例中，重新分佈層佈線 120、130A、130B、140A、140B與 140C是平行排列，以及切割線 A-AA是垂直於重新分佈層佈線 120、130A、130B、140A、140B與 140C。

**【0033】** 基座 200A包括封膜材料 210(例如模塑料 (molding compound)) 和不同元件 (例如晶片、晶粒、元件、積體電路

等），以及在基座 200A 中至少一晶片 230 會被封膜材料 210 所包圍。

**【0034】** 保護層是設置在基座 200A 上，以及保護層包括設置在封膜材料 210 之第二表面 210B 上的聚合物材料 220。再者，晶片 230 是設置在封膜材料 210 中且接近封膜材料 210 的第一表面 210A，其中第二表面 210B 是相對於第一表面 210A。

**【0035】** 穿孔 110 是模封穿孔 (TMV)，且從封膜材料 210 的第一表面 210A 延伸到第二表面 210B。具體而言，穿孔 110 會穿過封膜材料 210。再者，重新分佈層佈線 120、130A、130B、140A、140B 與 140C 會在聚合物材料 220 上形成重新分佈層層級，以及穿孔 110 是經由聚合物材料 220 的開口 222 而耦接於重新分佈層佈線 120 的帽形部分 122。

**【0036】** 在一些實施例中，基座 200A 是中介層 (interposer)，以及穿孔 110 是中介穿孔 (TIV)。

**【0037】** 重新分佈層佈線 120、130A、130B、140A、140B 與 140C 是平行設置在半導體封裝結構 100A 的重新分佈層層級中。兩相鄰重新分佈層佈線 130A、130B、140A、140B 和 140C 之間的空間為 S，以及空間 S 是根據在重新分佈層佈線中所傳送的信號所決定。在一些實施例中，圓形圖樣 134B 的直徑是根據重新分佈層佈線 130A 和 130B 之間的空間 S 以及重新分佈層佈線 130B 和 140A 之間的空間 S 所決定。再者，重新分佈層佈線 120、130A、130B、140A、140B 與 140C 是彼此電性分離。重新分佈層佈線 120、130A 和 130B 是設置在穿孔 110 上。重新分佈層佈線 120 的帽形部分 122 是安排在穿孔 110 的中間。重新分佈

層佈線130A是設置在重新分佈層佈線120的帽形部分122以及重新分佈層佈線130B的圓形圖樣134B之間。

**【0038】** 重新分佈層佈線130B的圓形圖樣134B是設置在穿孔110的邊緣115（例如穿孔110和封膜材料210之間的邊界）。對於重新分佈層佈線130B而言，圓形圖樣134B的一部分是設置在穿孔110和聚合物材料220上，並且圓形圖樣134B的剩餘部分是設置在封膜材料210和聚合材料220上。在一些實施例中，重新分佈層佈線130B之圓形圖案134B的中間是對齊於穿孔110的邊緣115。

**【0039】** 在第2A圖中，重新分佈層佈線130A、140A、140B和140C的寬度是相同的（例如等於W）。在一些實施例中，重新分佈層佈線130B之圓形圖樣134B的寬度是等於圓形圖樣134B的直徑，例如 $\sqrt{2}LA$ 。如先前所描述，圓形圖樣134B的直徑是根據第一臨界值R1和第二臨界值R2之間的差值LA所決定。在一些實施例中，第一臨界值R1和第二臨界值R2之間的差值LA是等於或大於重新分佈層佈線130A、140A、140B和140C之寬度W的兩倍，例如 $LA \geq 2W$ 。於是，圓形圖樣134B的直徑是大於第一臨界值R1和第二臨界值R2之間的差值LA。

**【0040】** 第2B圖係顯示根據本發明一些實施例所述之沿著第1A圖之切線A-AA之半導體封裝結構100B的剖面圖。半導體封裝結構100B包括基極200B。在一些實施例中，重新分佈層佈線120、130A、130B、140A、140B與140C是平行安排，以及切割線A-AA是垂直於重新分佈層佈線120、130A、130B、140A、140B與140C。

【0041】基座 200A 包括封膜材料 210（例如模塑料）和不同元件（例如晶片、晶粒、元件、積體電路等），以及在基座 200B 中至少一晶片 230 會被封膜材料 210 所包圍。

【0042】保護層是設置在基座 200B 上，以及保護層包括設置在封膜材料 210 之第二表面 210B 上的聚合物材料 220。再者，晶片 230 是設置在封膜材料 210 的第一表面 210A 上，其中第二表面 210B 是相對於第一表面 210A。

【0043】在此實施例中，穿孔 110 從晶片 230 延伸到封膜材料 210 的第二表面 210B。再者，穿孔 110 是電性耦接於晶片 230 的接合墊（未顯示），以便在晶片 230 與重新分佈層佈線 120 之間傳送信號或電源。

【0044】在一些實施例中，穿孔 110 是由基座 200B 中的聚合材料 220 所圍繞，並且穿孔 110 是經由聚合材料 220 的開口 222 而耦接於重新分佈層佈線 120 的帽形部分 122。

【0045】重新分佈層佈線 120、130A、130B、140A、140B 與 140C 是形成於聚合物材料 220 上的重新分佈層層級。再者，重新分佈層佈線 120、130A、130B、140A、140B 與 140C 在半導體封裝結構 100B 的重新分佈層層級是平行設置。兩相鄰之重新分佈層佈線 130A、130B、140A、140B 和 140C 之間的空間為 S。再者，重新分佈層佈線 120、130A、130B、140A、140B 與 140C 是彼此電性分離。重新分佈層佈線 120、130A 和 130B 是設置在穿孔 110 上。重新分佈層佈線 120 的帽形部分 122 是安排在穿孔 110 的中間。重新分佈層佈線 130A 是設置在重新分佈層佈線 120 之帽形部分 122 以及重新分佈層佈線 130B 的圓形圖樣 134B 之

間。

**【0046】** 重新分佈層佈線130B的圓形圖樣134B是設置在穿孔110的邊緣115上。對重新分佈層佈線130B而言，一部分的圓形圖樣134B是設置在穿孔110和聚合材料220上，並且剩餘部分的圓形圖樣134B是設置在聚合材料220上。在一些實施例中，重新分佈層佈線130B之圓形圖案134B的中間是對齊於穿孔110的邊緣115。

**【0047】** 在第2B圖中，重新分佈層佈線130A、140A、140B和140C的寬度是相同的（例如等於W）。在一些實施例中，重新分佈層佈線130B之圓形圖樣134B的寬度是等於圓形圖樣134B的直徑，例如 $\sqrt{2}LA$ 。如先前所描述，圓形圖樣134B的直徑是根據第一臨界值R1和第二臨界值R2之間的差值LA所決定。在一些實施例中，第一臨界值R1和第二臨界值R2之間的差值LA是等於或大於重新分佈層佈線130A、140A、140B和140C之寬度W的兩倍，例如 $LA \geq 2W$ 。於是，圓形圖樣134B的直徑是大於重新分佈層佈線之寬度W的兩倍，以避免在重新分佈層佈線130B中會發生重新分佈層破裂。

**【0048】** 第3A圖係顯示根據本發明一些實施例所述之半導體封裝結構300中重新分佈層配置的上視圖。重新分佈層配置是由複數重新分佈層佈線320、330A與330B所形成。再者，重新分佈層佈線320、330A與330B是形成在半導體封裝結構300之重新分佈層層級。重新分佈層層級為一互連層，其包括用於連接半導體封裝結構300中不同元件的導電（例如金屬或多晶矽）佈線以及穿孔連接。為了簡化說明，將省略未跨過穿孔310

的重新分佈層佈線（例如第1A圖之重新分佈層佈線140A-140C）。

**【0049】** 在一些實施例中，重新分佈層佈線320、330A與330B是由相同的金屬材料，例如，銅、鋁、鎢、鎳或其組合所形成，且可藉由使用電鍍或其它可接受的方法而形成。在一些實施例中，重新分佈層佈線320、330A與330B的細長部分具有相同寬度W。重新分佈層配置的重新分佈層佈線能提供在半導體封裝結構300中另一位置上可使用的一或多個半導體元件的不同信號路徑。

**【0050】** 在一些實施例中，重新分佈層佈線320是耦接於穿孔310，以及穿孔310是設置在半導體封裝結構300之重新分佈層層級下方的半導體互連。在一些實施例中，半導體封裝結構300更包括設置在半導體封裝結構300之重新分佈層層級與穿孔310之間的保護層，以及重新分佈層佈線320是經由保護層的開口而連接於穿孔310。在此實施例中，保護層可以是聚合物材料所形成。

**【0051】** 在一些實施例中，穿孔310可以是模封穿孔(TMV)、封裝穿孔(TPV)、中介穿孔(TIV)或相似穿孔等，以及穿孔310是由3D封裝的矽穿孔(TSV)製程所形成。一般而言，半導體封裝結構300中的不同晶粒和元件的信號和/或電源是透過複數穿孔所傳輸。為了簡化說明，在第3A圖中僅顯示一個穿孔310。

**【0052】** 如先前所描述，重新分佈層佈線320包括細長部分321、帽形部分322與錐形部分323。再者，錐形部分323的錐角

$\theta_1$ 是根據由重新分佈層佈線320所傳送之信號的實際應用所決定。

**【0053】** 在一些實施例中，穿孔310是由封膜材料所包圍，以及穿孔310是經由聚合物材料的開口而耦接於重新分佈層佈線320的帽形部分322，例如第2A圖中的穿孔110。

**【0054】** 在一些實施例中，穿孔310是由聚合物材料所包圍，以及穿孔310是經由聚合物材料的開口而耦接於重新分佈層佈線320的帽形部分322，例如第2B圖中的穿孔110。

**【0055】** 在一些實施例中，重新分佈層佈線330A與330B是平行於重新分佈層佈線320。再者，重新分佈層佈線330A與330B是電性分離於穿孔310與重新分佈層佈線320。

**【0056】** 重新分佈層佈線330A與330B是部分地跨過穿孔310的佈線。如先前所描述，重新分佈層佈線330A與330B更包括在穿孔310邊緣處的連接圖樣，以便避免重新分佈層佈線330A和330B中發生重新分佈層破裂。在一平面上，重新分佈層佈線330A在穿孔310的邊緣處具有第一交叉點與第二交叉點，其中連接圖樣332A是設置在第一交叉點而連接圖樣334A是設置在第二交叉點。相似地，在相同平面上，重新分佈層佈線330B在穿孔310的邊緣處具有第一交叉點與第二交叉點，其中連接圖樣332B是設置在第一交叉點而連接圖樣334B是設置在第二交叉點。

**【0057】** 相較於第1A圖中的圓形圖樣132A、134A、132B與134B，重新分佈層佈線330A的連接圖樣332A與334A以及重新分佈層佈線330B的連接圖樣332B與334B包括主要部分以及兩

錐形部分。

**【0058】** 第3B圖係顯示根據本發明一些實施例所述之第3A圖之連接圖樣。同時參考第3A圖與第3B圖，以重新分佈層佈線330B之連接圖樣332B作為例子來說明，連接圖樣332B包括主要部分345以及兩個錐形部分340A與40B。在此實施例中，主要部分345可以是圓形，以及主要部分345的直徑是根據第一臨界值R1和第二臨界值R2之間的差值LA所決定。如先前所描述，主要部分345的直徑是大於或等於 $\sqrt{2}LA$ 。在一些實施例中，連接圖樣332B的直徑是根據主要部分345的直徑所決定。

**【0059】** 在一些實施例中，主要部分345具有對稱的形狀，例如正多邊形、橢圓形或蛋形。

**【0060】** 對重新分佈層佈線330B的連接圖樣332B而言，錐形部分340A是設置在主要部分345的一側（例如右側），而錐形部分340B是設置在主要部分345的相對側（例如左側）。再者，錐形部分340A和340B的錐角 $\theta_2$ 是根據重新分佈層佈線330B所傳送之信號的實際應用而決定。在一些實施例中，錐形部分340A和340B的錐角 $\theta_2$ 是大於或等於30度（例如 $\theta_2 \geq 30^\circ$ ）。

**【0061】** 第4A圖係顯示根據本發明一些實施例所述之半導體封裝結構400中重新分佈層配置的上視圖。重新分佈層配置是由複數重新分佈層佈線420、430A和430B所形成，再者，重新分佈層佈線420、430A和430B是形成在半導體封裝結構400之重新分佈層層級中。重新分佈層層級為一互連層，其包括用於連接半導體封裝結構400中不同元件的導電（例如金屬或多晶矽）佈線以及穿孔連接。為了簡化說明，將省略未跨過穿孔

410的重新分佈層佈線（例如第1A圖之重新分佈層佈線140A-140C）。

**【0062】** 在一些實施例中，穿孔410是由封膜材料所包圍，以及穿孔410是經由聚合物材料的開口而耦接於重新分佈層佈線420，例如第2A圖中的穿孔110。

**【0063】** 在一些實施例中，穿孔410是由聚合物材料所包圍，以及穿孔410是經由聚合物材料的開口而耦接於重新分佈層佈線420，例如第2B圖中的穿孔110。

**【0064】** 在一些實施例中，重新分佈層佈線430A與430B是平行於重新分佈層佈線420。再者，重新分佈層佈線430A與430B是電性分離於穿孔410與重新分佈層佈線420。

**【0065】** 在一些實施例中，重新分佈層佈線430A與430B是部分地跨過穿孔410的佈線。如先前所描述，重新分佈層佈線430A與430B更包括在穿孔410邊緣處的連接圖樣，以避免重新分佈層佈線430A和430B中會發生重新分佈層破裂。在一平面上，重新分佈層佈線430A在穿孔410的邊緣處具有第一交叉點與第二交叉點，其中連接圖樣432A是設置在第一交叉點而連接圖樣434A是設置在第二交叉點。相似地，在相同平面上，重新分佈層佈線430B在穿孔410的邊緣處具有第一交叉點與第二交叉點，其中連接圖樣432B是設置在第一交叉點而連接圖樣434B是設置在第二交叉點。

**【0066】** 第4B圖係顯示根據本發明一些實施例所述之第4A圖之連接圖樣。同時參考第4A圖與第4B圖，連接圖樣432A、434A、432B和434B在半導體封裝結構400中具有橢圓形狀。在

一些實施例中，橢圓圖案432A、434A、432B和434B的每個區域是足夠大以覆蓋第3A圖的連接圖樣，即連接圖樣332A、332B、334A和334B的主要部分345和兩個錐形部分340A和340B。

**【0067】**一般而言，橢圓為對稱且具有兩個垂直軸。由於對稱性，這些軸會在橢圓的中心相交。這兩個垂直軸中較大的垂直軸是對應於橢圓上對稱點之間較大的距離，並且稱為長軸。這兩個垂直軸中較小的垂直軸是對應於橢圓上對稱點之間較小的距離，並且稱為短軸。

**【0068】**在此實施例中，橢圓圖樣432B的短軸是根據連接圖樣332B的主要部分345的直徑而決定。於是，橢圓圖樣432B的短軸是等於 $\sqrt{2}LA$ ，如先前所描述。再者，橢圓圖樣432B的長軸是大於 $\sqrt{2}LA$ 。

**【0069】**本揭露提供了半導體封裝結構的實施例。在半導體封裝結構中，一些重新分佈層佈線會部分地跨過穿孔。穿孔被半導體封裝結構中的封膜材料或是聚合物材料所包圍。跨過穿孔上的每一重新分佈層佈線在穿孔的邊緣觸上會具有至少一連接圖樣。連接圖樣具有對稱形狀，例如圓形、正多邊形、橢圓形或是蛋形。在一些實施例中，連接圖樣包括具有對稱形狀的主要部分，以及設置在主要部分之兩相對側上的兩錐形部分。連接圖樣會在穿孔的邊緣處提供較大的區域，以避免跨過穿孔之重新分佈層佈線會發生重新分佈層裂開。

**【0070】**在一些實施例中，提供了一種半導體封裝結構。半導體封裝結構包括一晶片、一封膜材料、一穿孔、一第一重

新分佈層佈線與一第二重新分佈層佈線。封膜材料包圍晶片。穿孔從封膜材料的第一表面延伸至一第二表面，其中第二表面是相對於第一表面。第一重新分佈層佈線設置在封膜材料的第二表面並耦接於穿孔。第二重新分佈層佈線設置在封膜材料的第二表面並平行於第一重新分佈層佈線。跨過穿孔之一部份的第二重新分佈層佈線具有一第一區段以及一第二區段，並且第一區段具有一第一寬度而第二區段具有不同於第一寬度之一第二寬度。

【0071】 在一些實施例中，在穿孔與封膜材料之邊界上的第二重新分佈層佈線的第一區段的第一寬度是大於在穿孔上的第二重新分佈層佈線的第二區段的第二寬度。

【0072】 在一些實施例中，第二重新分佈層佈線在穿孔與封膜材料之邊界上具有一連接圖樣，並且連接圖樣的中心是以穿孔的邊緣為中心。

【0073】 在一些實施例中，連接圖樣包括具有圓形、正多邊形、橢圓形或蛋形的主要部分。

【0074】 在一些實施例中，連接圖樣更包括設置在主要部份之一側的第一錐形部分，與設置在主要部份之相對側的第二錐形部分。

【0075】 在一些實施例中，第一錐形部分與第二錐形部分的角度是大於或是等於30度。

【0076】 在一些實施例中，半導體封裝結構更包括一聚合物材料。聚合物材料設置在封膜材料上且在第一和第二重新分佈層佈線與封膜材料之間，其中第一重新分佈層佈線是經由聚

合物材料的開口而連接至穿孔。

【0077】 在一些實施例中，提供了一種半導體封裝結構。半導體封裝結構包括一基座、在基座中的一穿孔以及在基座上的一重新分佈層層級。重新分佈層層級包括跨過穿孔之重新分佈層佈線。重新分佈層佈線包括在一平面上設置在穿孔之邊緣處之一第一交叉點與一第二交叉點的第一接合墊與一第二接合墊。第一接合墊與第二接合墊的直徑是大於重新分佈層佈線的寬度。

【0078】 在一些實施例中，重新分佈層佈線是電性分離於穿孔。

【0079】 在一些實施例中，第一接合墊與第二接合墊具有連接圖樣，以及連接圖樣的中心是以穿孔的邊緣為中心。

【0080】 在一些實施例中，連接圖樣包括具有圓形、正多邊形、橢圓形或蛋形的主要部分。第一接合墊與第二接合墊的直徑是根據連接圖樣之主要部分所決定。

【0081】 在一些實施例中，連接圖樣更包括設置在主要部份之一側的第一錐形部分，與設置在主要部份之相對側的第二錐形部分。

【0082】 在一些實施例中，基座更包括一晶片、包圍晶片之封膜材料，以及設置在封膜材料上的聚合物材料。重新分佈層佈線是經由聚合物材料的開口而連接至穿孔。

【0083】 在一些實施例中，基座包括中介層。

【0084】 在一些實施例中，提供了一種半導體封裝結構。半導體封裝結構包括一晶片、包圍晶片的封膜材料、設置在封

膜材料與晶片上的聚合物材料、穿孔、第一重新分佈層佈線與第二重新分佈層佈線。穿孔在晶片上且由聚合物材料所包圍。第一重新分佈層佈線設置在聚合物材料上，且經由穿孔與聚合物材料的開口而耦接於晶片。第二重新分佈層佈線設置在聚合物材料上，且平行於第一重新分佈層佈線。跨過穿孔之一部份的第二重新分佈層佈線具有一第一區段以及一第二區段，以及第一區段具有一第一寬度而第二區段具有不同於第一寬度之一第二寬度。

【0085】 在一些實施例中，在穿孔與聚合物材料之邊界上的第二重新分佈層佈線的第一區段的第一寬度是大於在穿孔上的第二重新分佈層佈線的第二區段的第二寬度。

【0086】 在一些實施例中，第二重新分佈層佈線在穿孔與聚合物材料之邊界上具有一連接圖樣，以及連接圖樣的中心是以穿孔的邊緣為中心。

【0087】 在一些實施例中，連接圖樣包括具有圓形、正多邊形、橢圓形或蛋形的一主要部分。

【0088】 在一些實施例中，連接圖樣更包括設置在主要部份之一側的一第一錐形部分，與設置在主要部份之相對側的一第二錐形部分。

【0089】 在一些實施例中，第一錐形部分與第二錐形部分的角度是大於或是等於30度。

【0090】 雖然本揭露已以較佳實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中包括通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，因此

本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

### 【符號說明】

#### 【0091】

100、100A、100B、300、400～半導體封裝結構；

110、310、410～穿孔；

120、130A、130B、140A-140C、320、330A-330B、420、  
430A-430B～重新分佈層佈線；

121、321～細長部分；

122、322～帽形部分；

123、323～錐形部分；

130A\_1、130A\_2、130A\_3～區段；

132A-132B、134A-134B、332A-332B、334A-334B、  
432A-432B、434A-434B～連接圖案；

200A、200B～基座；

210～封膜材料；

210A～第一表面；

210B～第二表面；

220～聚合物材料；

222～開口；

230～晶片；

340A、340B～錐形部分；

345～主要部分；

R1～第一臨界值；

R2～第二臨界值；

LA ~ 差 值 ;

RR ~ 半 徑 ; 以 及

$\theta_1$  、  $\theta_2$  ~ 錐 角 。

201830640

## 發明摘要

※ 申請案號：106123785

※ 申請日： 106/07/17      ※IPC 分類：

【發明名稱】 半導體封裝結構

SEMICONDUCTOR PACKAGE STRUCTURE

【中文】

一種半導體封裝結構。此半導體封裝結構包括一晶片、一封膜材料、一穿孔、一第一重新分佈層佈線與一第二重新分佈層佈線。封膜材料包圍晶片。穿孔從封膜材料的第一表面延伸至一第二表面，且第二表面是相對於第一表面。第一重新分佈層佈線設置在封膜材料的第二表面並耦接於穿孔。第二重新分佈層佈線設置在封膜材料的第二表面並平行於第一重新分佈層佈線。跨過穿孔之一部份的第二重新分佈層佈線具有一第一區段以及一第二區段，並且第一區段具有一第一寬度而第二區段具有不同於第一寬度之一第二寬度。

【英文】

Semiconductor package structure is provided. A semiconductor package structure includes a chip, a molding material surrounding the chip, a through-via extending from a first surface to a second surface of the molding material, a first re-distribution layer (RDL) wire disposed on the second surface of the molding material and coupled to the through-via, and a second RDL wire disposed on the second surface of the molding

material and parallel to the first RDL wire. The second surface is opposite to the first surface. A portion of the second RDL wire across the through-via has a first segment with a first width and a second segment with a second width different from the first width.

**【代表圖】**

**【本案設定代表圖】**：第(1A)圖。

**【本代表圖之符號簡單說明】**：

100、100A、100B～半導體封裝結構；

110～穿孔；

120、130A、130B、140A-140C～重新分佈層佈線；

121～細長部分；

122～帽形部分；

123～錐形部分；

130A\_1、130A\_2、130A\_3～區段；

132A-132B、134A-134B～連接圖案；

R1～第一臨界值；

R2～第二臨界值；

RR～半徑；以及

$\theta$  1～錐角。

**【本案若有化學式時，請揭示最能顯示發明特徵的化學式】**：

無

## 申請專利範圍

1. 一種半導體封裝結構，包括：

一晶片；

一封膜材料，包圍上述晶片；

一穿孔，從上述封膜材料的第一表面延伸至一第二表面，其中上述第二表面是相對於上述第一表面；


一第一重新分佈層佈線，設置在上述封膜材料的上述第二表面並耦接於上述穿孔；以及

一第二重新分佈層佈線，設置在上述封膜材料的上述第二表面並平行於上述第一重新分佈層佈線；

其中跨過上述穿孔之一部份的上述第二重新分佈層佈線具有一第一區段以及一第二區段，並且上述第一區段具有一第一寬度而上述第二區段具有不同於上述第一寬度之一第二寬度。




201830640




第 1B 圖

201830640




第2A圖

201830640




第2B圖




第3A圖

201830640



第3B圖



第 4A 圖

201830640

第4B圖

