



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I392430B1

(45)公告日：中華民國 102 (2013) 年 04 月 01 日

(21)申請案號：099135713

(22)申請日：中華民國 99 (2010) 年 10 月 20 日

(51)Int. Cl. : H05K3/46 (2006.01)

(71)申請人：欣興電子股份有限公司 (中華民國) UNIMICRON TECHNOLOGY CORP. (TW)
桃園縣桃園市龜山工業區興邦路 38 號

(72)發明人：余丞博 YU, CHENG PO (TW) ; 徐嘉良 HSU, CHAI LIANG (TW)

(74)代理人：陳瑞田；康清敬

(56)參考文獻：

TW 200517031A

TW 201021652A

審查人員：鍾宛真

申請專利範圍項數：13 項 圖式數：7 共 0 頁

(54)名稱

線路板的製造方法

METHOD FOR FABRICATING WIRING BORD

(57)摘要

一種線路板的製造方法。首先，在一複合基板上形成一遮罩層。複合基板包括一導體層以及一覆蓋導體層的絕緣層，而遮罩層覆蓋絕緣層的上平面。接著，在遮罩層上形成一凹刻圖案以及至少一盲孔。凹刻圖案相對於遮罩層的外平面的深度大於遮罩層的厚度。接著，增強在凹刻圖案內與盲孔內的表面極性強度。之後，移除遮罩層。接著，利用表面極性強度，形成一覆蓋凹刻圖案與盲孔的圖案活化層。之後，在圖案活化層上形成一線路層與至少一導電柱。

A method for fabricating a wiring board is provided. First, a mask layer is formed on a composite substrate. The composite substrate includes a conductive layer and an insulation layer covering the conductive layer, and the mask layer covers the upper surface of the insulation layer. Next, an intaglio pattern and at least a blind via are formed in the mask layer. The depth of the intaglio pattern relative to the outer surface of the mask layer is larger than the thickness of the mask layer. Next, intensities of surface polarity in the intaglio pattern and the blind via respectively are enhanced. Next, the mask layer is removed. Next, a pattern activation layer covering the intaglio pattern and the blind via is formed by using the intensities of surface polarity. Next, a wiring layer and at least a conductive column are formed on the pattern activation layer.




圖 1C

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：99125113

※申請日：99.10.23 ※IPC分類：A65K 3/46 (2006.01)

一、發明名稱：(中文/英文)

線路板的製造方法

METHOD FOR FABRICATING WIRING BORD

二、中文發明摘要：

一種線路板的製造方法。首先，在一複合基板上形成一遮罩層。複合基板包括一導體層以及一覆蓋導體層的絕緣層，而遮罩層覆蓋絕緣層的上平面。接著，在遮罩層上形成一凹刻圖案以及至少一盲孔。凹刻圖案相對於遮罩層的外平面的深度大於遮罩層的厚度。接著，增強在凹刻圖案內與盲孔內的表面極性強度。之後，移除遮罩層。接著，利用表面極性強度，形成一覆蓋凹刻圖案與盲孔的圖案活化層。之後，在圖案活化層上形成一線路層與至少一導電柱。

三、英文發明摘要：

A method for fabricating a wiring board is provided. First, a mask layer is formed on a composite substrate. The composite substrate includes a conductive layer and an insulation layer covering the conductive layer, and the mask layer covers the upper surface of the insulation layer. Next,

an intaglio pattern and at least a blind via are formed in the mask layer. The depth of the intaglio pattern relative to the outer surface of the mask layer is larger than the thickness of the mask layer. Next, intensities of surface polarity in the intaglio pattern and the blind via respectively are enhanced. Next, the mask layer is removed. Next, a pattern activation layer covering the intaglio pattern and the blind via is formed by using the intensities of surface polarity. Next, a wiring layer and at least a conductive column are formed on the pattern activation layer.

四、指定代表圖：

(一)本案指定代表圖為：圖 1C。

(二)本代表圖之元件符號簡單說明：

112 導體層

112p 接墊

114 絝緣層

116 主體層

120 遮罩層

122 外平面

130 凹刻圖案

140 盲孔

P1 電漿

S31、S41 底面

S32、S42 側壁

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

六、發明說明：

【發明所屬之技術領域】

本發明是有關於一種線路板的製造方法，且特別是有關於一種利用表面極性強度（intensity of surface polarity）來製造線路板的方法。

【先前技術】

線路板是手機、電腦與數位相機等電子裝置（electronic device），以及電視、洗衣機與冰箱等家電用品所需要的元件。詳細而言，線路板能承載及組裝晶片（chip）、被動元件（passive component）與主動元件（active component）等多種電子元件（electronic component），並讓這些電子元件彼此電性連接。如此，電訊號可以在這些電子元件之間傳遞，而讓上述電子裝置及家電用品運作。

【發明內容】

本發明提供一種線路板的製造方法，用以製造線路板。

本發明提出一種線路板的製造方法，而在此製造方法中，先在一複合基板上形成一遮罩層，其中複合基板包括一導體層以及一覆蓋導體層的絕緣層，而遮罩層覆蓋絕緣層的一上平面。接著，在遮罩層上形成一凹刻圖案以及至少一與凹刻圖案相通的盲孔，其中盲孔局部暴露導體層，而凹刻圖案相對於遮罩層的一外平面的深度大於遮罩層的厚度。接著，增強絕緣層在凹刻圖案內與盲孔內的一表面極性強度。在增強表面極性強度之後，移除遮罩層。在移

除遮罩層之後，利用表面極性強度，形成一覆蓋凹刻圖案與盲孔二者表面的圖案活化層，其中圖案活化層局部暴露絕緣層。之後，在圖案活化層上形成一線路層與至少一導電柱，其中線路層位在凹刻圖案內，而導電柱位在盲孔內，並且連接在導體層與線路層之間。

在本發明一實施例中，上述形成圖案活化層的方法包括，形成一覆蓋上平面、凹刻圖案的表面以及盲孔的表面的活化層。接著，移除覆蓋上平面的活化層，並保留覆蓋凹刻圖案與盲孔二者表面的活化層。

在本發明一實施例中，上述形成活化層的方法包括浸鍍（dip plating）。

在本發明一實施例中，上述移除覆蓋上平面的活化層的方法包括對活化層進行速化（acceleration）。

在本發明一實施例中，上述形成凹刻圖案與盲孔的方法包括雷射燒蝕（laser ablation）。

在本發明一實施例中，上述增強表面極性強度的方法包括對絕緣層施於電漿（plasma）。

在本發明一實施例中，在圖案活化層形成以前，更包括對導體層進行微蝕刻（micro-etching）。

在本發明一實施例中，在對絕緣層施於電漿之後，對導體層進行微蝕刻。

在本發明一實施例中，在對絕緣層施於電漿之前，對導體層進行微蝕刻。

在本發明一實施例中，上述形成遮罩層的方法包括塗佈（applying）或貼合（attaching）。

在本發明一實施例中，上述移除遮罩層的方法包括剝除（peeling）、磨除（grinding）或化學蝕除（chemical etching）。

在本發明一實施例中，上述形成線路層與導電柱的方法包括化學鍍（chemical plating）。

在本發明一實施例中，上述複合基板更包括一主體層，導體層位在主體層與絕緣層之間。

基於上述，在本發明的線路板完成製作之後，利用上述線路層，可供至少一個電子元件組裝，並使多個電子元件能彼此電性連接。如此，電訊號能在這些電子元件之間傳遞，促使電子裝置與家電用品運作。

為讓本發明之上述特徵能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

【實施方式】

圖 1A 至圖 1G 是本發明一實施例之線路板的製造方法的剖面流程示意圖。請參閱圖 1A，在本實施例的線路板的製造方法中，首先，在一複合基板 110 上形成一遮罩層 120。複合基板 110 包括一導體層 112 以及一絕緣層 114，而絕緣層 114 覆蓋導體層 112。

承上述，形成遮罩層 120 的方法有多種，而在本實施例中，形成遮罩層 120 的方法可以包括塗佈或貼合。舉例

而言，當遮罩層 120 是由液態材料所形成時，遮罩層 120 可以是用塗佈而形成；當遮罩層 120 是由固態膜層所形成時，遮罩層 120 可以是用貼合而形成。此外，構成遮罩層 120 的材料可以是高分子材料。

遮罩層 120 覆蓋絕緣層 114 的一上平面 114a，所以絕緣層 114 位在遮罩層 120 與導體層 112 之間。構成絕緣層 114 的材料例如是樹脂或陶瓷等絕緣材料，且絕緣層 114 可以是由半固化膠片（prepreg）所形成。導體層 112 可以是線路層，並且可以是金屬箔片經蝕刻（etching）後而形成。此外，上述金屬箔片例如是銅箔或鋁箔。

複合基板 110 可以更包括一主體層 116，而導體層 112 位在主體層 116 與絕緣層 114 之間。主體層 116 可以具有至少一線路層（未繪示），而導體層 112 能電性連接此線路層。基於導體層 112 與主體層 116 的線路層之間的電性連接，主體層 116 與導體層 112 二者本質上可以整合成一塊線路基板（wiring substrate）。

須說明的是，在其他實施例中，複合基板 110 不一定包括主體層 116，即主體層 116 為複合基板 110 的選擇性元件，而非必要元件，所以複合基板 110 可以不包括主體層 116，而僅包括導體層 112 與絕緣層 114。因此，圖 1A 至圖 1G 所示的主體層 116 僅為舉例說明，並非限定本發明。

請參閱圖 1B，接著，在遮罩層 120 上形成一凹刻圖案 130 與至少一盲孔 140。盲孔 140 與凹刻圖案 130 相通，且

盲孔 140 會局部暴露導體層 112。當導體層 112 為線路層時，盲孔 140 會暴露導體層 112 的一接墊 (pad) 112p。遮罩層 120 具有一外平面 122，而凹刻圖案 130 相對於外平面 122 的深度 D1 大於遮罩層 120 的厚度 D2。也就是說，凹刻圖案 130 是移除部分遮罩層 120 與部分絕緣層 114 而形成，因此凹刻圖案 130 會局部暴露絕緣層 114。

形成凹刻圖案 130 與盲孔 140 的方法可以包括雷射燒蝕。當凹刻圖案 130 與盲孔 140 是以雷射燒蝕而形成時，凹刻圖案 130 與盲孔 140 二者表面會產生些微的表面極性 (surface polarity)，即凹刻圖案 130 的底面 S31 與側壁 S32、盲孔 140 的底面 S41 與側壁 S42 皆會產生極性，以至於底面 S31、S41 以及側壁 S32、S42 四者的淨電荷 (net charge) 不等於零，因此凹刻圖案 130 與盲孔 140 二者的表面 (即底面 S31、S41 與側壁 S32、S42) 不會呈現電中性。

值得一提的是，關於盲孔 140 的數目，雖然圖 1B 僅繪示一個盲孔 140，但是在其他實施例中，盲孔 140 的數目可以是多個。因此，儘管圖 1B 所示的盲孔 140 僅為一個，但是在此強調，圖 1B 所示的盲孔 140 的數目僅為舉例說明，並非限定本發明。

請參閱圖 1C，接著，增強絕緣層 114 在凹刻圖案 130 內與盲孔 140 內的表面極性強度，也就是讓底面 S31、S41 與側壁 S32、S42 四者的極性強度增強。增強絕緣層 114 表面極性強度的方法有多種，而在本實施例中，增強表面極

性強度的方法可以包括對絕緣層 114 施於電漿 P1。

詳細而言，將絕緣層 114 與遮罩層 120 置放在存有電漿 P1 的環境中，例如放在能產生電漿 P1 的真空腔體 (vacuum chamber) 內。如此，電漿 P1 能施於絕緣層 114 與遮罩層 120。當電漿 P1 施於絕緣層 114 與遮罩層 120 時，外平面 122 與遮罩層 120 所暴露的絕緣層 114 的表面會堆積電荷 (electric charge)，進而增強絕緣層 114 在凹刻圖案 130 內與盲孔 140 內的表面極性強度。此外，為清楚表示增強的表面極性，圖 1C 在外平面 122、凹刻圖案 130 內與盲孔 140 內繪示多個“.”，以表示表面上堆積的電荷。

在凹刻圖案 130 與盲孔 140 皆以雷射燒蝕而形成的情況下，電漿 P1 更可清除凹刻圖案 130 內與盲孔 140 內的膠渣。另外，在對絕緣層 114 施於電漿 P1 之後，可以對導體層 112 進行微蝕刻，以清潔底面 S41，即清潔接墊 112p 的表面，進而維持接墊 112p 以及後續與其電性連接的導電柱二者之間的電性連接品質。此外，對導體層 112 所進行的微蝕刻也可以是在電漿 P1 施於絕緣層 114 之前執行。

請參閱圖 1C 與圖 1D，在增強絕緣層 114 在凹刻圖案 130 內與盲孔 140 內的表面極性強度之後，移除遮罩層 120，以裸露出絕緣層 114 的上平面 114a。移除遮罩層 120 的方法有多種，而在本實施例中，移除遮罩層 120 的方法可以包括剝除、磨除或化學蝕除，其中化學蝕除的方法例如是將遮罩層 120 浸泡在化學藥液中，並且利用遮罩層 120

與此化學藥液之間的化學反應來移除遮罩層 120。

在前述增強表面極性強度的過程中，僅絕緣層 114 在凹刻圖案 130 內與盲孔 140 內的表面極性強度被增強，而上平面 114a 的表面極性強度因為被遮罩層 120 遮擋而沒有被增強，因此在遮罩層 120 被移除之後，絕緣層 114 在上平面 114a 的表面極性強度會小於在凹刻圖案 130 內與盲孔 140 內的表面極性強度，所以在圖 1D 中，沒有在上平面 114a 上繪示出任何”•”。

請參閱圖 1E 與圖 1F，接著，利用絕緣層 114 在凹刻圖案 130 內與盲孔 140 內的表面極性強度（請參閱圖 1D），形成一覆蓋凹刻圖案 130 與盲孔 140 二者表面的圖案活化層 150（如圖 1F 所示），其中圖案活化層 150 局部暴露絕緣層 114，並且暴露絕緣層 114 的上平面 114a。形成圖案活化層 150 的方法有多種，而在圖 1E 與圖 1F 所示的實施例中，圖案活化層 150 可以採用以下方法來形成。

請先參閱圖 1E，在移除遮罩層 120 之後，可以形成一活化層 152，其中活化層 152 覆蓋絕緣層 114 的上平面 114a、凹刻圖案 130 的表面（即底面 S31 與側壁 S32）以及盲孔 140 的表面（即底面 S41 與側壁 S42），即活化層 152 基本上全面性地覆蓋絕緣層 114。

形成活化層 152 的方法有多種，而在本實施例中，活化層 152 可以是經由浸鍍而形成。詳細而言，絕緣層 114 可以浸泡於含有多個金屬顆粒的化學溶液中，而這些金屬

顆粒可以附著在上平面 114a、凹刻圖案 130 與盲孔 140 二者表面，進而形成活化層 152。這些金屬顆粒例如是鈀顆粒、鉑顆粒、金顆粒或銀顆粒，所以構成活化層 152 的材料可以是鈀、鉑、金或銀，其中鈀顆粒可以來自於氯化物錫鈀膠體或硫酸鈀螯合物（chelator）。

請參閱圖 1E 與圖 1F，接著，移除覆蓋上平面 114a 的活化層 152，並保留覆蓋凹刻圖案 130 與盲孔 140 二者表面的活化層 152，以形成圖案活化層 150。上述移除活化層 152 的方法有多種，而在本實施例中，移除覆蓋上平面 114a 的活化層 152 的方法包括對活化層 152 進行速化。

詳細而言，由於絕緣層 114 在上平面 114a 的表面極性強度小於在凹刻圖案 130 內與盲孔 140 內的表面極性強度，以至於活化層 152 在上平面 114a 的附著力會小於在凹刻圖案 130 與盲孔 140 內的附著力。因此，在對活化層 152 進行速化的過程中，覆蓋上平面 114a 的活化層 152 會被移除，而凹刻圖案 130 與盲孔 140 內的活化層 152 基本上會被保留。如此，圖案活化層 150 得以形成。

另外，在活化層 152 是由氯化物錫鈀膠體所形成的情況下，對活化層 152 所進行的速化會將包覆鈀顆粒的氯離子與錫離子移除，以使鈀顆粒裸露出來。在拉長速化進行的時間的條件下，由於上平面 114a 的表面極性強度小於凹刻圖案 130 與盲孔 140 二者表面極性強度，因此附著在上平面 114a 上的氯化物錫鈀膠體得以被移除。

請參閱圖 1G，之後，在圖案活化層 150 上形成一線路層 160 以及至少一導電柱 170，其中線路層 160 位在凹刻圖案 130 內，而導電柱 170 位在盲孔 140 內，並連接在導體層 112 與線路層 160 之間。至此，一種線路板 100 基本上已製造完成。此外，形成線路層 160 與導電柱 170 的方法有多種，而在本實施例中，形成線路層 160 與導電柱 170 的方法可以包括化學鍍，也就是無電電鍍（electroless plating）。

綜上所述，至少一個電子元件（未繪示）可以組裝在線路板 100 上，並且電性連接線路層 160，而線路層 160 能讓多個電子元件彼此電性連接，其中電子元件例如是晶片、被動元件或主動元件。如此，電訊號能在這些電子元件之間傳遞，讓手機、電腦與數位相機等電子裝置以及電視、洗衣機與冰箱等家電用品運作。

雖然本發明以前述實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，所作更動與潤飾之等效替換，仍為本發明之專利保護範圍內。

【圖式簡單說明】

圖 1A 至圖 1G 是本發明一實施例之線路板的製造方法的剖面流程示意圖。

【主要元件符號說明】

| | |
|---------|-------|
| 100 | 線路板 |
| 110 | 複合基板 |
| 112 | 導體層 |
| 112p | 接墊 |
| 114 | 絕緣層 |
| 114a | 上平面 |
| 116 | 主體層 |
| 120 | 遮罩層 |
| 122 | 外平面 |
| 130 | 凹刻圖案 |
| 140 | 盲孔 |
| 150 | 圖案活化層 |
| 152 | 活化層 |
| 160 | 線路層 |
| 170 | 導電柱 |
| D1 | 深度 |
| D2 | 厚度 |
| P1 | 電漿 |
| S31、S41 | 底面 |
| S32、S42 | 側壁 |

七、申請專利範圍：

1. 一種線路板的製造方法，包括：

在一複合基板上形成一遮罩層，其中該複合基板包括一導體層以及一覆蓋該導體層的絕緣層，而該遮罩層覆蓋該絕緣層的一上平面；

在該遮罩層上形成一凹刻圖案以及至少一與該凹刻圖案相通的盲孔，其中該盲孔局部暴露該導體層，而該凹刻圖案相對於該遮罩層的一外平面的深度大於該遮罩層的厚度；

增強該絕緣層在該凹刻圖案內與該盲孔內的一表面極性強度；

在增強該表面極性強度之後，移除該遮罩層；

在移除該遮罩層之後，利用該表面極性強度，形成一覆蓋該凹刻圖案與該盲孔二者表面的圖案活化層，其中該圖案活化層局部暴露該絕緣層；以及

在該圖案活化層上形成一線路層與至少一導電柱，其中該線路層位在該凹刻圖案內，而該導電柱位在該盲孔內，並且連接在該導體層與該線路層之間。

2. 如申請專利範圍第 1 項所述之線路板的製造方法，其中形成該圖案活化層的方法包括：

形成一覆蓋該上平面、該凹刻圖案的表面以及該盲孔的表面的活化層；以及

移除覆蓋該上平面的該活化層，並保留覆蓋該凹

刻圖案與該盲孔二者表面的該活化層。

3. 如申請專利範圍第 1 或 2 項所述之線路板的製造方法，其中形成該活化層的方法包括浸鍍。
4. 如申請專利範圍第 2 項所述之線路板的製造方法，其中移除覆蓋該上平面的該活化層的方法包括對該活化層進行速化。
5. 如申請專利範圍第 1 或 2 項所述之線路板的製造方法，其中形成該凹刻圖案與該盲孔的方法包括雷射燒蝕。
6. 如申請專利範圍第 1 或 2 項所述之線路板的製造方法，其中增強該表面極性強度的方法包括對該絕緣層施於電漿。
7. 如申請專利範圍第 6 項所述之線路板的製造方法，在該圖案活化層形成以前，更包括對該導體層進行微蝕刻。
8. 如申請專利範圍第 7 項所述之線路板的製造方法，在對該絕緣層施於電漿之後，對該導體層進行微蝕刻。
9. 如申請專利範圍第 7 項所述之線路板的製造方法，在對該絕緣層施於電漿之前，對該導體層進行微蝕刻。
10. 如申請專利範圍第 1 或 2 項所述之線路板的製造方法，其中形成該遮罩層的方法包括塗佈或貼合。
11. 如申請專利範圍第 1 或 2 項所述之線路板的製造方法，其中移除該遮罩層的方法包括剝除、磨除或化學

蝕除。

12. 如申請專利範圍第 1 或 2 項所述之線路板的製造方法，其中形成該線路層與該導電柱的方法包括化學鍍。
13. 如申請專利範圍第 1 或 2 項所述之線路板的製造方法，其中該複合基板更包括一主體層，該導體層位在該主體層與該絕緣層之間。

八、圖式：




圖 1A




圖 1B




圖 1C




圖 1D




圖 1E




圖 1F




圖 1G