



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I407553B1

(45)公告日：中華民國 102 (2013) 年 09 月 01 日

(21)申請案號：098101080

(22)申請日：中華民國 98 (2009) 年 01 月 13 日

(51)Int. Cl. : H01L27/14 (2006.01)

H01L21/762 (2006.01)

(30)優先權：2008/02/08 美國

61/027,393

2008/09/04 美國

12/204,743

(71)申請人：豪威科技股份有限公司 (美國) OMNIVISION TECHNOLOGIES, INC. (US)
美國(72)發明人：凡尼賈 文生 VENEZIA, VINCENT (US)；戴幸志 TAI, HSIN CHIH (TW)；賀伊
都力 MAO, DULI (US)；真鍋宗平 MANABE, SOHEI (JP)；羅狄絲 霍華 E
RHODES, HOWARD E. (US)；錢衛東 QIAN, WEI DONG (CN)

(74)代理人：陳長文

(56)參考文獻：

US 2006/0094151A1

US 2007/0045513A1

US 2007/0200148A1

審查人員：楊勝涵

申請專利範圍項數：22 項 圖式數：15 共 0 頁

(54)名稱

具有深光反射溝渠之背照式影像感測器

BACKSIDE ILLUMINATED IMAGE SENSOR HAVING DEEP LIGHT REFLECTIVE TRENCHES

(57)摘要

本發明提供一種像素陣列，其係使用一基板形成，該基板具有一前側及一用於接收入射光的背側。各個像素通常包含金屬化層、一感光區域及一溝渠，該等金屬化層係包含於該基板之前側中，該感光區域係形成於該基板之後側中，該溝渠圍繞該基板之後側中的該感光區域而形成。該溝渠造成該入射光被導引遠離該溝渠並朝向該感光區域。

An array of pixels is formed using a substrate having a frontside and a backside that is for receiving incident light. Each pixel typically includes metallization layers included in the frontside of the substrate, a photosensitive region formed in the backside of the substrate, and a trench formed around the photosensitive region in the backside of the substrate. The trench causes the incident light to be directed away from the trench and towards the photosensitive region.




圖 1

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：98101080

※申請日：98.1.13

※IPC 分類：H01L 27/14 (2006.01)

一、發明名稱：(中文/英文)

H01L 21/762 (2006.01)

具有深光反射溝渠之背照式影像感測器

BACKSIDE ILLUMINATED IMAGE SENSOR HAVING DEEP LIGHT
REFLECTIVE TRENCHES

二、中文發明摘要：

本發明提供一種像素陣列，其係使用一基板形成，該基板具有一前側及一用於接收入射光的背側。各個像素通常包含金屬化層、一感光區域及一溝渠，該等金屬化層係包含於該基板之前側中，該感光區域係形成於該基板之後側中，該溝渠圍繞該基板之後側中的該感光區域而形成。該溝渠造成該入射光被導引遠離該溝渠並朝向該感光區域。

三、英文發明摘要：

An array of pixels is formed using a substrate having a frontside and a backside that is for receiving incident light. Each pixel typically includes metallization layers included in the frontside of the substrate, a photosensitive region formed in the backside of the substrate, and a trench formed around the photosensitive region in the backside of the substrate. The trench causes the incident light to be directed away from the trench and towards the photosensitive region.

四、指定代表圖：

(一)本案指定代表圖為：第(1)圖。

(二)本代表圖之元件符號簡單說明：

100	陣 列
110	像 素
120	像 素
130	像 素
140	入 射 光
150	濾 光 器
160	微 透 鏡
170	溝 渠
180	感 光 二 極 體 區 域
M1	導 體
M2	導 體
M3	導 體

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)

六、發明說明：

【發明所屬之技術領域】

本發明一般係關於影像電路，更具體而言，但不限於，關於影像感測器。

本發明主張2008年2月8號申請的美國專利臨時申請案第61/027,393號題為「具有深光反射溝渠之背照式影像感測器」之權利，其以引用方式併入本文中。

【先前技術】

積體電路已被研發以減小用於實施電路系統之元件的尺寸。舉例來說，積體電路利用越來越小的設計特徵，其能減少用於實施該電路系統的面積，使得現在該等設計特徵正好在可見光之波長中。由於影像感測器及作為一感測陣列之部分的個別像素的不斷縮小之尺寸，重要的是更有效地擷取照射該感測陣列的入射光。因此，更有效地擷取入射光有助於維持或改善由不斷縮小尺寸之該等感測陣列擷取的電子影像之品質。

【發明內容】

本文描述一種影像感測深光反射溝渠之實施例。在如下描述中提到多個具體細節以提供該等實施例之一透徹的理解。然而，熟習相關技術者將瞭解此處描述之該等技術可被實踐而不具有一個或更多個該等具體細節，或具有其他方法、元件、材料等。在其他情況下，熟知的結構、材料或操作未被詳細顯示或描述以避免混淆某些態樣。

貫穿此說明書，對「一個實施例」或「一實施例」的引

用意為一種聯繫該實施例而描述的特定特徵、結構、或特性被包含於本發明之至少一個實施例中。因此，在此說明的多個地方，用語「在一個實施例中」或「在一實施例中」的出現不必都涉及該相同的實施例。此外，在一個或更多個實施例中，該等特定的特徵、結構或特性可以任何適當之方式組合。使用於此之術語「或」通常意為包含一種包含功能的意思，例如「及/或」。

總體而言，積體電路包括用於多種應用的電路。該等應用使用多種裝置，例如邏輯裝置、成像器(包含CMOS及CCD成像器)及記憶體(例如DRAM以及基於NOR及NAND的快閃記憶體裝置)。此等裝置通常利用電晶體以發揮多種功能，包含信號之切換及放大。

電晶體通常係藉由執行於一矽基板上的光刻製程而形成於積體電路中。該等製程包含諸如將一光阻層施加至該基板、使用光(包含深紫外波長)將該光阻層曝光成一圖案、藉由蝕刻移除該光阻層之該曝光部分(或非曝光部分，仰賴於所使用的正光阻或負光阻)及例如藉由沈積或植入附加材料而修改曝光結構的步驟以形成多種用於電子元件(包含電晶體)之結構。

術語「基板」包含使用基於矽、鍺化矽、鍺、砷化鎵及類似物之半導體形成的基板。術語基板亦可涉及已被執行於該基板上以在該基板中形成區域及/或接面的先前製程步驟。術語基板亦可包含多種技術，例如摻雜及未摻雜半導體、矽之外延層及形成於該基板上的其他半導體結構。

化學機械平坦化(CMP)可經執行以提供適於形成附加結構之被修改基板的表面。該等附加結構可藉由執行諸如上述列出的製程步驟而被添加至該基板。

由於作為一感測陣列之部分的個別像素中之該等影像感測器之尺寸日益變小，多種設計嘗試更有效地捕獲照射該感測陣列的入射光。舉例來說，一像素之光感測元件(例如一光電二極體)之面積通常係藉由在各個像素上(或之下)配置一微透鏡而被最大化，使得該入射光被更好地聚焦於該光感測元件上。光藉由該微透鏡之聚焦嘗試捕獲通常入射於該像素被該感光元件佔據之該區域之外的光(並因此消失及/或「洩露」至其他非目的像素)。

另一種可使用之方法係自該CMOS影像感測器(例如之下)的「背側」收集光。使用該影像感測器之該背側允許光子被收集於一區域中，該區域相對而言未被許多通常用於形成一典型之影像感測器的介電及金屬層阻擋。一種背照式(BSI)影像感測器可藉由使該影像感測器之該矽基板變薄而製成，其可降低入射光在遇到該影像感測器之感測區域之前所穿越的矽之分量。

然而，在使該影像感測器之該基板變薄時，將遭遇在該像素之感光度及(與相鄰像素的)串擾之間做出權衡。舉例來說，當較少地薄化時(其導致較厚的剩餘矽基板)，一用於將光轉換為電子-電洞對的光電二極體之一較大的(體積)區域可被提供。當該等電子-電洞對被形成(在被提供的該較大區域中)相對遠離該光電二極體空乏區時，被形成的

該等電子-電洞對更易於被相鄰的光電二極體捕獲。由相鄰光電二極體對形成之該等電子-電洞對的捕獲係一種被稱為電串擾的效應(其可導致彩色影像感測器中的彩色雜訊)。因此，電串擾之機率隨著該矽基板之厚度而增加，而感光度隨著較薄之矽基板的使用而減小。

光學串擾亦影響捕獲入射光之效率。前照式(FSI)裝置通常包含金屬化層，入射光橫穿穿過該等金屬化層。一FSI裝置可利用適當放置在該等金屬化層中的金屬結構以將光引導至該光電二極體，進而阻擋雜光進入錯誤的光電二極體而產生光學串擾。與之相反的係，背照式(BSI)裝置通常不將入射光穿過該等金屬化層，且因此不朝一感光區域引導光。因此光學串擾係一BSI裝置中的一個更大的問題(與例如FSI裝置相比)。

根據本發明，一BSI像素陣列係利用一基板形成，該基板具有一前側及一用於接收入射光的背側。各個像素通常包含被包含於該基板之該前側上的金屬化層、一形成於該基板之該背側(或該前側)中的感光區域。一溝渠促使該入射光被導引遠離該溝渠並朝向該感光區域。

各個BSI像素具有深溝渠，其由一種在相鄰之像素間的低折射率的材料(例如 SiO_2 ，或其中該材料可為「空的」，如由一種常壓氣體填充或被抽空以產生一真空或部分真空)填充。該等深溝渠提高一像素之敏感度同時減少像素之間的串擾。像素之間的電子串擾被減少係因為相對而言在像素收集區域之較低處形成的電子-電洞對通常不會(或

不能)遷移至相鄰的像素。大體減少(或消除)之電子-電洞對的遷移允許一更厚的矽收集區域被使用，其導致敏感度被提高。光學串擾被減少係因為該基板(例如矽)及該等深溝渠之間的折射率差異導致具有例如大於例如16.6度之入射角的光之一全內反射(其中空氣填充之深溝渠被提供於相鄰的像素之間)。

【實施方式】

為達說明之目的，圖1顯示根據本發明之一實施例在一CMOS影像感測器中的背照式(BSI)像素之一範例感測器陣列之一截面。陣列100包含像素110、120及130。結構100通常含有至少數千個像素且通常含有大於一百萬個像素。為了顯示的清晰性，三個像素被顯示。

該像素陣列100通常係以一二維陣列被配置使得一電子影像可回應入射光(140)被各個像素捕獲而形成。各個像素可具有一濾光器150(包含彩色濾光器)使得該電子影像可被用以捕獲彩色影像或提高該像素對例如某個波長之光的敏感性。各個像素亦可具有一與各個像素關聯的微透鏡160，使得該入射光被更直接地引導至該像素中。

舉例來說，入射光140橫穿像素120之該微透鏡160。該入射光係由該微透鏡160更直接地折射至該像素120之該基板中。然而，該入射光藉由該微透鏡160的方向改變(在此實例中)不足以防止該入射光140遇到一位於像素110及120之間的溝渠170。根據本發明，該溝渠170之一先前的氧化物被移除及/或替換，使得在該溝渠170與該像素120之該

基板間之該界面的相對折射率被增大而使得入射光140朝該像素120之一感光部位180反射。因此圖1被用於例如顯示該光可由該深溝渠彎曲至該像素或光電二極體中。

圖2顯示根據本發明之一實施例一CMOS影像感測器之一範例背照式(BSI)像素之一截面圖。結構200包含一基板202，其上形成有一感光的感光二極體區域204。一浮動汲極206通常形成為具有一導通型(例如一種具有一比該感光二極體區域204之導通型更高之N型材料濃度的N型)。

絕緣結構208形成於該基板202內以促進將該等像素彼此絕緣。絕緣結構208通常可利用諸如深溝渠隔離(DTI)或矽局部氧化(LOCOS)的方法而形成。一絕緣結構208可利用一DTI方法藉由在該基板202內蝕刻一溝渠及在該溝渠內沈積一介電材料(例如二氧化矽)而形成。該等溝渠可自該基板202之前側或背側蝕刻。經沈積之介電材料可利用CMP而平坦化。一閘極結構210被形成於該基板202之上以控制自該感光二極體區域204流向該浮動汲極206的電流。

在一影像感測器中一種典型之單獨像素200可包含多個層之一堆疊體，該等層包含金屬層、平坦化層及類似物。如圖所示，該像素200包含一前金屬介電材料212。該介電材料212可為任何絕緣體，例如氧化物。對於一些實施例來說，該介電材料可為氧化矽。一通孔214可藉由蝕刻及沈積一合適的金屬或導電材料而形成於該介電材料212內。

一具有若干M1導體的第一金屬層可形成於該介電材料

212中(或上)。對於一些實施例來說，該第一金屬層可被蝕刻為該等M1金屬導體之形狀。該介電材料216可被沈積及/或成長以填充該等M1導體之間的空隙。該介電材料212可使該等M1導體與下方結構絕緣。該等M1導體可為銅、鋁、銅鋁混合物或其他適於運送一信號的材料(例如鎢)。

如圖所示，該像素200包含一第二金屬層，該第二金屬層具有配置於一中間層介電材料216中(或上)的若干M2導體。對於一些實施例來說，該第二金屬層可被蝕刻成該等M2導體之形狀。該介電材料218可被沈積及/或成長以填充該等M2導體之間的空隙。該介電材料216可使該等M1金屬導體與該等M2金屬導體絕緣。通孔214可被使用以電連接在該陣列之不同層上的結構。

該像素200進一步包含一第三金屬層，該第三金屬層具有配置於一中間層介電材料218中(或上)的若干M3導體。對於一些實施例來說，該第二金屬層可經蝕刻為該等M3導體之形狀。一介電材料220可被沈積及/或成長以填充該等M3導體之間的空隙。該介電材料218可使該等M2金屬導體與該等M3金屬導體絕緣。該介電材料220可被成長及/或沈積以絕緣M3金屬導體及/或平坦化該陣列之頂面。

圖3顯示一種形成一深光反射溝渠的範例方法。深光反射溝渠可形成於一用於淺溝渠隔離的區域中。淺溝渠隔離係經形成以電隔離相鄰的像素及周邊電路裝置。該淺溝渠隔離通常為一種在一矽基板內蝕刻且之後由二氧化矽填充的溝渠。一典型之溝渠深度為大約300奈米到400奈米(依

據用於形成該溝渠之技術)，或可小於400奈米。

圖3A顯示一包含大約一到三微米深之深溝渠光反射結構310(深溝渠結構310)的範例截面。該等深溝渠結構310通常亦由氧化物填充。在該等深溝渠結構310形成後，可應用一前側製造方法。在圖3B中在該前側製造處理完成後，一背側薄化被完成以開始一背照式(BSI)製造處理。在一習知BSI製程中，基板320之背側通常藉由CMP及/或不涉及蝕刻終止層之使用的化學蝕刻而被薄化。根據本發明，深溝渠結構310可被用作一CMP蝕刻終止層，其可改善對背側薄化的厚度控制。

在該基板320已被薄化後，該等深溝渠結構310之下表面被暴露，如圖3B所顯示。在圖3C中，在該等深溝渠中被暴露之二氧化矽係利用一種對矽具選擇性的蝕刻方法移除(例如濕式或乾式蝕刻方法)。此時，深光反射溝渠形成於空的溝渠330中，產生一較大的折射率差異(例如矽之於空氣)。或者，該等空溝渠330可用一種金屬塗佈(及/或填充)以製成一更加完美的反射器。圖3D顯示一種在該陣列之下表面上的非保形塗層340之一沈積。一非保形介電膜被沈積，其封閉該等溝渠(其可為空的、被塗佈或被填充的)。SiO₂亦可被留於該等溝渠中。

圖3E顯示諸如矽背側保護(例如植入)或閘門澆口(flash gate)(未顯示)或抗反射塗層350的額外背側處理。此外，濾光器360被配置於由該非保形塗層340所界定的該層之上。該等濾光器可與感光元件對齊使得一濾光器360與該

像素之該基板及該二極體感測區域對齊。一微透鏡370可被配置於該彩色濾光器360之上以促進將光線折射至該像素中。

圖4顯示形成一深光反射溝渠的一種替代性方法。圖4A顯示一種相似於圖3A之該像素結構的像素結構(其中隔離由STI實現，而非深溝渠)。在被薄化至一理想厚度後，基板420之背側係利用一光阻440而微影圖案化。基板420之背側可利用圖4B所顯示之標準方法而圖案化。在圖4C中，(基板420之)矽及(STI結構410之)氧化物被蝕刻，如圖4C所示。因此，該蝕刻形成深光反射溝渠430。在圖4D中，該光阻被移除。在圖4E中一反射塗層450被保形施加至該等深光反射溝渠430之表面，並填充溝渠430，如圖4E所示。可繼續附加處理以添加諸如一抗反射層、一彩色濾光器及一微透鏡的結構。在多種實施例中該溝渠可自不同的邊側蝕刻。舉例來說，該深溝渠可自背側蝕刻並與該前側STI對齊。該背側蝕刻亦可在該深溝渠不與該前側STI對齊且連接至該前側STI的情況下被完成。在另一替代實施例中，該前側STI可被消除，及所有隔離自背側執行。

圖5顯示一種具有一薄襯裏氧化物的深光反射溝渠。該標準淺溝渠隔離可形成於像素陣列及周邊電路中。在淺溝渠蝕刻之後，該周邊電路可由光阻掩蓋，且該像素陣列溝渠經更深地蝕刻至一微米到三微米(以形成一如圖5所顯示之深光反射溝渠510)。一薄襯裏氧化物520利用一高溫在深光反射溝渠510內成長以鈍化該深光反射溝渠510之該矽

側壁。周邊之該淺溝渠可用一種典型的溝渠填充技術(使用，例如，氧化物540)填充。由於該溝渠之相對較高的長寬比，該深溝渠在該STI被填充時並不必被完全填充。因此一氣隙530可被自然地形成於該溝渠之內部。因此，在矽薄化之後不需要氧化物蝕刻。不執行該氧化物蝕刻之優點在於保持該襯裏氧化物以更好地鈍化表面及降低製程複雜度。在矽薄化之後可藉由電漿浸入離子植入而完成進一步鈍化。

圖6顯示一種具有一氧化物填充劑的深光反射溝渠。該像素600之背側可經圖案化，深溝渠結構610可被蝕刻。一種溝渠填充技術(適於填充具有高長寬比的溝渠，例如「高且薄之」溝渠)可被用以用氧化物填充該等溝渠以形成一具有一氧化物填充劑的深光反射溝渠。在多種範例方法中，可呈現原始氧化物620。由於矽及二氧化矽之間的折射率差異相對較大，用於全內反射之該最終臨界角仍足以應付多種感測器應用。

圖7顯示一種不自前表面延伸至後表面的深光反射溝渠。在矽730被薄化至一理想厚度後，該後表面可植入P型植入物740以進行鈍化。一形成於像素陣列及周邊電路中的深溝渠隔離可經蝕刻使得一相對較薄的矽層720(例如幾分之一微米)殘留於該深溝渠710之該底部及該後表面之間。殘留於該溝渠之下的該薄矽層720亦可被使用以電連接像素基板及陣列電晶體。

本發明之例示的實施例之以上描述，包含描述於摘要中

之內容，並非意圖其詳盡或將本發明限制為所揭示的任何精確形式。雖然本發明之該等具體實施例及實例以說明之目的描述於此，但熟習相關技術者將發現多種修飾可在本發明之範圍內。

鑒於如上之詳細描述，可對被本發明做出此等修改。使用於如下該等申請專利範圍中的該等術語不應被理解為將本發明限制為在本說明書中揭示的該等特定實施例。本發明之範圍將完全由如下之該等申請專利範圍確定，其應根據已確立的申請專利範圍解讀原理而被理解。

【圖式簡單說明】

圖1為在一CMOS影像感測器中背照式(BSI)像素之一範例感測器陣列之一截面圖；

圖2為根據本發明之一實施例該CMOS影像感測器之一範例背照式(BSI)像素之一截面圖；

圖3，包含圖3A到圖3E，顯示一種形成一深光反射溝渠的範例方法；

圖4，包含圖4A到圖4E，顯示另一種形成一深光反射溝渠的方法；

圖5顯示一種具有一薄襯裏氧化物的深光反射溝渠；

圖6顯示一種具有一氧化物填充劑的深光反射溝渠；及

圖7顯示一種不自前表面延伸至後表面的深光反射溝渠。

【主要元件符號說明】

100 陣列

110	像 素
120	像 素
130	像 素
140	入 射 光
150	濾 光 器
160	微 透 鏡
170	溝 渠
180	感 光 二 極 體 區 域
200	像 素
202	基 板
204	感 光 二 極 體 區 域
206	浮 動 汲 極
208	絕 緣 結 構
210	閘 極 結 構
212	介 電 材 料
214	通 孔
216	介 電 材 料
218	介 電 材 料
220	介 電 材 料
310	深 溝 渠 結 構
320	基 板
330	溝 渠
340	非 保 形 塗 層
350	抗 反 射 塗 層

360	濾光器
370	微透鏡
410	淺溝渠結構
420	基板
430	溝渠
440	光阻
450	反射塗層
510	溝渠
520	襯裏氧化物
530	氣隙
540	氧化物
600	像素
610	深溝渠結構
620	原始氧化物
630	溝渠
710	深溝渠結構
720	矽層
730	矽
740	P型植入物
M1	導體
M2	導體
M3	導體

七、申請專利範圍：

102年5月23日修正頁(本) P.1-3

1. 一種影像感測器，其包括：

利用具有一前側及一背側之一基板形成的一像素陣列，其中該背側係用於接收入射光，各個像素包含：

配置於該基板之該前側上的若干金屬化層；及

配置於該基板內的一感光區域；及

一溝渠，其形成圍繞該感光區域的至少一部份，並從該基板的該前側延伸通過該感光區域而朝向該基板的該背側，該溝渠造成從該背側所接收的該入射光從該溝渠被導引離開並朝向該感光區域。

2. 如請求項1之影像感測器，其中該溝渠係由一氣體填充或被排空以產生一真空或部分真空。
3. 如請求項1之影像感測器，其中該溝渠之一部分位於一區域中，該區域至少部分地處於各相鄰像素之周邊。
4. 如請求項1之影像感測器，其中該溝渠係在薄化該基板之該背側之後形成。
5. 如請求項4之影像感測器，其中該基板係利用一化學或機械平坦化(CMP)方法經薄化。
6. 如請求項4之影像感測器，其中該基板係利用一使用一淺溝渠隔離(STI)區域作為一蝕刻終止層的化學蝕刻方法經薄化。
7. 如請求項1之影像感測器，其中被接收於該基板之該背側的入射光回應一在該溝渠與該基板間之界面的全內反射而自該溝渠反射。

8. 如請求項1之影像感測器，其中填充該溝渠之材料具有一小於該基板之折射率的折射率。
9. 如請求項1之影像感測器，其中該溝渠在該溝渠與該感光區域之介面具有一反射性金屬。
10. 如請求項1之影像感測器，其中該溝渠係使用一非保形沈積介電膜加以密封。
11. 如請求項1之影像感測器，其中該溝渠係藉由在一包圍該感光區域之周邊區域之一部分中的一淺溝渠隔離(STI)區域之背側蝕刻而形成。
12. 如請求項1之影像感測器，其中該基板之該背側係經圖案化及蝕刻以暴露一淺溝渠隔離(STI)區域。
13. 如請求項1之影像感測器，其中該溝渠係藉由蝕刻該淺溝渠隔離(STI)區域並藉由以二氧化矽填充被蝕刻之該STI區域而形成。
14. 如請求項1之影像感測器，其中該溝渠係藉由蝕刻該淺溝渠隔離(STI)區域使得一矽層殘留於該STI區域中而形成。
15. 如請求項1之影像感測器，其中該溝渠自該基板的該前側延伸經過整個該基板至該基板的該背側。
16. 如請求項1之影像感測器，其中該溝渠的一部份實質上鄰接該感光區域的一側。
17. 一種製造一背照式影像感測器的方法，該方法包括：
形成相鄰於一溝渠並配置於一基板內的一感光區域，
該感光區域形成為至少通過在其中形成有該溝渠的一階

層，其中該溝渠從該基板的一前側延伸通過該感光區域而朝向該基板的一背側；

移除該基板之該背側之一部分使得該溝渠之一表面被暴露；

移除被暴露之該溝渠之一部分；及

用具有與該基板不同之一折射率的一材料填充先前由該基板之該背側之被移除的該部分及被暴露之該溝渠之被移除的該部分所佔據的一區域。

18. 如請求項17之方法，其進一步包括施加一非保形層以塗佈該基板之該背側。

19. 如請求項17之方法，其進一步包括施加一反射層至藉由移除被暴露之該溝渠之一部分而被暴露的各表面。

20. 如請求項17之方法，其中該溝渠係經蝕刻以留下一矽層。

21. 如請求項20之方法，其進一步包括離子植入背側矽。

22. 一種製造一背照式影像感測器的方法，該方法包括：

在一基板內形成相鄰於一溝渠的一感光區域，其中該感光區域及該溝渠係使用該基板之一頂側形成，其中該溝渠自該基板的前側延伸通過該感光區域而朝向該基板的一背側；

蝕刻該基板之該背側之一部分使得該溝渠之一表面被暴露；及

用具有不同折射率的一材料填充先前由該基板之該背側之被移除之該等部分所佔據的一區域。

八、圖式：

102年5月23日修正
登錄頁(本)




圖 1

102年5月23日修正頁(表)




圖 2

102年5月23日修正
圖式頁(共)




圖 3A




圖 3B




圖 3C




圖 3E




圖 3D

102年5月23日 止頁係




圖 4A

圖 4B

圖 4C




圖 4D

圖 4E




圖 5




圖 6




圖 7