

## (12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织  
国际局(43) 国际公布日  
2013年1月24日 (24.01.2013)

(10) 国际公布号

WO 2013/010352 A1

(51) 国际专利分类号:

H01L 23/48 (2006.01) H01L 21/44 (2006.01)  
H01L 21/60 (2006.01)

(21) 国际申请号:

PCT/CN2011/081112

(22) 国际申请日:

2011年10月21日 (21.10.2011)

(25) 申请语言:

中文

(26) 公布语言:

中文

(30) 优先权:

201110200212.0 2011年7月18日 (18.07.2011) CN

(71) 申请人(对除美国外的所有指定国): 江阴长电先进封装有限公司 (JIANGYIN CHANGDIAN ADVANCED PACKAGING CO., LTD) [CN/CN]; 中国江苏省江阴市滨江中路275号, Jiangsu 214431 (CN)。

(72) 发明人; 及

(75) 发明人/申请人(仅对美国): 张黎 (ZHANG, Li) [CN/CN]; 中国江苏省江阴市滨江中路275号, Jiangsu 214431 (CN)。 赖志明 (LAI, Zhiming) [CN/CN]; 中国江苏省江阴市滨江中路275号, Jiangsu 214431 (CN)。 陈栋 (CHEN, Dong) [CN/CN]; 中国江苏省江阴市滨江中路275号, Jiangsu 214431

(CN)。 陈锦辉 (CHEN, Jinhui) [CN/CN]; 中国江苏省江阴市滨江中路275号, Jiangsu 214431 (CN)。

(74) 代理人: 南京经纬专利商标代理有限公司 (NANJING JINGWEI PATENT &amp; TRADEMARK AGENCY CO., LTD.); 中国江苏省南京市鼓楼区中山路179号12楼B座, Jiangsu 210005 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT,

[见续页]

(54) Title: METHOD FOR PACKAGING LOW-K CHIP

(54) 发明名称: 一种低K芯片封装方法




图 3 / Fig. 3

(57) Abstract: Provided is a method for packaging a low-k chip, comprising: attaching onto a carrier wafer a layer of temporary strippable film; arranging inversely a chip (2-1) onto the carrier wafer via the temporary strippable film; attaching thin film layer I (2-4) onto the carrier wafer for packaging; bonding a support wafer (2-5) onto the thin film layer I (2-4) and solidifying; forming a reconstructed wafer consisting of the chip (2-1), thin film layer I (2-4), and the support wafer; detaching the reconstructed wafer from the carrier wafer; completing a rewired metal wiring (2-6) on thin film layer I (2-4); forming a metal column (2-7) at an end of the rewired metal wiring (2-6); attaching thin film layer II (2-8) onto a surface of the metal column (2-7), packaging, and solidifying; coating a metal layer (2-9) on the top of the metal column (2-7), forming BGA solder balls (2-10) on the metal layer (2-9) by means of printing or ball planting; and finally slicing into individual BGA packages the reconstructed wafer having formed the BGA solder balls (2-10).

(57) 摘要:

[见续页]



RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)。 **本国际公布:**  
— 包括国际检索报告(条约第 21 条(3))。

---

提供一种低 k 芯片封装方法，包括：在载体圆片上贴一层临时剥离膜，将芯片（2-1）经由临时剥离膜倒装在载体圆片上，在载体圆片上贴上薄膜层 I（2-4）进行包封，支撑圆片（2-5）键合到薄膜层 I（2-4）上并固化，形成芯片（2-1）、薄膜层 I（2-4）和支撑圆片组成的重构晶圆，将重构晶圆和载体圆片剥离，在薄膜层 I（2-4）上完成再布线金属走线（2-6），在再布线金属走线（2-6）的终端形成金属柱（2-7），在金属柱（2-7）表面贴附薄膜层 II（2-8）进行包封并固化，在金属柱（2-7）顶端镀上金属层（2-9），通过印刷或植球方式在金属层（2-9）上形成 BGA 焊球（2-10），最后将形成 BGA 焊球（2-10）的重构晶圆切割成单颗 BGA 封装体。

# 说明书

发明名称： 一种低 k 芯片封装方法

## 技术领域

[1] 本发明涉及一种Low-k芯片封装方法，属于芯片封装技术领域。

## 背景技术

[2] 在半导体制造行业，摩尔定律一直是鞭策行业向前发展的动力，其中Intel在此方面功不可没。芯片线宽节点主要分为几个阶段：0.18μm阶段，为MOS管开始风靡的时候，为半导体制程的初级阶段，制造的芯片的尺寸相对较大；0.13μm阶段，人们对半导体制程信心十足，寄希望通过减小特征尺寸来缩小芯片面积和成本；这两个阶段为我们常说的微米制程阶段。随着纳米技术的发展，人们的目光远不止于微米技术，开始将半导体制程向纳米尺度进阶，最初出现的纳米是90nm的支撑，但随着单位面积上管芯数量按照摩尔定律的指数增长，相继出现了65纳米、45纳米、32纳米和目前的22纳米技术，这种特征尺寸的急剧缩减，导致介电材料追求低介电损耗常数（通常称为Low-k），以减小电路结构的寄生电阻、电容和电感，同时保证线路具有良好的绝缘性能。通常，低k材料的选择为多孔材料，这导致材料相对较脆，在外加应力的情况下容易碎裂，造成线路失效。

[3] 由于低K材料易碎裂的特性，芯片的封装工艺需要做相应的提升以适应产品应用的需求，目前针对低k产品的封装采用还是通常的倒装结构或引线键合方式，造成封装良率损失较多，失效分析的结构都指向键合电极（引线键合和倒装键合）下的介电层碎裂。目前通常的解决方式是将引线键合封装用倒装键合封装，同时在倒装键合前在基板上点上非流动性的底填料胶，该封装结构和流程如图1、图2所示，该底填料胶既有普通底填料胶的性质，也有回流焊剂的性质，因而焊球和基板焊垫之间能形成润湿，该方法的好处是改良了通常的倒装工艺回流时焊球应力导致芯片内部介电层损伤的问题，通过非流动性底填料胶将回流的应力重新分配，不会因为应力集中而导致芯片内层介电层受到损伤。但该方式的最大缺点是因底填料胶的存在导致焊剂的润湿作用不强，而无法保证每

个焊球与焊盘结合良好，且因焊剂的存在和回流工艺容易导致底填料胶在固化过程中出现空洞，并且封装工艺过程复杂，成本较高。

- [4] 综上所述，在Low-k芯片的封装过程中，目前存在的主要有两个方面的问题：
- [5] 1、采用引线键合和常规倒装工艺，因为工艺过程应力导致芯片电极处应力集中，进而破会易碎裂的Low-K介电层，导致芯片失效；
- [6] 2、采用非流动性底填料方式倒装工艺存在焊接不良和固化后胶体空洞缺陷，导致产品可靠性低。

对发明的公开

技术问题

- [7] 本发明的目的在于克服上述不足，提供一种Low-k芯片封装方法和封装结构，能够解决芯片封装过程应力集中导致Low-k芯片失效问题，为Low-K芯片的封装提供低成本的封装解决方案。

技术解决方案

- [8] 本发明的目的是这样实现的：一种Low-k芯片封装方法，所述方法包括以下工艺过程：

- [9] 步骤一、取一Low-k圆片，将该Low-k圆片切割成单颗芯片；
- [10] 步骤二、准备一片载体圆片，在载体圆片上通过光刻方式形成对位标志，完成载体圆片上的图形布局；
- [11] 步骤三、在载体圆片上贴上一层临时剥离膜，将步骤一切割成的单颗芯片一一倒装在贴有临时剥离膜的载体圆片上，完成芯片倒装；
- [12] 步骤四、在完成芯片倒装的载体圆片上贴上薄膜层I进行包封，在包封过程中将支撑圆片键合到薄膜层I上，然后固化薄膜层I，形成由芯片、薄膜层I和支撑圆片组成的重构晶圆；
- [13] 步骤五、将上述重构晶圆与载体圆片进行剥离，并将重构晶圆的芯片表面清洗干净，露出芯片电极；
- [14] 步骤六、通过光刻、溅射或电镀等方式在薄膜层I和芯片表面完成单层或多层再布线金属走线，通过再布线金属走线将芯片电极引导至芯片周边区域；
- [15] 步骤七、在完成的再布线金属走线的终端通过光刻或电镀的方式形成金属柱；

- [16] 步骤八、在形成金属柱的重构晶圆表面贴上薄膜层II进行包封并固化，然后利用激光烧蚀的方式将金属柱顶端的薄膜材料刻蚀掉，形成金属柱的完整或部分开口，使金属柱顶端露出薄膜层II；
- [17] 步骤九、在露出薄膜层II的金属柱顶端镀上金属层；
- [18] 步骤十、通过印刷或者植球的方式在所述金属层上形成BGA焊球，最后将形成BGA焊球的重构晶圆切割成单颗BGA封装体。
- [19] 所述金属柱采用铜、镍等导电金属，其高度在50μm~100μm之间。
- [20] 所述金属层为多层金属，其结构为Ni/Au或者Ni/Pd/Au，金属层的厚度不超过5μm。
- [21] 所述薄膜层I和薄膜层II采用非光敏性材料。
- [22] 所述支撑圆片为硅片或金属片。
- [23] 所述载体圆片采用硅基材或者玻璃基材。

### 有益效果

- [24] 与现有技术相比，本发明的有益效果是：
- [25] 1、将芯片直接倒装在载体圆片上，不经历回流过程，无应力集中经历，解决了目前Low-k芯片BGA封装中倒装工艺过程应力集中导致芯片失效的问题；
- [26] 2、利用了圆片级的工艺将芯片电极通过再布线外延至非芯片区，将BGA结构贴装过程产生的应力转移，芯片区域处于不受力状态；
- [27] 3、利用金属柱技术和结构，实现高功率的载流和电流均匀分配，同时利用铜柱的高度，缓冲来自BGA焊球的应力，使其不到达再布线层。
- [28] 4、结合圆片级封装工艺和金属柱工艺，在实现Low-k芯片高可靠性封装的同时，还可以实现封装的低成本化；
- [29] 5、利用薄膜贴膜技术代替现有的包封技术，降低了封装工艺对设备的要求；
- [30] 6、整合了凸点工艺、倒装工艺和基板工艺，实现了BGA封装的晶圆制造工艺。

### 附图说明

- [31] 图1为目前Low-k芯片封装结构的示意图。
- [32] 图2为目前Low-k芯片封装结构的封装工艺流程图。

- [33] 图3为本发明Low-k芯片封装结构的示意图。
- [34] 图4为本发明Low-k芯片封装结构的封装工艺流程图。
- [35] 其中：
- [36] 芯片本体1-1
- [37] 芯片电极1-2
- [38] 表面钝化层1-3
- [39] 凸点下金属层1-4
- [40] 焊球凸点1-5
- [41] 基板1-6
- [42] 基板焊盘I1-7
- [43] 低填料胶1-8
- [44] 基板焊盘II1-9
- [45] BGA焊球1-10
- [46] 芯片本体2-1
- [47] 芯片电极2-2
- [48] 芯片表面钝化层2-3
- [49] 薄膜层I2-4
- [50] 支撑圆片2-5
- [51] 再布线金属走线2-6
- [52] 金属柱2-7
- [53] 薄膜层II2-8
- [54] 金属层2-9
- [55] 焊球2-10。

### 本发明的实施方式

- [56] 参见图3~4，本发明一种Low-k芯片封装结构，它包括芯片本体2-1、芯片电极2-2和芯片表面钝化层2-3，所述芯片本体2-1外包覆有薄膜层I2-4，所述薄膜层I2-4背面键合设置有支撑圆片2-5，所述芯片电极2-2经由再布线金属走线2-6转移至芯片周边外的薄膜层I2-4上，在再布线金属走线2-6的终端设置有金属柱2-7，所

述金属柱2-7外包覆有薄膜层II2-8，金属柱2-7顶端露出薄膜层II2-8，在露出的金属柱2-7顶端设置有金属层2-9，所述金属层2-9上设置有焊球2-10。

- [57] 本发明Low-k芯片封装结构的实现过程如下：
- [58] 步骤一、取一Low-k圆片，将该Low-k圆片切割成单颗芯片。
- [59] 步骤二、准备一片载体圆片，在载体圆片上通过光刻方式形成对位标志，完成载体圆片上的图形布局。
- [60] 所述载体圆片可选用硅基材或者玻璃基材，形成对位标志的目的时方便后续芯片倒装，使芯片能保证在理想的位置。
- [61] 步骤三、在载体圆片上贴上一层临时剥离膜，将步骤一切割成的单颗芯片一一倒装在贴有临时剥离膜的载体圆片上。
- [62] 所述临时剥离膜双面都具有粘性，可以与载体圆片和后续倒装的芯片形成较好的连接，该剥离膜是热剥离属性或者UV光剥离属性，如果为UV光剥离属性，需要使用玻璃基材或石英基材的载体圆片，因UV光剥离需要使用UV进行照射，因此需选用透明基材以实现UV光的透过。
- [63] 芯片选用倒装有两个目的，一方面是为了保证不同厚度芯片在后续的工艺中芯片正面在同一平面上，另一方面是芯片正面在重构晶圆上无胶覆盖，以方便进行后续的工艺。
- [64] 步骤四、在完成芯片倒装的载体圆片上贴上薄膜层I2-4进行包封，在包封过程中将支撑圆片2-5键合到薄膜层I2-4上，然后固化薄膜层I2-4，形成由芯片、薄膜层I2-4和支撑圆片2-5组成的重构晶圆。
- [65] 所述支撑圆片2-5为硅片或金属片，包封时利用薄膜层I2-4在加热情况下良好的流动性，保证了圆片表面的平整性。
- [66] 步骤五、利用UV照射或者热剥离的方式将上述重构晶圆与载体圆片进行剥离，并将重构晶圆的芯片表面清洗干净，露出芯片电极2-2。
- [67] 步骤六、通过圆片级工艺的光刻、溅射或电镀等方式在薄膜层I2-4和芯片表面完成单层或多层再布线金属走线2-6，通过再布线金属走线2-6将芯片电极2-2引|导至芯片周边区域（不含芯片区域）。
- [68] 步骤七、在完成的再布线金属走线2-6的终端通过光刻或电镀的方式形成金属

柱2-7。

- [69] 所述金属柱2-7为铜、镍等导电金属，金属柱2-7的高度可按照结构需求进行调节，高度应不低于 $50\mu\text{m}$ ，通常在 $50\mu\text{m}\sim100\mu\text{m}$ 之间。金属柱2-7在此有两方面的作用，一是减小电流拥挤效应，即可将电流均匀分布，从而减小电迁移现象的发生；另一方面，利用金属柱2-7的高度缓冲来自焊球2-10的应力，从而保护Lo w-k芯片。
- [70] 步骤八：在形成金属柱2-7的重构晶圆表面贴上薄膜层II2-8进行包封并固化，然后利用激光烧蚀的方式将金属柱顶端的薄膜材料刻蚀掉，形成金属柱2-7的完整或部分开口，使金属柱顶端露出薄膜层II2-8。
- [71] 所述薄膜层I2-4和薄膜层II2-8为非光敏性树脂绝缘类材料。
- [72] 步骤九、在露出薄膜层II2-8的金属柱2-7顶端镀上金属层2-9。
- [73] 所述金属层2-9为单层或多层金属，通常的结构为Ni/Au或者Ni/Pd/Au，金属层2-9的厚度不宜超过 $5\mu\text{m}$ ，其目的时阻挡焊料中的锡和铜之间的相互扩散，提升产品的可靠性。
- [74] 步骤十、通过印刷或者植球的方式在所述金属层2-9上形成BGA焊球2-10，最后将形成BGA焊球的重构晶圆切割成单颗BGA封装体。

## 权利要求书

### [权利要求 1]

一种Low-k芯片封装方法，其特征在于：所述方法包括以下工艺过程：

步骤一、取一Low-k圆片，将该Low-k圆片切割成单颗芯片；

步骤二、准备一片载体圆片，在载体圆片上通过光刻方式形成对位标志，完成载体圆片上的图形布局；

步骤三、在载体圆片上贴上一层临时剥离膜，将步骤一切割成的单颗芯片一一倒装在贴有临时剥离膜的载体圆片上，完成芯片倒装；

步骤四、在完成芯片倒装的载体圆片上贴上薄膜层I（2-4）进行包封，在包封过程中将支撑圆片（2-5）键合到薄膜层I（2-4）上，然后固化薄膜层I（2-4），形成由芯片、薄膜层I（2-4）和支撑圆片（2-5）组成的重构晶圆；

步骤五、将上述重构晶圆与载体圆片进行剥离，并将重构晶圆的芯片表面清洗干净，露出芯片电极（2-2）；

步骤六、通过光刻、溅射和电镀方式在薄膜层I（2-4）和芯片表面完成单层或多层再布线金属走线（2-6），通过再布线金属走线（2-6）将芯片电极（2-2）引导至芯片周边区域；

步骤七、在完成的再布线金属走线（2-6）的终端通过光刻和电镀的方式形成金属柱（2-7）；

步骤八、在形成金属柱（2-7）的重构晶圆表面贴上薄膜层II（2-8）进行包封并固化，然后利用激光烧蚀的方式将金属柱顶端的薄膜材料刻蚀掉，形成金属柱（2-7）的完整或部分开口，使金属柱（2-7）顶端薄膜层露出开口II（2-8）；

步骤九、在露出薄膜层开口II（2-8）的金属柱（2-7）表面镀上金属层（2-9）；

步骤十、通过印刷或者植球的方式在所述金属层（2-9）上形成BGA焊球（2-10），最后将形成BGA焊球的重构晶圆切割成单颗BGA

封装体。

- [权利要求 2] 根据权利要求1所述的一种Low-k芯片封装方法，其特征在于：芯片本体（2-1）在倒装至载体圆片上时并不带有凸点。
- [权利要求 3] 根据权利要求1所述的一种Low-k芯片封装方法，其特征在于：芯片电极（2-2）通过晶圆级再布线工艺的方式被引至封装体的周边。
- [权利要求 4] 根据权利要求1所述的一种Low-k芯片封装方法，其特征在于：所述薄膜层（2-4）和（2-8）采用贴膜的方式粘连到圆片上。
- [权利要求 5] 根据权利要求1所述的一种Low-k芯片封装方法，其特征在于：所述薄膜层（2-4）和（2-8）采用激光刻蚀的方式开口；
- [权利要求 6] 根据权利要求1所述的一种Low-k芯片封装方法，其特征在于：所述金属柱（2-7）是通过光刻、溅射、电镀的方式形成。
- [权利要求 7] 根据权利要求1所述的一种Low-k芯片封装方法，其特征在于：所述金属层（2-9）是通过化学镀的方式形成。
- [权利要求 8] 根据权利要求1所述的一种Low-k芯片封装方法，其特征在于：载体圆片与重构晶圆的玻璃可采用热剥离法或UV照射剥离法。

## 附 图




图 1




图 2




图 3




图 4

# INTERNATIONAL SEARCH REPORT

International application No.

**PCT/CN2011/081112**

## A. CLASSIFICATION OF SUBJECT MATTER

See the extra sheet

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) DWPI,EPODOC,CNABS,SIPOABS, CNKI, chip, flip, package, dice, cut, bond, wafer, peel , build up, rerouting, film

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US6271469 B1(INTEL CORP)07Aug. 2001(07.08.2001)description, column 5, line 53 to column 6, line 25 and figures 3a-3f	1-8
A	CN101604674 A (JIANGYIN CHANGDIAN ADVANCED PACKAGING CO LTD) 16 Dec.2009(16.12.2009) see the whole document	1-8
A	CN102122624 A (NANTONG FUJITSU MICROELECTRONIC CO LTD) 13 Jul. 2011 (13.07.2011) see the whole document	1-8
A	KR20080102641 A (SAMSUNG ELECTRONICS CO LTD)26 Nov. 2008 (26.11.2008) see the whole document	1-8
A	KR20090032225 A (HYNIX SEMICONDUCTOR INC)01Apr. 2009(01.04.2009) see the whole document	1-8
A	TW200531191A(SILICONWARE PRECISION IND CO LTD)16 Sep. 2005 (16.09.2005) see the whole document	1-8

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	
“A” document defining the general state of the art which is not considered to be of particular relevance	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“E” earlier application or patent but published on or after the international filing date	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“O” document referring to an oral disclosure, use, exhibition or other means	“&”document member of the same patent family
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 08 Mar. 2012(08.03.2012)	Date of mailing of the international search report 29 Mar. 2012(29.03.2012)
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10)62019451	Authorized officer TANG,Junfeng Telephone No. (86-10) 62411574

**INTERNATIONAL SEARCH REPORT**  
Information on patent family members

International application No.  
**PCT/CN2011/081112**

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
US6271469 B1	07.08.2001	none	
CN101604674 A	16.12.2009	CN101604674B	29.12.2010
CN102122624 A	13.07.2011	none	
KR20080102641 A	26.11.2008	none	
KR20090032225 A	01.04.2009	none	
TW200531191A	16.09.2005	US2005202590 A1 US7170152 B2 TWI256095B	15.09.2005 30.01.2007 01.02.2006

# **INTERNATIONAL SEARCH REPORT**

International application No.

**PCT/CN2011/081112**

## **A. CLASSIFICATION OF SUBJECT MATTER**

H01L23/48(2006.01)i

H01L21/60(2006.01)i

H01L21/44(2006.01)i

**A. 主题的分类**

参见附加页

按照国际专利分类(IPC)或者同时按照国家分类和 IPC 两种分类

**B. 检索领域**

检索的最低限度文献(标明分类系统和分类号)

IPC: H01L

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))DWPI,EPODOC,CNABS,SIPOABS,CNKI,芯片, 倒装, 封装, 切块, 切割, 键合, 晶圆, 晶片, 圆片, 剥离, 膜, 增层, 再布线, chip, flip, package, dice, cut, bond, wafer, peel, build up, rerouting, film

**C. 相关文件**

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	US6271469 B1 (英特尔公司) 07. 8月 2001 (07.08.2001) 说明书第 5 栏第 53 行至第 6 样第 25 行, 图 3a-3f	1-8
A	CN101604674 A(江阴长电先进封装有限公司)16. 12 月 2009(16.12.2009)全文	1-8
A	CN102122624 A (南通富士通微电子股份有限公司) 13. 7 月 2011 (13.07.2011) 全文	1-8
A	KR20080102641 A (三星电子有限公司) 26. 11 月 2008 (26.11.2008) 全文	1-8
A	KR20090032225 A (海力士半导体有限公司) 01. 4 月 2009 (01.04.2009) 全文	1-8
A	TW200531191A(矽品精密工业股份有限公司)16. 9 月 2005 (16.09.2005)全文	1-8

 其余文件在 C 栏的续页中列出。 见同族专利附件。

\* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&amp;” 同族专利的文件

国际检索实际完成的日期

08. 3 月 2012 (08.03.2012)

国际检索报告邮寄日期

29.3 月 2012 (29.03.2012)

ISA/CN 的名称和邮寄地址:

中华人民共和国国家知识产权局

中国北京市海淀区蓟门桥西土城路 6 号 100088

传真号: (86-10)62019451

受权官员

唐俊峰

电话号码: (86-10) 62411574

**国际检索报告**  
关于同族专利的信息

**国际申请号  
PCT/CN2011/081112**

检索报告中引用的专利文件	公布日期	同族专利	公布日期
US6271469 B1	07.08.2001	无	
CN101604674 A	16.12.2009	CN101604674B	29.12.2010
CN102122624 A	13.07.2011	无	
KR20080102641 A	26.11.2008	无	
KR20090032225 A	01.04.2009	无	
TW200531191A	16.09.2005	US2005202590 A1 US7170152 B2 TWI256095B	15.09.2005 30.01.2007 01.02.2006

**A. 主题的分类**

H01L23/48(2006.01)i

H01L21/60(2006.01)i

H01L21/44(2006.01)i