SHIFT REGISTER CIRCUIT, DRIVING METHOD THEREFOR, GATE DRIVE CIRCUIT AND DISPLAY DEVICE

本公开涉及显示技术领域，尤指一种移位寄存器电路、其驱动方法、栅极驱动电路及显示装置。

移位寄存器可以操作为显示装置的栅极驱动电路以便向各栅线顺序地提供栅极扫描信号以开启各像素行中的晶体管，从而允许向各像素写入数据信号。

为了能够充分打开各晶体管，栅极扫描信号的高电平一般需要达到25V以上。由于移位寄存器中的存储电容的自举作用(self-boosting effect)，移位寄存器的某些内部节点处的电压甚至会更高，例如高出栅极扫描信号的高电平一倍(50V以上)。如此高的电压导致与这些内部节点相连的晶体管的特性发生较大的变化，产生阈值电压漂移。若显示装置在此种条件下长时间工作，移位寄存器会变得不稳定，得到恶化的栅极扫描信号。

发明内容

提供一种可以缓解、减轻或消除上述问题中的一个或多个的移位寄存器电路和栅极驱动电路将是有利的。

根据本公开的一个方面，提供了一种移位寄存器电路，包括：输入控制电路，连接到信号输入端、参考电压端和第一节点，所述输入控制电路被配置成响应于来自所述信号输入端的有效脉冲信号而将所述第一节点设定处于第一电位；输出控制电路，连接到所述第一节点、第一时钟信号端和信号输出端，所述输出控制电路被配置成响应于所述第一节点处于所述第一电位而将来自所述第一时钟信号端的时钟信号提供给所述信号输出端，所述第一电位小于所述有效脉冲信号的电位，且大于或等于用于维持所述输出控制电路工作的电位；以及复位电路，连接到复位信号端、所述参考电压端、所述第一节点和所述信号输出端，所述复位电路被配置成响应于来自所述复位信号端的复位信号而将来自所述参考电压端的参考电压提供给所述第一节点和所述 信号输出端。

在一些实施例中，所述输入控制电路包括：第一晶体管，具有连接到所述信号输入端的栅极和第一电极、以及连接到所述第一节点的第二电极；以及第二晶体管，具有连接到所述信号输入端的栅极、连接到所述参考电压端的第一电极、以及连接到所述第一节点的第二电极。

在一些实施例中，所述输出控制电路包括：第三晶体管，具有连接到所述第一节点的栅极、连接到所述第一时钟信号端的第一电极、以及连接到所述信号输出端的第二电极；以及电容，连接于所述第一节点与所述信号输出端之间。

在一些实施例中，所述复位电路包括：第四晶体管，具有连接到所述复位信号端的栅极、连接到所述参考电压端的第一电极、以及连接到所述第一节点的第二电极；以及第五晶体管，具有连接到所述复位信号端的栅极、连接到所述参考电压端的第一电极、以及连接到所述信号输出端的第二电极。

在一些实施例中，所述移位寄存器电路还包括连接到第二时钟信号端、所述参考电压端、所述第一节点和第二节点的下拉控制电路。所述下拉控制电路被配置成响应于所述第一节点处于所述第一电位而将来自所述参考电压端的所述参考电压提供给所述第二节点，并且响应于所述第二节点被提供来自所述第二时钟信号端的具有有效电位的时钟信号而将来自所述参考电压端的所述参考电压提供给所述第一节点。

在一些实施例中，所述下拉控制电路包括：第六晶体管，具有连接到所述第二时钟信号端的栅极和第一电极、以及连接到第三节点的第二电极；第七晶体管，具有连接到所述第三节点的栅极、连接到所述第二时钟信号端的第一电极、以及连接到所述第二节点的第二电极；第八晶体管，具有连接到所述第一节点的栅极、连接到所述参考电压端的第一电极、以及连接到所述第三节点的第二电极；第九晶体管，具有连接到所述第一节点的栅极、连接到所述参考电压端的第一电极、以及连接到所述第二节点的第二电极；以及第十晶体管，具有连接到所述第二节点的栅极、连接到所述参考电压端的第一电极、以及连接到所述第一节点的第二电极。

在一些实施例中，所述移位寄存器电路还包括连接到所述第二节点、所述参考电压端和所述信号输出端的第一下拉电路。所述第一下拉电路被配置成响应于所述第二节点被提供来自所述第二时钟信号端的具有所述有效电位的所述时钟信号而将来自所述参考电压端的所述参考电压提供给所述信号输出端。

在一些实施例中，所述第一下拉电路包括第十一晶体管，其具有连接到所述第二节点的栅极、连接到所述参考电压端的第一电极、以及连接到所述信号输出端的第二电极。

在一些实施例中，所述移位寄存器电路还包括连接到所述第二时钟信号端、所述参考电压端和所述信号输出端的第二下拉电路。所述第二下拉电路被配置成响应于来自所述第二时钟信号端的具有所述有效电位的所述第二时钟信号而将来自所述参考电压端的所述参考电压提供给所述信号输出端。

在一些实施例中，所述第二下拉电路包括第十二晶体管，其具有连接到所述第二时钟信号端的栅极、连接到所述参考电压端的第一电极、以及连接到所述信号输出端的第二电极。

根据本公开的另一方面，提供了一种栅极驱动电路，包括级联的多个如上所述的移位寄存器电路。除首级移位寄存器电路和末级移位寄存器电路之外，所述移位寄存器电路中的每一个的信号输出端连接到下一级移位寄存器电路的信号输入端和上一级移位寄存器电路的复位信号端两者。首级移位寄存器电路的信号输出端连接到第二级移位寄存器电路的信号输入端。末级移位寄存器电路的信号输出端连接到上一级移位寄存器电路的复位信号端。

根据本公开的又另一方面，提供了一种显示装置，包括如上所述的栅极驱动电路。

根据本公开的再另一方面，提供了一种驱动如上所述的移位寄存器电路的方法。所述方法包括：在第一时间段，响应于来自所述信号输入端的所述有效脉冲信号而将所述第一节点设定处于第一电位；在第二时间段，响应于所述第一节点处于所述第一电位而将来自所述第一时钟信号端的所述时钟信号提供给所述信号输出端；以及在第三时间段，响应于来自所述复位信号端的所述复位信号而将来自所述参考电压端的所述参考电压提供给所述第一节点和所述信号输出端。

在一些实施例中，所述方法还包括：在第一时间段和第二时间段，响应于所述第一节点处于所述第一电位而将来自所述参考电压端的所述参考电压提供给第二节点；以及在第三时间段，响应于所述第二节点被提供来自第二时钟信号端的具有有效电位的时钟信号而将来自所述参考电压端的所述参考电压提供给所述第一节点。

在一些实施例中，所述方法还包括：在第三时间段，响应于所述第二节点被提供来自所述第二时钟信号端的具有所述有效电位的所述时钟信号而将来自所述参考电压端的所述参考电压提供给所述信号输出端，并且响应于来自所述第二时钟信号端的具有所述有效电位的第二时钟信号而将来自所述参考电压端的所述参考电压提供给所述信号输出端。

根据在下文中所描述的实施例，本公开的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。

在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被公开，在附图中：

图1为根据本公开实施例的一种移位寄存器电路的框图；

图2为图1所示的移位寄存器电路的示例性电路图；

图3为根据本公开实施例的一种移位寄存器电路的框图；

图4为图3所示的移位寄存器电路的示例性电路图；

图5为图4所示的移位寄存器电路的时序图；

图6为根据本公开实施例的一种栅极驱动电路的框图；并且

图7为根据本公开实施例的一种显示装置的框图。

将理解的是，尽管术语第一、第二、第三等等在本文中可以用来描述各种元件、部件和/或部分，但是这些元件、部件和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件或部分与另一个元件、部件或部分相区分。因此，下面讨论的第一元件、部件或部分可以被称为第二元件、部件或部分而不偏离本公开的教导。

本文中使用的术语仅出于描述特定实施例的目的并且不意图限制 本公开。如本文中使用的，单数形式“一个”、“一”和“该”意图也包括复数形式，除非上下文清楚地另有指示。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时指定所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。如本文中使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合。

将理解的是，当元件被称为“连接到另一个元件”或“耦合到另一个元件”时，其可以直接连接到另一个元件或直接耦合到另一个元件，或者可以存在中间元件或层。相反，当元件被称为“直接连接到另一个元件”或“直接耦合到另一个元件”时，没有中间元件或层存在。

除非另有定义，本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。

下面将结合附图对本公开的实施例进行详细地描述。

图1为根据本公开实施例的一种移位寄存器电路100的框图。参考图1，移位寄存器100包括输入控制电路110、输出控制电路120和复位电路130。

输入控制电路110连接到信号输入端IN、参考电压端VSS和第一节点N1。输入控制电路110被配置成响应于来自信号输入端IN的有效脉冲信号而将第一节点N1设定处于第一电位。如本文所使用的有效脉冲信号是指具有这样的电位以使得输入控制电路110能够工作的信号。

输出控制电路120连接到第一节点N1、第一时钟信号端CLK1和信号输出端G[N]。输出控制电路120被配置成响应于第一节点N1处于所述第一电位而将来自第一时钟信号端CLK1的时钟信号提供给信号输出端G[N]。如下面将描述的，所述第一电位小于所述有效脉冲信 号的电位，且大于或等于用于维持输出控制电路120工作的电位。

复位电路130连接到复位信号端RST、参考电压端VSS、第一节点N1和信号输出端G[N]。复位电路130被配置成响应于来自复位信号端RST的复位信号而将来自参考电压端VSS的参考电压提供给第一节点N1和信号输出端G[N]。

在该实施例中，当移位寄存器电路100在操作中时，内部节点N1的电位被调整为小于有效脉冲信号的电位的第一电位。因此，在操作中内部节点N1的电位被降低。这可以是有利的，因为可以避免由于移位寄存器电路的内部节点处于高电位而引入的各种问题，诸如与该内部节点相连的晶体管的阈值电压的漂移、该移位寄存器电路产生的栅极扫描信号的不稳定性等。

图2为图1所示的移位寄存器电路100的示例性电路图。

输入控制电路110包括第一晶体管M1和第二晶体管M2。第一晶体管M1具有连接到信号输入端IN相连的栅极和第一电极、以及连接到第一节点N1的第二电极。第二晶体管M2具有连接到信号输入端IN的栅极、连接到参考电压端VSS的第一电极、以及连接到第一节点N1的第二电极。在操作中，导通的第一和第二晶体管M1、M2产生电阻分压效应，使得第一节点N1处的电位被拉低至第一电位(记作Vp)，其小于来自信号输入端IN的有效脉冲信号的电位Vh，即，Vh＞Vp。

输出控制单路120包括第三晶体管M3和电容C。第三晶体管M3具有连接到第一节点N1的栅极、连接到第一时钟信号端CLK1的第一电极、以及连接到信号输出端G[N]的第二电极。电容C连接于第一节点N1与信号输出端G[N]之间。由于输出控制电路120(在该示例中，第三晶体管M3)的操作由第一节点N1处的电位控制，因此为了允许输出控制电路20的正常工作，第一电位Vp应当大于或等于用于维持输出控制电路20(第三晶体管M3)工作的电位Vo，即Vp≥Vo。在操作中，当第一节点N1处于第一电位Vp时，第三晶体管M3将来自第一时钟信号端CLK1的时钟信号传送至信号输出端G[N]，并且电容C由跨第一节点N1与信号输出端G[N]的电压充电。

复位电路130包括第四晶体管M4与第五晶体管M5。第四晶体管M4具有连接到复位信号端RST的栅极、连接到参考电压端VSS的第一电极、以及连接到第一节点N1的第二电极。第五晶体管M5具有连 接到复位信号端RST的栅极、连接到参考电压端VSS的第一电极、以及连接到信号输出端G[N]的第二电极。在操作中，第四晶体管M4响应于来自复位信号端RST的复位信号将来自参考电压端VSS的参考电压传送至第一节点N1，并且第五晶体管M5响应于来自复位信号端RST的复位信号将来自参考电压端VSS的参考电压传送至信号输出端G[N]。

图3为根据本公开实施例的一种移位寄存器电路100A的框图。参考图3，与图1所示的移位寄存器100相比，移位寄存器100A还包括下拉控制电路140、第一下拉电路150和第二下拉电路160。输入控制电路110、输出控制电路120和复位电路130的配置与上面关于图1描述的那些类似，并且因此在此不再重复。

下拉控制电路140连接到第二时钟信号端CLK2、参考电压端VSS、第一节点N1和第二节点N2。下拉控制电路140被配置成响应于第一节点N1处于第一电位Vp而将来自参考电压端VSS的参考电压提供给第二节点N2。下拉控制电路140还被配置成响应于第二节点N2被提供来自第二时钟信号端CLK2的具有有效电位的时钟信号电位而将来自参考电压端VSS的参考电压提供给第一节点N1。如本文所使用的有效电位是指使得下拉控制电路140能够工作的电位。

第一下拉电路150连接到第二节点N2、参考电压端VSS和信号输出端G[N]。第一下拉电路150被配置成响应于第二节点N2被提供来自第二时钟信号端CLK2的具有有效电位的时钟信号而将来自参考电压端VSS的参考电压提供给信号输出端G[N]。借助于第一下拉电路150，信号输出端G[N]输出的信号可以被保持处于稳定的参考电压，从而提高输出信号的稳定性。

第二下拉电路160连接到第二时钟信号端CLK2、参考电压端VSS和信号输出端G[N]。第二下拉电路160被配置成响应于来自第二时钟信号端CLK2的具有有效电位的第二时钟信号而将来自参考电压端VSS的参考电压提供给信号输出端G[N]。借助于第二下拉电路160，信号输出端G[N]输出的信号可以被保持处于稳定的参考电压，从而提高输出信号的稳定性。

图4为图3所示的移位寄存器电路100A的示例性电路图。

输入控制电路110、输出控制电路120和复位电路130的配置与上面关于图2描述的那些类似，并且因此在此不再重复。

下拉控制电路140包括第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、以及第十晶体管M10。第六晶体管M6具有连接到第二时钟信号端CLK2的栅极和第一电极、以及连接到第三节点N3的第二电极。第七晶体管M7具有连接到第三节点N3的栅极、连接到第二时钟信号端CLK2的第一电极、以及连接到第二节点N2的第二电极。第八晶体管M8具有连接到第一节点N1的栅极、连接到参考电压端VSS的第一电极、以及连接到第三节点N3的第二电极。第九晶体管M9具有连接到第一节点N1的栅极、连接到参考电压端VSS的第一电极、以及连接到第二节点N2的第二电极。第十晶体管M10具有连接到第二节点N2的栅极、连接到参考电压端VSS的第一电极、以及连接到第一节点N1的第二电极。在操作中，第六晶体管M6响应于来自第二时钟信号端CLK2的具有有效电位的时钟信号而将来自第二时钟信号端CLK2的时钟信号传送至第三节点N3，第七晶体管M7响应于第三节点N3被提供来自第二时钟信号端CLK2的具有有效电位的时钟信号而将来自第二时钟信号端CLK2的时钟信号传送至第二节点N2，第八晶体管M8响应于第一节点N1处于第一电位Vp而将来自参考电压端VSS的参考电压传送至第三节点N3，第九晶体管M9响应于第一节点N1处于第一电位Vp而将来自参考电压端VSS的参考电压传送至第二节点N2，第十晶体管M10响应于第二节点N2被提供来自第二时钟信号端CLK2的具有有效电位的时钟信号而将来自参考电压端VSS的参考电压传送至第一节点N1。

第一下拉电路150包括第十一晶体管M11。第十一晶体管M11的栅极与第二节点N2相连，第一电极与参考电压端VSS相连，第二电极与信号输出端G[N]相连。具体地，第十一晶体管M11在第二节点N2为第二时钟信号端CLK2的时钟信号电位时，将参考电压端VSS的参考电压提供给信号输出端G[N]。

第二下拉电路160包括第十二晶体管M12。第十二晶体管M12具有连接到第二时钟信号端CLK2的栅极、连接到参考电压端VSS的第一电极、以及连接到信号输出端G[N]的第二电极。在操作中，第十二晶体管M12响应于来自第二时钟信号端CLK2的具有有效电位的时钟信号而将来自参考电压端VSS的参考电压提供给信号输出端G[N]。

图5为图4所示的移位寄存器电路的时序图。结合图4和5描述 该移位寄存器电路的操作。在下面的描述中，以1表示高电平，并且以0表示低电平。

在T1阶段，IN＝1，CLK1＝0，CLK2＝1，RST＝0。由于信号输入端IN被提供有效脉冲信号Vh，所以第一晶体管M1和第二晶体管M2打开。由于第一晶体管M1和第二晶体管M2的电阻分压效应，第一节点N1处的电位被设定为第一电位Vp。如上面讨论的，第一电位Vp大于或等于用于维持输出控制电路20工作的电位Vo，且小于有效脉冲信号的电位Vh，即，Vh＞Vp≥Vo。由于第一节点N1处于第一电位Vp，第九晶体管M9打开，并且将来自参考电压端VSS的参考电压传送至第二节点N2。

在T2阶段，IN＝0，CLK1＝1，CLK2＝0，RST＝0。因第一节点N1处于第一电位Vp，所以第三晶体管M3打开，并且将来自第一时钟信号端CLK1的时钟信号(在该示例中，高电平信号Vh)提供给信号输出端G[N]，使得信号输出端G[N]输出高电平信号Vh。同时，因电容C的自举作用，第一节点N1处的电位被拉高至Vp+Vh。由于第一节点N1处于第一电位Vp+Vh，第九晶体管M9打开并且将来自参考电压端VSS的参考电压传送至第二节点N2。与其中内部节点处的电位可以为输出高电平的两倍(例如，2Vh)的现有技术相比，第一节点N1处的电位Vp+Vh现在小于2Vh。因此，在根据本公开的实施例的移位寄存器电路中，内部节点处的电位降低了。

在T3阶段，IN＝0，CLK1＝0，CLK2＝1，RST＝1。由于RST＝1，第四晶体管M4和第五晶体管M5打开，并且将来自参考电压端VSS的参考电压(其在该示例中具有低电平)分别提供给第一节点N1和信号输出端G[N]，使得第一节点N1处的电位被拉低至低电平，并且信号输出端G[N]输出低电平信号。由于CLK2＝1，第六晶体管M6打开，并且将来自第二时钟信号端CLK2的高电平信号提供给第三节点N3，使得第七晶体管M7打开，并且第二节点N2处的电位被拉高。第十晶体管M10和第十一晶体管M11于是被打开，并且将来自参考电压端VSS的参考电压分别提供给第一节点N1和信号输出端G[N]，保证第一节点N1处于低电平并且信号输出端G[N]输出低电平信号。另外，由于CLK2＝1，第十二晶体管M12打开，并且将来自参考电压端VSS的参考电压提供给信号输出端G[N]。

阶段T1-T3作为整体可以以一定的间隔重复，使得该移位寄存器电路经由信号输出端G[N]以该间隔输出栅极扫描信号。

在上面的实施例中，各晶体管被图示为N型晶体管，尽管P型晶体管是可能的。在P型晶体管的情况下，栅极开启电压具有低电平，并且栅极关闭电压具有高电平。在各实施例中，各晶体管可以典型地是薄膜晶体管，其被制作使得它们的第一电极和第二电极可互换地使用。还设想了其他实施例。

图6为根据本公开实施例的一种栅极驱动电路600的框图。参考图6，栅极驱动电路600包括级联的多个移位寄存器电路(SRC)。这些移位寄存器电路一起形成移位寄存器，其可操作为栅极驱动电路。

为了方便说明，图6中仅示出了五个移位寄存器，分别为第N-2级SRC、第N-1级SRC、第N级SRC、第N+1级SRC和第N+2级SRC。这些移位寄存器电路中的每一个可以是上面参考图1-4所述的移位寄存器电路100或100A。

如图6所示，除首级移位寄存器电路和末级移位寄存器电路之外，各移位寄存器电路中的每一个的信号输出端连接到下一级移位寄存器的信号输入端和上一级移位寄存器的复位信号端。在该示例中，第N级移位寄存器电路的信号输出端G[N]不仅向第N+1级移位寄存器电路的信号输入端IN输入有效脉冲信号，还向第N-1级移位寄存器的复位信号端RST输入复位信号。另外，首级移位寄存器的信号输出端连接到第二级移位寄存器的输入端，并且末级移位寄存器的信号输出端连接到上一级移位寄存器的复位信号端。

图7是根据本公开实施例的显示装置700的框图。参考图7，显示装置700包括显示面板710、时序控制器720、栅极驱动电路730和数据驱动电路740。栅极驱动电路730可以是上面关于图6所述的栅极驱动电路600。

显示面板710连接至多个栅极线GL和多个数据线DL。显示面板710基于输出图像数据RGBD’显示具有多个灰度的图像。栅极线GL可在第一方向D1延伸，并且数据线DL可在与第一方向D1交叉(例如，基本垂直)的第二方向D2延伸。显示面板710可包括以矩阵形式排列的多个像素(未示出)。每个像素可电连接至栅极线GL的对应一个栅极线和数据线DL的对应一个数据线。显示面板710可以是液晶显示面 板、有机发光二极管(OLED)显示面板或其他合适类型的显示面板。

时序控制器720控制显示面板710、栅极驱动电路730和数据驱动电路740的操作。时序控制器720从外部设备(例如，主机)接收输入图像数据RGBD和输入控制信号CONT。输入图像数据RGBD可包括用于多个像素的多个输入像素数据。每个输入像素数据可包括用于多个像素中的对应一个的红色灰度数据R、绿色灰度数据G和蓝色灰度数据B。输入控制信号CONT可包括主时钟信号、数据使能信号、垂直同步信号、水平同步信号等。时序控制器720基于输入图像数据RGBD和输入控制信号CONT生成输出图像数据RGBD’、第一控制信号CONT1和第二控制信号CONT2。

栅极驱动电路730从时序控制器720接收第一控制信号CONT1。栅极驱动电路730基于第一控制信号CONT1生成用于驱动栅极线GL的多个栅极信号。栅极驱动电路730可顺序地将多个栅极信号施加至栅极线GL。

数据驱动电路740从时序控制器720接收第二控制信号CONT2和输出图像数据RGBD’。数据驱动电路740基于第二控制信号CONT2和输出图像数据RGBD’(例如，数字图像数据)生成多个数据电压(例如，模拟数据电压)。数据驱动电路740可将多个数据电压施加至数据线DL。

在一些示例性实施例中，栅极驱动电路730和/或数据驱动电路740可被设置(例如，直接安装)在显示面板710上，或者可以借助例如带式载体封装(Tape Carrier Package，TCP)连接至显示面板710。在一些实施例中，栅极驱动电路730和/或数据驱动电路740可被集成在显示面板710中。

显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型落入本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。