



(12) 发明专利申请

(10) 申请公布号 CN 102148196 A

(43) 申请公布日 2011. 08. 10

(21) 申请号 201110020248. 0

G02F 1/1362(2006. 01)

(22) 申请日 2011. 01. 18

G02F 1/1368(2006. 01)

(66) 本国优先权数据

201010158983. 3 2010. 04. 26 CN

(71) 申请人 北京京东方光电科技有限公司

地址 100176 北京市经济技术开发区西环中  
路 8 号

(72) 发明人 宋泳锡 崔承镇 刘圣烈

(74) 专利代理机构 北京同立钧成知识产权代理  
有限公司 11205

代理人 刘芳

(51) Int. Cl.

H01L 21/77(2006. 01)

H01L 21/336(2006. 01)

H01L 27/12(2006. 01)


权利要求书 5 页 说明书 14 页 附图 15 页

(54) 发明名称

TFT-LCD 阵列基板及其制造方法

(57) 摘要

本发明公开了一种 TFT-LCD 阵列基板的制造方法，其包括：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT 沟道和半导体层的图形；沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，形成包括 PAD 区域数据线连接孔、栅线、栅电极以及公共电极线的图形；沉积第二透明导电薄膜，对既定区域进行构图，形成包括公共电极的图形。本发明通过四次构图工艺制造了 TFT-LCD 阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。



1. 一种 TFT-LCD 阵列基板的制造方法, 其特征在于, 包括 :

步骤 1 : 在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜, 对既定区域进行构图, 形成包括源电极、漏电极、数据线和像素电极的图形;

步骤 2 : 沉积半导体薄膜, 对既定区域进行构图, 形成包括掺杂半导体层、TFT 沟道和半导体层的图形;

步骤 3 : 沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图, 形成包括 PAD 区域数据线连接孔、栅线、栅电极以及公共电极线的图形;

步骤 4 : 沉积第二透明导电薄膜, 对既定区域进行构图, 形成包括公共电极的图形。

2. 根据权利要求 1 所述的 TFT-LCD 阵列基板的制造方法, 其特征在于, 所述步骤 1 具体包括 :

步骤 11 : 在所述透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜;

步骤 12 : 在掺杂半导体薄膜上涂敷光刻胶, 通过预制的掩膜板对所述光刻胶进行曝光及显影处理, 使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域, 其中所述不曝光区域对应阵列基板的数据线、源电极及漏电极的区域, 所述部分曝光区域对应所述阵列基板的像素电极的区域, 所述完全曝光区域对应所述阵列基板的其余区域;

步骤 13 : 进行刻蚀工艺, 去掉所述完全曝光区域的掺杂半导体薄膜、第一金属薄膜和第一透明导电薄膜, 形成包括数据线及像素电极的图形;

步骤 14 : 对所述光刻胶进行灰化工艺, 暴露出所述部分曝光区域的掺杂半导体薄膜;

步骤 15 : 进行刻蚀工艺, 去掉所述部分曝光区域的掺杂半导体薄膜和第一金属薄膜, 形成包括源电极及漏电极的图形;

步骤 16 : 剥离剩余光刻胶。

3. 根据权利要求 1 所述的 TFT-LCD 阵列基板的制造方法, 其特征在于, 所述步骤 2 具体包括 :

步骤 21 : 在通过步骤 1 得到的结构上, 沉积半导体薄膜;

步骤 22 : 在所述半导体薄膜上涂覆光刻胶, 通过预制的掩膜板对所述光刻胶进行曝光和显影处理, 使得所述光刻胶包括完全曝光区域及不曝光区域, 其中所述不曝光区域对应所述阵列基板的半导体层的区域, 所述完全曝光区域对应其余区域;

步骤 23 : 进行刻蚀工艺, 去掉所述完全曝光区域的半导体薄膜;

步骤 24 : 剥离剩余光刻胶。

4. 根据权利要求 1 所述的 TFT-LCD 阵列基板的制造方法, 其特征在于, 所述步骤 3 具体包括 :

步骤 31 : 在通过步骤 2 得到的结构上, 沉积绝缘薄膜和第二金属薄膜;

步骤 32 : 在所述第二金属薄膜上涂覆光刻胶, 通过预制的掩膜板对光刻胶进行曝光和显影处理, 使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域, 其中所述不曝光区域对应阵列基板的栅电极、栅线及公共电极线的区域, 所述完全曝光区域对应所述阵列基板的 PAD 区域的数据线的区域, 所述部分曝光区域对应所述阵列基板的其余区域;

步骤 33 : 进行刻蚀工艺, 去掉完全曝光区域的第二金属薄膜和绝缘薄膜进行刻蚀, 形成包括 PAD 区域数据线连接孔及栅绝缘层的图形;

步骤 34 :对光刻胶进行灰化工艺,暴露出所述部分曝光区域的所述第二金属薄膜 ;

步骤 35 :进行刻蚀工艺,去掉所述部分曝光区域的第二金属薄膜,形成包括公共电极线、栅电极及栅线的图形 ;

步骤 36 :剥离剩余光刻胶。

5. 根据权利要求 1 所述的 TFT-LCD 阵列基板的制造方法,其特征在于,所述步骤 4 具体包括 :

步骤 41 :在通过步骤 3 得到的结构上,沉积第二透明导电薄膜 ;

步骤 42 :在所述第二透明导电薄膜上涂覆光刻胶,通过预制的掩膜板对光刻胶进行了曝光和显影处理,使得所述光刻胶包括完全曝光区域及不曝光区域,其中所述不曝光区域对应所述阵列基板的公共电极、PAD 区域的数据线以及 PAD 区域的栅线的区域,所述完全曝光区域对应其余区域 ;

步骤 43 :进行刻蚀工艺,去掉所述完全曝光区域的所述第二透明导电薄膜,形成包括公共电极的图形 ;

步骤 44 :剥离剩余光刻胶。

6. 一种 TFT-LCD 阵列基板的制造方法,其特征在于,包括 :

步骤 1 :在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜,对既定区域进行构图,形成包括源电极、漏电极、数据线和像素电极的图形 ;

步骤 2 :沉积半导体薄膜,对既定区域进行构图,形成包括掺杂半导体层、TFT 沟道和半导体层的图形 ;

步骤 3' :沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图,,然后沉积第二透明导电薄膜,进行离地剥离工艺及刻蚀工艺,形成 PAD 区域数据线连接孔、栅线、栅电极以及公共电极线的图形。

7. 根据权利要求 6 所述的 TFT-LCD 阵列基板的制造方法,其特征在于,所述步骤 1 具体包括 :

步骤 11 :在所述透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜 ;

步骤 12 :在掺杂半导体薄膜上涂敷光刻胶,通过预制的掩膜板对所述光刻胶进行曝光及显影处理,使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域,其中所述不曝光区域对应阵列基板的数据线、源电极及漏电极的区域,所述部分曝光区域对应所述阵列基板的像素电极的区域,所述完全曝光区域对应所述阵列基板的其余区域 ;

步骤 13 :进行刻蚀工艺,去掉所述完全曝光区域的掺杂半导体薄膜、第一金属薄膜和透明导电薄膜,形成包括数据线及像素电极的图形 ;

步骤 14 :对所述光刻胶进行灰化工艺,暴露出所述部分曝光区域的掺杂半导体薄膜 ;

步骤 15 :进行刻蚀工艺,去掉所述部分曝光区域的掺杂半导体薄膜和第一金属薄膜,形成包括源电极及漏电极的图形 ;

步骤 16 :剥离剩余光刻胶。

8. 根据权利要求 6 所述的 TFT-LCD 阵列基板的制造方法,其特征在于,所述步骤 2 具体包括 :

步骤 21 :在通过步骤 1 得到的结构上,沉积半导体薄膜 ;

步骤 22 :在所述半导体薄膜上涂覆光刻胶,通过预制的掩膜板对所述光刻胶进行曝光和显影处理,使得所述光刻胶包括完全曝光区域及不曝光区域,其中所述不曝光区域对应所述阵列基板的半导体层的区域,所述完全曝光区域对应其余区域;

步骤 23 :进行刻蚀工艺,去掉所述完全曝光区域的半导体薄膜,形成了 TFT 沟道、半导体层和掺杂半导体层;

步骤 24 :剥离剩余光刻胶。

9. 根据权利要求 6 所述的 TFT-LCD 阵列基板的制造方法,其特征在于,所述步骤 3' 具体包括:

步骤 31' :在通过步骤 20 得到的结构上依次沉积绝缘薄膜及第二金属薄膜;

步骤 32' :在所述第二金属薄膜上涂敷光刻胶,通过预制的掩膜板对所述光刻胶进行曝光及显影处理,使得所述光刻胶包括不曝光区域、大部分曝光区域、小部分曝光区域及完全曝光区域,其中所述完全曝光区域对应阵列基板的 PAD 区域的数据线的区域,所述大部分曝光区域对应所述阵列基板的公共电极的区域,所述小部分曝光区域对应所述阵列基板的栅线、栅电极的区域,所述不曝光区域对应所述阵列基板的其余区域;

步骤 33' :进行刻蚀工艺,去掉所述完全曝光区域的绝缘薄膜及第二金属薄膜,形成包括 PAD 区域数据线连接孔及栅绝缘层的图形;

步骤 34' :对所述光刻胶进行灰化工艺,暴露出所述大部分曝光区域的第二金属薄膜;

步骤 35' :进行刻蚀工艺,去掉所述小部分曝光区域的第二金属薄膜;

步骤 36' :对步骤 35' 的所述光刻胶进行灰化工艺,暴露出所述小部分曝光区域的第二金属薄膜;

步骤 37' :沉积第二透明导电薄膜;

步骤 38' :进行离地剥离工艺,去掉所述不曝光区域的光刻胶及沉积在所述光刻胶上的所述第二透明导电薄膜,形成包括公共电极的图形;

步骤 39' :进行刻蚀工艺,去掉所述不曝光区域的第二金属薄膜,形成包括栅线及栅电极的图形。

10. 一种 TFT-LCD 阵列基板的制造方法,其特征在于,包括:

步骤 100 :在透明基板上依次沉积半导体薄膜及掺杂半导体薄膜,或绝缘薄膜、半导体薄膜及掺杂半导体薄膜,对既定区域进行构图,形成包括半导体层的图形;

步骤 200 :沉积第一透明导电薄膜及第一金属薄膜,对既定区域进行构图,形成包括源电极、漏电极、掺杂半导体层、TFT 沟道、数据线和像素电极的图形;

步骤 300 :沉积绝缘薄膜、对既定区域进行构图,形成包括 PAD 区域数据线连接孔的图形;

步骤 400、沉积第二透明导电薄膜及第二金属薄膜,对既定区域进行构图,形成包括栅线、栅电极和公共电极的图形。

11. 根据权利要求 10 所述的 TFT-LCD 阵列基板的制造方法,其特征在于,所述步骤 100 具体包括:

步骤 1100 :在所述透明基板上依次沉积半导体薄膜及掺杂半导体薄膜,或沉积绝缘薄膜、半导体薄膜及掺杂半导体薄膜;

步骤 1200 :在掺杂半导体薄膜上涂敷光刻胶,通过预制的掩膜板对所述光刻胶进行曝

光及显影处理,使得所述光刻胶包括不曝光区域完全曝光区域,其中所述不曝光区域对应阵列基板的半导体层的区域,所述完全曝光区域对应所述阵列基板的其余区域;

步骤 1300 :进行刻蚀工艺,去掉所述完全曝光区域的掺杂半导体薄膜和半导体薄膜,形成包括半导体层的图形;

步骤 1400 :剥离剩余光刻胶。

12. 根据权利要求 10 所述的 TFT-LCD 阵列基板的制造方法,其特征在于,所述步骤 200 具体包括:

步骤 2100 :在步骤 100 得到的结构上,依次沉积第一透明导电薄膜及第一金属薄膜;

步骤 2200 :在第一金属薄膜上涂敷光刻胶,通过预制的掩膜板对所述光刻胶进行曝光及显影处理,使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域,其中所述不曝光区域对应阵列基板的数据线、源电极及漏电极的区域,所述部分曝光区域对应所述阵列基板的像素电极的区域,所述完全曝光区域对应所述阵列基板的其余区域;

步骤 2300 :进行刻蚀工艺,去掉所述完全曝光区域的第一金属薄膜和第一透明导电薄膜,形成包括数据线及像素电极的图形;

步骤 2400 :对所述光刻胶进行灰化工艺,暴露出所述部分曝光区域的第一金属薄膜;

步骤 2500 :进行刻蚀工艺,去掉所述部分曝光区域的第一金属薄膜和掺杂半导体薄膜,形成包括 TFT 沟道、源电极及漏电极的图形;

步骤 2600 :剥离剩余光刻胶。

13. 根据权利要求 10 所述的 TFT-LCD 阵列基板的制造方法,其特征在于,所述步骤 300 具体包括:

步骤 3100 :在步骤 200 得到的结构上,沉积绝缘薄膜;

步骤 3200 :在所述绝缘薄膜上涂敷光刻胶,通过预制的掩膜板对所述光刻胶进行曝光及显影处理,使得所述光刻胶包括不曝光区域完全曝光区域,其中所述完全曝光区域对应阵列基板的 PAD 区域的数据线的区域,所述不曝光区域对应所述阵列基板的其余区域;

步骤 3300 :进行刻蚀工艺,去掉所述完全曝光区域的绝缘薄膜,形成包括栅绝缘层的图形;

步骤 3400 :剥离剩余光刻胶。

14. 根据权利要求 10 所述的 TFT-LCD 阵列基板的制造方法,其特征在于,所述步骤 400 具体包括:

步骤 4100 :在通过步骤 300 得到的结构上,沉积第二透明导电薄膜和第二金属薄膜;

步骤 4200 :在所述第二金属薄膜上涂覆光刻胶,通过预制的掩膜板对光刻胶进行曝光和显影处理,使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域,其中所述不曝光区域对应阵列基板的栅电极、栅线、公共电极线及 PAD 区域的数据线的区域,所述部分曝光区域对应所述阵列基板的公共电极的区域,所述完全曝光区域对应所述阵列基板的其余区域;

步骤 4300 :进行刻蚀工艺,去掉完全曝光区域的第二金属薄膜和第二透明导电薄膜,形成包括栅线、栅电极、公共电极线及公共电极的图形;

步骤 4400 :对光刻胶进行灰化工艺,暴露出所述部分曝光区域的所述第二金属薄膜;

步骤 4500 :进行刻蚀工艺,去掉所述部分曝光区域的第二金属薄膜,暴露出公共电极;

步骤 4600 :剥离剩余光刻胶。

15. 一种 TFT-LCD 阵列基板,包括限定了像素区域的栅线和数据线,所述像素区域内形成有薄膜晶体管以及公共电极和像素电极,其特征在于:所述像素电极上方对应区域部分形成有所述公共电极;所述薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极;其中所述漏电极与像素电极的上表面接触,所述绝缘层同时设置于所述像素电极和公共电极之间。

16. 一种 TFT-LCD 阵列基板,包括限定了像素区域的栅线和数据线,所述像素区域内形成有薄膜晶体管以及公共电极和像素电极,其特征在于:所述像素电极上方对应区域部分形成有所述公共电极;所述薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极;其中所述漏电极与像素电极的上表面接触,所述绝缘层同时设置于所述像素电极和公共电极之间,所述公共电极和栅极在一次构图工艺中形成,所述栅极的上方留有第二透明导电薄膜,所述公共电极下方留有第二金属薄膜。

17. 一种 TFT-LCD 阵列基板,包括限定了像素区域的栅线和数据线,所述像素区域内形成有薄膜晶体管以及公共电极和像素电极,其特征在于:所述像素电极上方对应区域部分形成有所述公共电极;所述薄膜晶体管的结构从下往上依次为半导体层、掺杂半导体层、源漏电极、绝缘层和栅电极;其中所述漏电极与像素电极的上表面接触,所述绝缘层同时设置于所述像素电极和公共电极之间。

## TFT-LCD 阵列基板及其制造方法

### 技术领域

[0001] 本发明涉及液晶显示技术，尤其涉及一种 TFT-LCD 阵列基板及其制造方法。

### 背景技术

[0002] 薄膜晶体管液晶显示装置 (Thin Film Transistor Liquid Crystal Display, 简称 TFT-LCD) 是一种主要的平板显示装置 (Flat Panel Display, 简称为 FPD)。

[0003] 根据驱动液晶的电场方向，TFT-LCD 分为垂直电场型和水平电场型。其中，垂直电场型 TFT-LCD 需要在阵列基板形成像素电极，在彩膜基板形成公共电极；然而水平电场型 TFT-LCD 需要在阵列基板同时形成像素电极和公共电极。因此，制作水平电场型 TFT-LCD 的阵列基板时，需要额外增加一次形成公共电极的掩模工艺。垂直电场型 TFT-LCD 包括：扭曲向列 (Twist Nematic, 简称为 TN) 型 TFT-LCD；水平电场型 TFT-LCD 包括：边缘场切换开关型 (Fringe Field Switching, 简称 FFS)、高级超维场开关型 (Advanced-Super Dimensional Switching ;简称 :AD-SDS) 和共平面切换 (In-Plane Switching, 简称为 IPS) 型 TFT-LCD。水平电场型 TFT-LCD，尤其是 FFS 或 AD-SDS 型 TFT-LCD 具有广视角、开口率高等优点，广泛应用于液晶显示器领域。AD-SDS 通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维空间复合电场，使液晶盒内像素电极间、电极正上方以及液晶盒上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高 TFT-LCD 画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹 (push Mura) 波纹等优点。

[0004] 图 1 为现有的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的平面示意图。如图 1 所示，阵列基板 (Array Substrate) 包括：栅线 1、数据线 2、薄膜晶体管 (Thin Firm Transistor, 简称为 TFT) 3、像素电极 4、公共电极 50 以及公共电极线 5。栅线 1 横向设置在透明基板上，数据线 2 纵向设置在透明基板之上，栅线 1 与数据线 2 的交叉处设置有 TFT3。TFT3 为有源开关元件。像素电极 4 为狭缝电极。公共电极 50 位于像素电极 4 的下方，且大部分重叠，公共电极 50 与像素电极形成用于驱动液晶的电场。公共电极线 5 与公共电极 50 连接。值得一提的是，图 1 中，附图标记“50”所指并非是长条状的狭缝，而是狭缝的下方的板状公共电极。

[0005] 图 2A-2C 为现有的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的剖面图。其中，图 2A 为图 1 的 A-A 向剖面图，示出了阵列基板像素部分的剖面结构。如图 2A 所示，阵列基板具体还包括：透明基板 11、公共电极 50、栅电极 12、栅绝缘层 13、半导体层 14、掺杂半导体层 15、源电极 16、漏电极 17、钝化层 18。栅电极 12 与栅线 1 一体成型，源电极 16 与数据线 2 一体成型，漏电极 17 与像素电极 4 一般通过钝化层过孔 180 (via hole) 连接。当栅线 1 中输入导通信号时，有源层 (半导体层 14 和掺杂半导体层 15) 导电，数据线 2 的数据信号可从源电极 16 经 TFT 沟道 (channel) 19 到达漏电极 17，最终输入至像素电极 4。像素电极 4 得到信号后与板状的公共电极 50 形成用于驱动液晶转动的电场。

[0006] 图 2B 为现有的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的 PAD 区域的数据线的剖面图；图 2C 为现有的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的 PAD 区域的栅线的剖面图。PAD 区域即为压接区域，是将栅线、数据线及公共电极线等信号线与外部的驱动电路板的引线压接的区域。PAD 区域位于阵列基板的 4 个边中的其中一个或相邻的两个边上。为了将引线和信号线电连接，PAD 区域的信号线上方必须没有绝缘层覆盖。从图 2B 及 2C 中可以看出，PAD 区域的数据线 2 和栅线 1 上方皆开设有连接孔 181、182，附图标记 700 所指的结构是通过刻蚀透明导电薄膜形成像素电极时同时形成的透明导电层，可导电，图 2B 中的附图标记 300 和 400 是刻蚀掺杂半导体薄膜和半导体薄膜时形成的结构，不影响数据线 2 的通信。如此可以将外部引线直接焊接在图 2B 及 2C 的透明导电层 700 上，实现阵列基板与驱动电路板的连接。同理，公共电极线上方也同样开设有连接孔，用于与外部的引线连接，其结构与图 2C 大体相同，图略。

[0007] 目前，FFS 或 AD-SDS 型 TFT-LCD 阵列基板是通过多次构图工艺形成结构图形来完成，每一次构图工艺中又分别包括掩膜曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀，所以构图工艺的次数可以衡量制造 TFT-LCD 阵列基板的繁简程度，减少构图工艺的次数就意味着制造成本的降低。现有技术的六次构图工艺包括：公共电极构图、栅线和栅电极构图、有源层构图、源电极 / 漏电极构图、过孔构图和像素电极构图。

[0008] 现有技术中公开有大量的，通过减少构图工艺次数来降低制造成本，并通过工艺的简化来提高生产效率的技术文献。其中，较为领先的技术为：通过五次构图工艺制造 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的方法。该方法包括：

[0009] 步骤 1、沉积第一透明导电薄膜，通过普通掩膜板 (mask) 形成板状的公共电极的图形；

[0010] 步骤 2、沉积第一金属薄膜，用普通掩膜板形成栅线、栅电极及公共电极线的图形；

[0011] 步骤 3、依次沉积第一绝缘薄膜、半导体薄膜、掺杂半导体薄膜和第二金属薄膜，用双调掩膜板 (dual tone mask) 形成有源层（半导体层和掺杂半导体层）、TFT 沟道、源电极、漏电极和数据线的图形；

[0012] 步骤 4、沉积第二绝缘薄膜，用第二双调掩膜板形成过孔的图形，在 PAD 区域的栅线区域、PAD 区域的数据线区域及 PAD 区域的公共电极线区域形成连接孔的图形；

[0013] 步骤 5、沉积第二透明导电薄膜，通过普通掩膜板 (mask) 形成具有狭缝的像素电极的图形。

[0014] 这种传统的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的制造方法存在如下缺陷：

[0015] 1、需要 5 次构图工艺，成本较高，市场竞争力低下；

[0016] 2、上述步骤 3 中，为了形成 TFT 沟道、源电极及漏电极，需要对整个基板进行两次刻蚀，一般采用湿法刻蚀进行，即将基板浸泡于刻蚀液中，去掉没有被光刻胶所覆盖且可被该刻蚀液侵蚀的部分。TFT 沟道被湿法刻蚀时，需要严格控制刻蚀参数，通常用控制刻蚀时间的方法进行。但是由于工艺误差存在，经常会发生 TFT 沟道被过度刻蚀 (Over Etch)。对于阵列基板具有重大意义的 TFT 沟道，这种过度刻蚀会产生不可忽视的缺陷，会引起 TFT 沟道变宽或直接破坏 TFT 沟道，对液晶显示器的整体性能及产品合格率产生极大的负面影响。

## 发明内容

[0017] 本发明提供一种 TFT-LCD 阵列基板的制造方法，通过四次构图工艺制造阵列基板，以实现降低成本的目的。

[0018] 本发明提供一种 TFT-LCD 阵列基板的制造方法，还解决了现有技术中，TFT 沟道过刻蚀问题。

[0019] 本发明提供一种 TFT-LCD 阵列基板的制造方法，通过三次构图工艺完成阵列基板的制造，更加节省了成本。

[0020] 本发明提供一种 TFT-LCD 阵列基板的制造方法，其包括：

[0021] 步骤 1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；

[0022] 步骤 2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT 沟道和半导体层的图形；

[0023] 步骤 3：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，形成包括 PAD 区域数据线连接孔、栅线、栅电极以及公共电极线的图形；

[0024] 步骤 4、沉积第二透明导电薄膜，对既定区域进行构图，形成包括公共电极的图形。

[0025] 本发明提供另一种 TFT-LCD 阵列基板的制造方法，其包括：

[0026] 步骤 1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；

[0027] 步骤 2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT 沟道和半导体层的图形；

[0028] 步骤 3'：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，然后沉积第二透明导电薄膜，进行离地剥离工艺及刻蚀工艺，形成 PAD 区域数据线连接孔、栅线、栅电极以及公共电极线的图形。

[0029] 本发明提供另一种 TFT-LCD 阵列基板的制造方法，其包括：

[0030] 步骤 100：在透明基板上依次沉积半导体薄膜及掺杂半导体薄膜，或绝缘薄膜、半导体薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括半导体层的图形；

[0031] 步骤 200：沉积第一透明导电薄膜及第一金属薄膜，对既定区域进行构图，形成包括源电极、漏电极、掺杂半导体层、TFT 沟道、数据线和像素电极的图形；

[0032] 步骤 300：沉积绝缘薄膜、对既定区域进行构图，形成包括 PAD 区域数据线连接孔的图形；

[0033] 步骤 400、沉积第二透明导电薄膜及第二金属薄膜，对既定区域进行构图，形成包括栅线、栅电极和公共电极的图形。

[0034] 本发明的 TFT-LCD 阵列基板的制造方法，通过四次构图工艺制造了 TFT-LCD 阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。

[0035] 本发明提供一种 TFT-LCD 阵列基板，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之

间。

[0036] 本发明提供另一种 TFT-LCD 阵列基板，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之间，公共电极和栅极在一次构图工艺中形成。

[0037] 本发明提供再一种 TFT-LCD 阵列基板，包括限定了像素区域的栅线和数据线，像素区域内形成有薄膜晶体管以及公共电极和像素电极，像素电极上方对应区域部分形成有公共电极；薄膜晶体管的结构从下往上依次为半导体层、掺杂半导体层、源漏电极、绝缘层和栅电极；其中漏电极与像素电极的上表面接触，绝缘层同时设置于像素电极和公共电极之间。

## 附图说明

[0038] 图 1 为现有的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的平面示意图；

[0039] 图 2A-2C 为现有的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的剖面图，其中，图 2A 为图 1 的 A-A 向剖面图，显示了像素区域的剖面图，图 2B 为现有的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的 PAD 区域的数据线的剖面图；图 2C 为现有的 FFS 或 AD-SDS 型 TFT-LCD 阵列基板的 PAD 区域的栅线的剖面图；

[0040] 图 3 为本发明 TFT-LCD 阵列基板的实施例 1 的流程图；

[0041] 图 4A- 图 4C 为在透明基板上沉积了第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜后的剖面图，其中图 3A 所示为像素区域的截面图，图 3B 所示为 PAD 区域的栅线的截面图，图 3C 所示为 PAD 区域的数据线的截面图；

[0042] 图 5A- 图 5C 为在图 4A- 图 4C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；

[0043] 图 6A- 图 6C 为对图 5A- 图 5C 的结构进行了刻蚀工艺后的剖面图；

[0044] 图 7A- 图 7C 为对图 6A- 图 6C 的光刻胶进行了灰化工艺后的剖面图；

[0045] 图 8A- 图 8C 为对图 7A- 图 7C 的结构进行了刻蚀工艺后的剖面图；

[0046] 图 9A- 图 9C 为剥离图 8A- 图 8C 的光刻胶后的剖面图；

[0047] 图 10A- 图 10C 为在图 9A- 图 9C 的结构上沉积了半导体薄膜后的剖面图；

[0048] 图 11A- 图 11C 为对图 10A- 图 10C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；

[0049] 图 12A- 图 12C 为对图 11A- 图 11C 的结构进行了刻蚀工艺后的剖面图；

[0050] 图 13A- 图 13C 为剥离图 12A- 图 12C 的光刻胶后的剖面图；

[0051] 图 14A- 图 14C 为对图 13A- 图 13C 的结构沉积了绝缘薄膜和第二金属薄膜后的剖面图；

[0052] 图 15A- 图 15C 为在图 14A- 图 14C 的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；

[0053] 图 16A- 图 16C 为在图 15A- 图 15C 的结构上进行了刻蚀工艺后的剖面图；

[0054] 图 17A- 图 17C 为对图 16A- 图 16C 的光刻胶进行了灰化工艺后的剖面图；

- [0055] 图 18A- 图 18C 对图 17A- 图 17C 的光刻胶进行了刻蚀工艺后的剖面图；
- [0056] 图 19A- 图 19C 为剥离图 18A- 图 18C 的光刻胶后的剖面图；
- [0057] 图 20A- 图 20C 为对图 19A- 图 19C 的结构上沉积了第二透明导电薄膜后的剖面图；
- [0058] 图 21A- 图 21C 为在图 20A- 图 20C 的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；
- [0059] 图 22A- 图 22C 为在图 21A- 图 21C 的结构进行了刻蚀工艺后的剖面图；
- [0060] 图 23A- 图 23C 为剥离图 22A- 图 22C 的光刻胶后的剖面图；
- [0061] 图 24 为本发明 TFT-LCD 阵列基板的制造方法的实施例 2 的流程图；
- [0062] 图 25A- 图 25C 为对图 13A- 图 13C 的结构上沉积了绝缘薄膜及第二金属薄膜后的剖面图；
- [0063] 图 26A- 图 26C 为在图 25A- 图 25C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
- [0064] 图 27A- 图 27C 为对图 26A- 图 26C 的结构进行了刻蚀工艺后的剖面图；
- [0065] 图 28A- 图 28C 为对图 27A- 图 27C 的光刻胶进行了灰化工艺后的剖面图；
- [0066] 图 29A- 图 29C 为对图 28A- 图 28C 的结构进行了刻蚀工艺后的剖面图；
- [0067] 图 30A- 图 30C 为对图 29A- 图 29C 的结构进行了灰化工艺后的剖面图；
- [0068] 图 31A- 图 31C 为在图 30A- 图 30C 的结构上沉积了第二透明导电薄膜后的剖面图；
- [0069] 图 32A- 图 32C 为在图 31A- 图 31C 的结构上进行了离地剥离工艺后的剖面图；
- [0070] 图 33A- 图 33C 为对图 32A- 图 32C 的结构进行了刻蚀工艺后的剖面图；
- [0071] 图 34 为本发明 TFT-LCD 阵列基板的制造方法的实施例 3 的流程图；
- [0072] 图 35A- 图 35C 为在透明基板上沉积了半导体薄膜及掺杂半导体薄膜后的剖面图，其中图 3A 所示为像素区域的截面图，图 3B 所示为 PAD 区域的栅线的截面图，图 3C 所示为 PAD 区域的数据线的截面图；
- [0073] 图 36A- 图 36C 为在图 35A- 图 35C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
- [0074] 图 37A- 图 37C 为对图 36A- 图 36C 的结构进行了刻蚀工艺后的剖面图；
- [0075] 图 38A- 图 38C 为剥离图 37A- 图 37C 的光刻胶后的剖面图；
- [0076] 图 39A- 图 39C 为在图 38A- 图 38C 的结构上沉积了第一透明导电薄膜及第一金属薄膜后的剖面图；
- [0077] 图 40A- 图 40C 为对图 39A- 图 39C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；
- [0078] 图 41A- 图 41C 为对图 40A- 图 40C 的结构进行了刻蚀工艺后的剖面图；
- [0079] 图 42A- 图 42C 为对图 41A- 图 41C 的光刻胶进行了灰化工艺后的剖面图；
- [0080] 图 43A- 图 43C 对图 42A- 图 42C 的第一金属薄膜进行了刻蚀工艺后的剖面图；
- [0081] 图 44A- 图 44C 对图 43A- 图 43C 的掺杂半导体薄膜进行了刻蚀工艺后的剖面图；
- [0082] 图 45A- 图 45C 为剥离图 44A- 图 44C 的光刻胶后的剖面图；
- [0083] 图 46A- 图 46C 为对图 45A- 图 45C 的结构上沉积了绝缘薄膜后的剖面图；

[0084] 图 47A- 图 47C 为在图 46A- 图 46C 的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；

[0085] 图 48A- 图 48C 为在图 47A- 图 47C 的结构进行了刻蚀工艺后的剖面图；

[0086] 图 49A- 图 49C 为剥离图 48A- 图 48C 的光刻胶后的剖面图；

[0087] 图 50A- 图 50C 为在图 49A- 图 49C 的结构上沉积了第二透明导电薄膜和第二金属薄膜后的剖面图；

[0088] 图 51A- 图 51C 为对图 50A- 图 50C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；

[0089] 图 52A- 图 52C 为对图 50A- 图 50C 的结构进行了刻蚀工艺后的剖面图；

[0090] 图 53A- 图 53C 为对图 52A- 图 52C 的光刻胶进行了灰化工艺后的剖面图；

[0091] 图 54A- 图 54C 对图 53A- 图 53C 的结构进行了刻蚀工艺后的剖面图；

[0092] 图 55A- 图 55C 为剥离图 54A- 图 54C 的光刻胶后的剖面图。

[0093] 附图标记：

- |        |                            |                                    |           |
|--------|----------------------------|------------------------------------|-----------|
| [0094] | 1- 栅线；                     | 2- 数据线；                            | 3-TFT；    |
| [0095] | 4- 像素电极；                   | 5- 公共电极线；                          | 11- 透明基板； |
| [0096] | 12- 栅电极层；                  | 13- 栅绝缘层；                          | 14- 半导体层； |
| [0097] | 15- 掺杂半导体层；                | 16- 源电极；                           | 17- 漏电极；  |
| [0098] | 18- 钝化层；                   | 19- 钝化层过孔；                         | 49- 狹缝；   |
| [0099] | 50- 公共电极；                  | 181-PAD 区域数据线连接孔； 182-PAD 区域栅线连接孔； |           |
| [0100] | 100- 第一透明导电薄膜；200- 第一金属薄膜； | 300- 半导体薄膜；                        |           |
| [0101] | 40- 掺杂半导体薄膜； 500- 绝缘薄膜；    | 600- 第二金属薄膜；                       |           |
| [0102] | 700- 第二透明导电薄膜；800- 绝缘薄膜。   |                                    |           |

## 具体实施方式

[0103] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例以 FFS 或 AD-SDS 型 TFT-LCD 阵列基板举例说明。

[0104] 实施例 1：

[0105] 图 3 为本发明 TFT-LCD 阵列基板的制造方法的实施例 1 的流程图。如图 3 所示，本发明 TFT-LCD 阵列基板的制造方法，包括：

[0106] 步骤 1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；

[0107] 步骤 2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT 沟道和半导体层的图形；

[0108] 步骤 3：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，形成包括 PAD 区域数据线连接孔、栅线、栅电极以及公共电极线的图形；

[0109] 步骤 4、沉积第二透明导电薄膜，对既定区域进行构图，形成包括公共电极的图形。

[0110] 本发明的 TFT-LCD 阵列基板的制造方法，通过四次构图工艺制造了 FFS 或 AD-SDS 型 TFT-LCD 阵列基板，相比现有技术，减少了工艺数，极大地节省了成本，提高了市场竞争力。

[0111] 下面结合图 4A- 图 23C 详细说明本发明 TFT-LCD 阵列基板实施例 1 的制造方法。

[0112] 首先根据图 4A- 图 9C 详细说明本发明 TFT-LCD 阵列基板的制造方法的实施例 1 的第一构图工艺。图 4A- 图 4C 为在透明基板上沉积了第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜后的剖面图，其中图 4A 所示为像素区域的截面图，图 4B 所示为 PAD 区域的栅线的截面图，图 4C 所示为 PAD 区域的数据线的截面图；图 5A- 图 5C 为在图 4A- 图 4C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图 6A- 图 6C 为对图 5A- 图 5C 的结构进行了刻蚀工艺后的剖面图；图 7A- 图 7C 为对图 6A- 图 6C 的光刻胶进行了灰化工艺后的剖面图；图 8A- 图 8C 为对图 7A- 图 7C 的结构进行了刻蚀工艺后的剖面图；图 9A- 图 9C 为剥离图 8A- 图 8C 的光刻胶后的剖面图。

[0113] 如图 4A- 图 9C 所示，本发明 TFT-LCD 阵列基板的制造方法的实施例 1 的第一构图工艺包括如下步骤：

[0114] 步骤 11：在所述透明基板 11 上依次沉积第一透明导电薄膜 100、第一金属薄膜 200 及掺杂半导体薄膜 400，如图 4A- 图 4C；具体为，采用等离子增强化学气相沉积 (PECVD)、磁控溅射、热蒸发或其它成膜方法，在透明基板 11（如玻璃基板或石英基板）上依次沉积第一透明导电薄膜 100、第一金属薄膜 200 及掺杂半导体薄膜 400；第一透明导电薄膜 100 可以为 ITO、IZO 等，第一金属薄膜 200 可以是钼、铝、铝钪合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜。

[0115] 步骤 12：在图 4A- 图 4C 的结构的掺杂半导体薄膜 400 上涂敷光刻胶 1000，通过预制的掩膜板对所述光刻胶进行曝光及显影处理。此步骤中采用的掩膜板为双色调掩膜板（例如半色调掩膜板或灰色调掩膜板），双色调掩膜板根据光的透过程度或强度，可分为完全漏光区域、部分漏光区域及不漏光区域。通过此掩膜板进行曝光处理后，光刻胶 100 形成不曝光区域、部分曝光区域及完全曝光区域，然后经显影处理，完全曝光区域的光刻胶被药剂洗去；部分曝光区域的光刻胶中，上层被曝光而洗去，留下下层光刻胶；不曝光区域保持不变。本步骤的光刻胶 1000 中，其不曝光区域对应阵列基板的数据线 2（参阅图 1）、源电极及漏电极的区域，所述部分曝光区域对应所述阵列基板的像素电极 4（参阅图 1）的区域，所述完全曝光区域对应所述阵列基板的其余区域，如图 5A- 图 5C。

[0116] 步骤 13：对图 5A- 图 5C 的结构进行刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜 400、第一金属薄膜 200 和第一透明导电薄膜 100，形成包括数据线 2 及像素电极 4 的图形。本步骤的刻蚀工艺，实际上包括三步刻蚀，第一步是采用掺杂半导体材料的刻蚀液，对掺杂半导体薄膜 400 进行刻蚀，第二步是采用金属材料刻蚀液（例如磷酸和硝酸的混合物）对第一金属薄膜 200 进行刻蚀，得到了数据线 2 的图形，第三步是用 ITO 或 IZO 的刻蚀液，去掉第一透明导电薄膜 100，形成了像素电极 4 的图形，如图 6A- 图 6C。实际生产中，刻蚀大面积图形采用湿法刻蚀，所谓湿法刻蚀是将被刻蚀物投入刻蚀液中，使得刻蚀液腐蚀掉暴露出的被刻蚀物。金属材料刻蚀液仅能刻蚀掉金属材料，即第一金属薄膜。被光刻胶覆盖的区域，也就是部分曝光区域及不曝光区域的薄膜，由于有光刻胶保护没有被腐蚀，仅

是完全曝光区域的薄膜，由于直接与刻蚀液接触被腐蚀掉，残留的薄膜形成所要的图形。

[0117] 步骤 14：对图 6A—图 6C 的光刻胶 100 进行灰化工艺，暴露出所述部分曝光区域的掺杂半导体薄膜 400，如图 7A—图 7C。灰化工艺的作用为去掉一定厚度的光刻胶。此步骤中，去掉的光刻胶厚度与步骤 12 中光刻胶部分曝光区域的厚度相同，即灰化工艺后，光刻胶仅在不曝光区域有保留，其他区域无光刻胶剩余。

[0118] 步骤 15：对图 7A—图 7C 的结构进行刻蚀工艺，去掉部分曝光区域的掺杂半导体薄膜 400 和第一金属薄膜 200，形成包括源电极 16 及漏电极 17 的图形，如图图 8A—图 8C。此步骤的刻蚀工艺包括两步刻蚀，先刻蚀掺杂半导体薄膜 400，然后刻蚀第一金属薄膜 200，形成了源电极 16 和漏电极 17，并且暴露出了像素电极 4。

[0119] 步骤 16：剥离图 8A—图 8C 中剩余光刻胶 1000，如图 9A—图 9C。

[0120] 下面根据图 10A—图 13C 详细说明本发明 TFT-LCD 阵列基板的制造方法实施例 1 的第二构图工艺。图 10A—图 10C 为在图 9A—图 9C 的结构上沉积了半导体薄膜后的剖面图；图 11A—图 11C 为对图 10A—图 10C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图 12A—图 12C 为对图 11A—图 11C 的结构进行了刻蚀工艺后的剖面图；图 13A—图 13C 为剥离图 12A—图 12C 的光刻胶后的剖面图。

[0121] 如图 10A—图 13C 所示，本发明 TFT-LCD 阵列基板的制造方法的实施例 1 的第二构图工艺包括如下步骤：

[0122] 步骤 21：在图 9A—图 9C 的结构上，沉积半导体薄膜 300，如图 10A—图 10C。

[0123] 步骤 22：在图 10A—图 10C 的半导体薄膜 300 上涂覆光刻胶 2000，通过预制的掩膜板对所述光刻胶进行曝光和显影处理，使得所述光刻胶 2000 包括完全曝光区域及不曝光区域，其中所述不曝光区域对应所述阵列基板的半导体层 14（参阅图 2）的区域，所述完全曝光区域对应其余区域，如图 11A—图 11C。本步骤采用的掩膜板为普通掩膜板，具有完全漏光的区域和不漏光的区域。

[0124] 步骤 23：对图 11A—图 11C 进行刻蚀工艺，去掉所述完全曝光区域的半导体薄膜 300，形成了半导体层 14 和掺杂半导体层 15，如图 12A—图 12C。本步骤中，TFT 沟道自然形成，无需刻蚀。因此，可以避免如现有技术中，刻蚀掺杂半导体薄膜形成 TFT 沟道时会产生过刻蚀的缺陷的问题。

[0125] 步骤 24：剥离图 12A—图 12C 剩余的光刻胶 2000，如图 13A—图 13C。

[0126] 下面根据图 14A—图 19C 详细说明本发明 TFT-LCD 阵列基板的制造方法的实施例 1 的第三构图工艺。图 14A—图 14C 为对图 13A—图 13C 的结构沉积了绝缘薄膜和第二金属薄膜后的剖面图；图 15A—图 15C 为在图 14A—图 14C 的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图；图 16A—图 16C 为在图 15A—图 15C 的结构上进行了刻蚀工艺后的剖面图；图 17A—图 17C 为对图 16A—图 16C 的光刻胶进行了灰化工艺后的剖面图；图 18A—图 18C 对图 17A—图 17C 的光刻胶进行了刻蚀工艺后的剖面图；图 19A—图 19C 为剥离图 18A—图 18C 的光刻胶后的剖面图。

[0127] 如图 14A—图 19C 所示，本发明 TFT-LCD 阵列基板的制造方法的实施例 1 的第三构图工艺包括如下步骤：

[0128] 步骤 31：在图 13A—图 13C 的结构上，沉积绝缘薄膜 500 和第二金属薄膜 600，如图 14A—图 14C；

[0129] 步骤 32 :在图 14A- 图 14C 中的第二金属薄膜上涂覆光刻胶 3000, 通过预制的掩膜板对光刻胶 300 进行曝光和显影处理, 使得所述光刻胶 300 包括不曝光区域、部分曝光区域及完全曝光区域, 其中所述不曝光区域对应阵列基板的栅电极 12、栅线 1 及公共电极线 5 的区域, 所述完全曝光区域对应所述阵列基板的 PAD 区域的数据线 2 的区域, 所述部分曝光区域对应所述阵列基板的其余区域, 如图 15A- 图 15C。

[0130] 步骤 33 :对 15A- 图 15C 的结构进行刻蚀工艺, 去掉完全曝光区域的第二金属薄膜 600 和绝缘薄膜 500 形成包括 PAD 区域数据线连接孔及栅绝缘层 13 的图形, 如图 16A- 图 16C。

[0131] 步骤 34 :对图 16A- 图 16C 的光刻胶 3000 进行灰化工艺, 暴露出所述部分曝光区域的所述第二金属薄膜 600, 如图 17A- 图 17C。

[0132] 步骤 35 :对图 17A- 图 17C 的结构进行刻蚀工艺, 去掉所述部分曝光区域的第二金属薄膜 600, 形成包括公共电极线 5(参阅图 1)、栅电极 12 及栅线 1 的图形, 如图 18A- 图 18C。

[0133] 步骤 36 :剥离图 18A- 图 18 的剩余光刻胶 3000, 图 19A- 图 19C。

[0134] 下面根据图 20A- 图 23C 详细说明本发明 TFT-LCD 阵列基板的制造方法的实施例 1 的第四构图工艺。图 20A- 图 20C 为对图 19A- 图 19C 的结构上沉积了第二透明导电薄膜后的剖面图;图 21A- 图 21C 为在图 20A- 图 20C 的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图;图 22A- 图 22C 为在图 21A- 图 21C 的结构进行了刻蚀工艺后的剖面图;图 23A- 图 23C 为剥离图 22A- 图 22C 的光刻胶后的剖面图。

[0135] 如图 20A- 图 23C 所示, 本发明 TFT-LCD 阵列基板的制造方法的实施例 1 的第四构图工艺包括如下步骤:

[0136] 步骤 41 :在图 19A- 图 19C 的结构上, 沉积第二透明导电薄膜 700, 如图 20A- 图 20C。

[0137] 步骤 42 :在图 20A- 图 20C 的第二透明导电薄膜 700 上涂覆光刻胶 4000, 通过预制的掩膜板对光刻胶 4000 进行曝光和显影处理, 使得所述光刻胶 4000 包括完全曝光区域及不曝光区域, 其中所述不曝光区域对应所述阵列基板的公共电极 50(参阅图 1)、PAD 区域的数据线 2 以及 PAD 区域的栅线 1 的区域, 所述完全曝光区域对应其余区域, 如图 21A- 图 21C。

[0138] 步骤 44 :对图 21A- 图 21C 的结构进行刻蚀工艺, 去掉所述完全曝光区域的所述第二透明导电薄膜 700, 形成包括公共电极 50 的图形, 如图 22A- 图 22C。

[0139] 步骤 45 :剥离图 22A- 图 22C 的剩余光刻胶 4000, 如图 23A- 图 23C。

[0140] 本发明 TFT-LCD 阵列基板的制造方法的实施例 1, 不仅相比现有的五次构图工艺, 少了一次构图, 还采用了先构图掺杂半导体层, 然后构图半导体层的方法, 避免了 TFT 沟道被过刻蚀, 保障了液晶显示器的生产品质。图 23A- 图 23C 示出了本发明实施例 1 制造的 TFT-LCD 阵列基板结构, 包括限定了像素区域的栅线和数据线, 像素区域内形成有薄膜晶体管以及公共电极和像素电极, 像素电极上方对应区域部分形成有公共电极;薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极;其中漏电极与像素电极的上表面接触, 绝缘层同时设置于像素电极和公共电极之间。

[0141] 实施例 2 :

[0142] 图 24 为本发明 TFT-LCD 阵列基板的制造方法的实施例 2 的流程图。如图 24 所示，本发明 TFT-LCD 阵列基板的制造方法，包括：

[0143] 步骤 1：在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形；

[0144] 步骤 2：沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT 沟道和半导体层的图形；

[0145] 步骤 3'：沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，然后沉积第二透明导电薄膜，进行离地剥离工艺及刻蚀工艺，形成 PAD 区域数据线连接孔、栅线、栅电极以及公共电极线的图形。

[0146] 本实施例的 TFT-LCD 阵列基板的制造方法，通过三次构图工艺制造了 TFT-LCD 阵列基板，相比实施例 1，进一步减少了工艺数，极大地节省了成本，提高了市场竞争力。

[0147] 下面结合图 25A- 图 33C 详细说明本发明 TFT-LCD 阵列基板实施例 2 的制造方法。由于实施例 2 的第一构图工艺和第二构图工艺与实施例 1 相同，因此不再赘述。

[0148] 根据图 25A- 图 33C 详细说明本发明 TFT-LCD 阵列基板的制造方法的实施例 2 的第三构图工艺。图 25A- 图 25C 为对图 13A- 图 13C 的结构上沉积了绝缘薄膜及第二金属薄膜后的剖面图；图 26A- 图 26C 为在图 25A- 图 25C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图 27A- 图 27C 为对图 26A- 图 26C 的结构进行了刻蚀工艺后的剖面图；图 28A- 图 28C 为对图 27A- 图 27C 的光刻胶进行了灰化工艺后的剖面图；图 29A- 图 29C 为对图 28A- 图 28C 的结构进行了刻蚀工艺后的剖面图；图 30A- 图 30C 为对图 29A- 图 29C 的结构进行了灰化工艺后的剖面图；图 31A- 图 31C 为在图 30A- 图 30C 的结构上沉积了第二透明导电薄膜后的剖面图；图 32A- 图 32C 为在图 31A- 图 31C 的结构上进行了离地剥离工艺后的剖面图；图 33A- 图 33C 为对图 32A- 图 32C 的结构进行了刻蚀工艺后的剖面图。

[0149] 如图 25A- 图 33C 所示，本发明 TFT-LCD 阵列基板的制造方法实施例 2 的第三构图工艺包括如下步骤：

[0150] 步骤 31'：在图 13A- 图 13C 得到的结构上依次沉积绝缘薄膜 500 及第二金属薄膜 600，如图 25A- 图 25C。

[0151] 步骤 32'：在图 25A- 图 25C 的第二金属薄膜 600 上涂敷光刻胶 3000'，通过预制的掩膜板对所述光刻胶 3000' 进行曝光及显影处理，使得所述光刻胶 3000' 包括不曝光区域、大部分曝光区域、小部分曝光区域及完全曝光区域，其中所述完全曝光区域对应阵列基板的 PAD 区域的数据线 2 的区域，所述大部分曝光区域对应所述阵列基板的公共电极 50 的区域，所述小部分曝光区域对应所述阵列基板的栅线 1、栅电极 12 的区域，所述不曝光区域对应所述阵列基板的其余区域，如图 26A- 图 26C。本步骤中采用的掩膜板为三色调掩膜板，具有完全漏光区域、大部分漏光区域、小部分漏光区域及不漏光区域，这 4 个区域是漏光的强度或程度来划分的。

[0152] 步骤 33'：对图 26A- 图 26C 的结构进行刻蚀工艺，去掉所述完全曝光区域的绝缘薄膜 500 及第二金属薄膜 600，形成包括 PAD 区域数据线连接孔及栅绝缘层 13 的图形，如图 27A- 图 27C。本步骤中，分两步刻蚀，先刻蚀掉第二金属薄膜 600，然后在刻蚀绝缘薄膜 500。

[0153] 步骤 34'：对图 27A- 图 27C 的光刻胶 3000' 进行灰化工艺，暴露出所述大部分曝

光区域的第二金属薄膜 600, 如图 28A- 图 28C。

[0154] 步骤 35' :对图 28A- 图 28C 的结构进行刻蚀工艺, 去掉所述小部分曝光区域的第二金属薄膜 600, 如图 29A- 图 29C。

[0155] 步骤 36' :对图 29A- 图 29C 的光刻胶 3000' 进行灰化工艺, 暴露出所述小部分曝光区域的第二金属薄膜 600, 如图 30A- 图 30C。

[0156] 步骤 37' :在图 30A- 图 30C 的结构上沉积第二透明导电薄膜 700, 如图 31A- 图 31C。

[0157] 步骤 38' :对图 31A- 图 31C 的结构进行离地剥离工艺, 去掉所述不曝光区域的光刻胶 3000' 及沉积在所述光刻胶 3000' 上的所述第二透明导电薄膜 700, 形成包括公共电极 50 的图形, 图 32A- 图 32C。

[0158] 步骤 39' :对图 32A- 图 32C 的结构进行刻蚀工艺, 去掉所述不曝光区域的第二金属薄膜 600, 形成包括栅线 1 及栅电极 12 的图形。

[0159] 本实施例的 TFT-LCD 阵列基板的制造方法, 通过三次构图工艺制造了 AD-SDS 型 TFT-LCD 阵列基板, 相比实施例 1, 进一步减少了工艺数, 极大地节省了成本, 提高了市场竞争力。图 33A- 图 33C 示出了本发明实施例 2 制造的另一种 TFT-LCD 阵列基板结构, 包括限定了像素区域的栅线和数据线, 像素区域内形成有薄膜晶体管以及公共电极和像素电极, 像素电极上方对应区域部分形成有公共电极; 薄膜晶体管的结构从下往上依次为源漏电极、掺杂半导体层、半导体层、绝缘层和栅电极; 其中漏电极与像素电极的上表面接触, 绝缘层同时设置于像素电极和公共电极之间, 公共电极和栅极在一次构图工艺中形成。所以栅极 12 的上方留有第二透明导电薄膜 700, 公共电极 50 下方留有第二金属薄膜 600.

[0160] 实施例 3

[0161] 图 34 为本发明 TFT-LCD 阵列基板的制造方法的实施例 3 的流程图。如图 34 所示, 本发明 TFT-LCD 阵列基板的制造方法, 包括:

[0162] 步骤 100 :在透明基板上依次沉积半导体薄膜及掺杂半导体薄膜, 或绝缘薄膜、半导体薄膜及掺杂半导体薄膜, 对既定区域进行构图, 形成包括半导体层的图形;

[0163] 步骤 200 :沉积第一透明导电薄膜及第一金属薄膜, 对既定区域进行构图, 形成包括源电极、漏电极、掺杂半导体层、TFT 沟道、数据线和像素电极的图形;

[0164] 步骤 300 :沉积绝缘薄膜、对既定区域进行构图, 形成包括 PAD 区域数据线连接孔的图形;

[0165] 步骤 400、沉积第二透明导电薄膜及第二金属薄膜, 对既定区域进行构图, 形成包括栅线、栅电极和公共电极的图形。

[0166] 本发明的 TFT-LCD 阵列基板的制造方法, 通过四次构图工艺制造了 FFS 或 AD-SDS 型 TFT-LCD 阵列基板, 相比现有技术, 减少了工艺数, 极大地节省了成本, 提高了市场竞争力。

[0167] 下面结合图 35A- 图 55C 详细说明本发明 TFT-LCD 阵列基板实施例 3 的制造方法。

[0168] 首先根据图 35A- 图 38C 详细说明本发明 TFT-LCD 阵列基板的制造方法的实施例 3 的第一构图工艺。图 35A- 图 35C 为在透明基板上沉积了半导体薄膜及掺杂半导体薄膜后的剖面图, 其中图 35A 所示为像素区域的截面图, 图 3B 所示为 PAD 区域的栅线的截面图, 图 35C 所示为 PAD 区域的数据线的截面图; 图 36A- 图 36C 为在图 35A- 图 35C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图; 图 37A- 图 37C 为对图 36A- 图 36C 的结构

进行了刻蚀工艺后的剖面图；图 38A- 图 38C 为剥离图 37A- 图 37C 的光刻胶后的剖面图。

[0169] 如图 35A- 图 38C 所示，本发明 TFT-LCD 阵列基板的制造方法实施例 3 的第一构图工艺包括如下步骤：

[0170] 步骤 1100：在所述透明基板 11 上依次沉积半导体薄膜 300 及掺杂半导体薄膜 400，如图 35A- 图 35C。

[0171] 步骤 1200：在图 35A- 图 35C 的掺杂半导体薄膜上涂敷光刻胶 5000，通过预制的掩膜板对所述光刻胶 5000 进行曝光及显影处理，使得所述光刻胶包括不曝光区域完全曝光区域，其中所述不曝光区域对应阵列基板的半导体层 14 的区域，所述完全曝光区域对应所述阵列基板的其余区域，如图 36A- 图 36C。

[0172] 步骤 1300：对图 36A- 图 36C 的结构进行刻蚀工艺，去掉所述完全曝光区域的掺杂半导体薄膜 400 和半导体薄膜 300，形成包括半导体层 14 的图形，如图 37A- 图 37C。

[0173] 步骤 1400：剥离图 37A- 图 37C 中剩余光刻胶 5000，如图 38A- 图 38C。

[0174] 本实施例的第一次构图工艺的步骤 100 中，还可以首先沉积绝缘薄膜，得到半导体层下面形成绝缘层的图形。该绝缘层能够防止半导体层和背光模组之间形成寄生电容，阻碍信号传输。该绝缘薄膜优选采用不透明的材料，例如氮化硅和炭黑的混合物（制作黑矩阵的材料）等，同时能够起到黑矩阵的作用。

[0175] 下面根据图 39A- 图 45C 详细说明本发明 TFT-LCD 阵列基板的制造方法的实施例 3 的第二构图工艺。图 39A- 图 39C 为在图 38A- 图 38C 的结构上沉积了第一透明导电薄膜及第一金属薄膜后的剖面图；图 40A- 图 40C 为对图 39A- 图 39C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图；图 41A- 图 41C 为对图 40A- 图 40C 的结构进行了刻蚀工艺后的剖面图；图 42A- 图 42C 为对图 41A- 图 41C 的光刻胶进行了灰化工艺后的剖面图；图 43A- 图 43C 对图 42A- 图 42C 的第一金属薄膜进行了刻蚀工艺后的剖面图；图 44A- 图 44C 对图 43A- 图 43C 的掺杂半导体薄膜进行了刻蚀工艺后的剖面图；图 45A- 图 45C 为剥离图 44A- 图 44C 的光刻胶后的剖面图。

[0176] 如图 39A- 图 45C 所示，本发明 TFT-LCD 阵列基板的制造方法实施例 3 的第二构图工艺包括如下步骤：

[0177] 步骤 2100：在图 38A- 图 38C 得到的结构上，依次沉积第一透明导电薄膜 100 及第一金属薄膜 200，如图 39A- 图 39C。

[0178] 步骤 2200：在图 39A- 图 39C 的第一金属薄膜上涂敷光刻胶 6000，通过预制的掩膜板对所述光刻胶 6000 进行曝光及显影处理，使得所述光刻胶 6000 包括不曝光区域、部分曝光区域及完全曝光区域，其中所述不曝光区域对应阵列基板的数据线 2、源电极 16 及漏电极 17 的区域，所述部分曝光区域对应所述阵列基板的像素电极 4 的区域，所述完全曝光区域对应所述阵列基板的其余区域，如图 40A- 图 40C。

[0179] 步骤 2300：对图 40A- 图 40C 的结构进行刻蚀工艺，去掉所述完全曝光区域的第一金属薄膜 200 和第一透明导电薄膜 100，形成包括数据线 2 及像素电极 4 的图形，如图 41A- 图 41C。

[0180] 步骤 2400：对图 41A- 图 41C 的光刻胶 6000 进行灰化工艺，暴露出所述部分曝光区域的第一金属薄膜 200，如图 42A- 图 42C。

[0181] 步骤 2500：对图 42A- 图 42C 的结构进行刻蚀工艺，去掉所述部分曝光区域的第一

金属薄膜 200 和掺杂半导体薄膜 400, 形成包括 TFT 沟道 19、源电极 16 及漏电极 17 的图形, 如图 43A- 图 44C。

[0182] 步骤 2600 :剥离图 44A- 图 44C 中剩余光刻胶 6000, 如图 45A- 图 45C。

[0183] 下面根据图 46A- 图 49C 详细说明本发明 TFT-LCD 阵列基板的制造方法的实施例 2 的第三构图工艺。图 46A- 图 46C 为对图 45A- 图 45C 的结构上沉积了绝缘薄膜后的剖面图;图 47A- 图 47C 为在图 46A- 图 46C 的结构上涂覆了光刻胶并进行了曝光和显影处理后的剖面图;图 48A- 图 48C 为在图 47A- 图 47C 的结构进行了刻蚀工艺后的剖面图;图 49A- 图 49C 为剥离图 48A- 图 48C 的光刻胶后的剖面图。

[0184] 如图 46A- 图 49C 所示, 本发明 TFT-LCD 阵列基板的制造方法实施例 3 的第三构图工艺包括如下步骤:

[0185] 步骤 3100 :在图 45A- 图 45C 得到的结构上, 沉积绝缘薄膜 500, 如图 46A- 图 46C。

[0186] 步骤 3200 :在图 46A- 图 46C 的绝缘薄膜 500 上涂敷光刻胶 7000, 通过预制的掩膜板对所述光刻胶 7000 进行曝光及显影处理, 使得所述光刻胶 7000 包括不曝光区域完全曝光区域, 其中所述完全曝光区域对应阵列基板的 PAD 区域的数据线 2 的区域, 所述不曝光区域对应所述阵列基板的其余区域, 如图 47A- 图 47C。

[0187] 步骤 3300 :对图 47A- 图 47C 的结构进行刻蚀工艺, 去掉所述完全曝光区域的绝缘薄膜 500, 形成包括栅绝缘层 13 的图形, 如图 48A- 图 48C。

[0188] 步骤 3400 :剥离图 48A- 图 48C 中剩余光刻胶 7000, 如图 49A- 图 49C。

[0189] 下面根据图 50A- 图 55C 详细说明本发明 TFT-LCD 阵列基板的制造方法的实施例 2 的第四构图工艺。图 50A- 图 50C 为在图 49A- 图 49C 的结构上沉积了第二透明导电薄膜和第二金属薄膜后的剖面图;图 51A- 图 51C 为对图 50A- 图 50C 的结构上涂覆光刻胶后进行了曝光和显影处理后的剖面图;图 52A- 图 52C 为对图 50A- 图 50C 的结构进行了刻蚀工艺后的剖面图;图 53A- 图 53C 为对图 52A- 图 52C 的光刻胶进行了灰化工艺后的剖面图;图 54A- 图 54C 对图 53A- 图 53C 的结构进行了刻蚀工艺后的剖面图;图 55A- 图 55C 为剥离图 54A- 图 54C 的光刻胶后的剖面图。

[0190] 如图 50A- 图 55C 所示, 本发明 TFT-LCD 阵列基板的制造方法实施例 3 的第三构图工艺包括如下步骤:

[0191] 步骤 4100 :在图 49A- 图 49C 的结构上, 沉积第二透明导电薄膜 700 和第二金属薄膜 600, 如图 50A- 图 50C。

[0192] 步骤 4200 :在图 50A- 图 50C 的第二金属薄膜 600 上涂覆光刻胶 8000, 通过预制的掩膜板对光刻胶 8000 进行曝光和显影处理, 使得所述光刻胶包括不曝光区域、部分曝光区域及完全曝光区域, 其中所述不曝光区域对应阵列基板的栅电极 12、栅线 1、公共电极线 5 及 PAD 区域的数据线 2 的区域, 所述部分曝光区域对应所述阵列基板的公共电极 50 的区域, 所述完全曝光区域对应所述阵列基板的其余区域, 如图 51A- 图 51C。

[0193] 步骤 4300 :对图 51A- 图 51C 的结构进行刻蚀工艺, 去掉完全曝光区域的第二金属薄膜 600 和第二透明导电薄膜 700, 形成包括栅线 1、栅电极 12、公共电极线 5 及公共电极 50 的图形, 如图 52A- 图 52C。

[0194] 步骤 4400 :对图 52A- 图 52C 的光刻胶 8000 进行灰化工艺, 暴露出所述部分曝光区域的所述第二金属薄膜 600, 如图 53A- 图 53C。

[0195] 步骤 4500 :对图 53A- 图 53C 的结构进行刻蚀工艺,去掉所述部分曝光区域的第二金属薄膜 600,暴露出公共电极 50,如图 54A- 图 54C。

[0196] 步骤 4600 :剥离图 54A- 图 54C 剩余光刻胶,如图 55A- 图 55C。

[0197] 根据实施例 2 的启示,本领域技术人员可以很容易对实施例 3 的步骤 300 和 400 进行合并,通过一次构图工艺制造阵列基板,进一步减少工艺数,节省成本,提高市场竞争力。图 55A- 图 55C 示出了本发明实施例 3 制造的再一种 TFT-LCD 阵列基板结构,包括限定了像素区域的栅线和数据线,像素区域内形成有薄膜晶体管以及公共电极和像素电极,像素电极上方对应区域部分形成有公共电极;薄膜晶体管的结构从下往上依次为半导体层、掺杂半导体层、源漏电极、绝缘层和栅电极;其中漏电极与像素电极的上表面接触,绝缘层同时设置于像素电极和公共电极之间。

[0198] 最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。




图 1




图 2A




图 2C

图 2B

在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形

沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形

沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，形成包括PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形

沉积第二透明导电薄膜，对既定区域进行构图，形成包括公共电极的图形

图 3




图 4A




图 4B




图 4C




图 5A




图 5B




图 5C




图 6A




图 6B




图 6C




图 7A




图 7B




图 7C




图 8A




图 8B

图 8C




图 9A

图 9B




图 9C




图 10A




图 10B




图 10C




图 11A

图 11B

图 11C




图 12A

图 12B

图 12C




图 13A

图 13B

图 13C




图 14A

图 14B

图 14C




图 15A




图 15B




图 15C




图 16A




图 16B




图 16C




图 17A




图 17B




图 17C




图 18A




图 18B




图 18C




图 19A




图 19B



图 19C




图 20A




图 20B




图 20C




图 21A




图 21B




图 21C




图 22A




图 22B




图 22C




图 23A

图 23B

图 23C

在透明基板上依次沉积第一透明导电薄膜、第一金属薄膜及掺杂半导体薄膜，对既定区域进行构图，形成包括源电极、漏电极、数据线和像素电极的图形

沉积半导体薄膜，对既定区域进行构图，形成包括掺杂半导体层、TFT沟道和半导体层的图形

沉积绝缘薄膜和第二金属薄膜、对既定区域进行构图，然后沉积第二透明导电薄膜，进行离地剥离工艺及刻蚀工艺，形成PAD区域数据线连接孔、栅线、栅电极以及公共电极线的图形

图 24




图 25A

图 25B

图 25C




图 26A




图 26B




图 26C




图 27A




图 27B




图 27C




图 28A




图 28B




图 28C




图 29A




图 29B




图 29C




图 30A




图 30B




图 30C




图 31A




图 31B




图 31C




图 32A




图 32B




图 32C




图 33A




图 33B




图 33C




图 34



图 35A




图 35B



图 35C




图 36A




图 36B




图 36C




图 37A



图 37B




图 37C




图 38A



图 38B




图 38C




图 39A




图 39B




图 39C




图 40A




图 40B




图 40C




图 41A




图 41B




图 41C




图 42A




图 42B




图 42C




图 43A




图 43C




图 44A




图 44B



图 44C




图 45A




图 45B




图 45C




图 46A




图 46B




图 46C




图 47A




图 47B




图 47C




图 48A




图 48B




图 48C




图 49A




图 49B

图 49C




图 50A




图 50B

图 50C




图 51A




图 51B

图 51C




图 52A




图 52B

图 52C




图 53A




图 53B

图 53C




图 54A




图 54B




图 54C




图 55A




图 55B




图 55C