



라 리플로우 공정에 소요되는 작업시간을 줄일 수 있어 플립 칩 패키지를 제조하는 데 소요되는 총 작업시간을 줄일 수 있으며, 리플로우 장치를 설치할 필요가 없어짐에 따라 종래 리플로우 장치를 설치하던 데 따른 작업장의 공간 효율이 제약되던 것을 방지할 수 있다.

**대표도**

도 3

**특허청구의 범위**

**청구항 1.**

- (a) 소정의 배열을 갖는 솔더 볼들이 부착된 반도체 칩들을 제공하는 단계;
- (b) 상기 각 반도체 칩들에 대응하여, 상기 솔더 볼들에 대응되는 볼 패드들이 상면에 형성되고 상기 볼 패드들에 대응되는 외부접속단자들이 하면에 형성된 기판을 제공하는 단계; 및
- (c) 상기 반도체 칩을 상기 기판의 상면 위에 이송하여 플립 칩 본딩하는 단계;

를 포함하는 플립 칩 패키지 제조 방법에 있어서,

상기 (c) 단계는

- (c-1) 가열수단이 구비된 베이스 블록 위에 상기 기판이 정렬되는 단계;
- (c-2) 상기 반도체 칩이 활성면을 아래 방향으로 하여 상기 기판의 상면 위로 이송되는 단계; 및
- (c-3) 상기 기판 위에 이송된 반도체 칩을 가압수단이 누름으로써 상기 반도체 칩의 솔더 볼들이 각각 대응되는 볼 패드들 위로 접착되는 단계;

를 더 포함하고, 상기 가열수단과 가압수단을 통하여 상기 반도체 칩이 상기 기판의 상면 위에 플립 칩 본딩되는 것을 특징으로 하는 플립 칩 패키지 제조 방법.

**청구항 2.**

제 1 항에 있어서, 상기 가압수단은 초음파 발진장치와 연결되어 있으며, 상기 가압수단이 상기 반도체 칩을 누름과 동시에 상기 반도체 칩으로 초음파가 인가되는 것을 특징으로 하는 플립 칩 패키지 제조 방법.

**청구항 3.**

제 1 항에 있어서, 상기 베이스 블록의 가열수단은 상기 베이스 블록 위로 정렬되는 다수의 기관들에 각각 대응하여 형성되는 것을 특징으로 하는 플립 칩 패키지 제조 방법.

**명세서**

**발명의 상세한 설명**

**발명의 목적**

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 플립 칩 패키지(Flip chip package) 제조 방법에 관한 것이며, 더욱 구체적으로는 솔더 볼(Solder ball)을 매개로 기판(Substrate) 위에 이송된 반도체 칩(Semiconductor chip)이 별도의 리플로우(Reflow) 공정을 수반하는 종래의 제조 공정 중 리플로우 공정을 배제한 것을 특징으로 하는 플립 칩 패키지의 제조 방법에 관한 것이다.

반도체 칩의 활성면(Active surface) 위에 다수의 솔더 볼들을 구성하고 이들 돌출된 솔더 볼들을 이용하여 반도체 칩을 기판과 같은 실장 영역 위에 직접 실장하는 공정을 플립 칩 본딩 공정이라 하며, 이와 같은 공정에 의해 구현되는 패키지를 소위 플립 칩 패키지(Flip chip package)라 한다. 플립 칩 패키지는 반도체 칩에서 전달되는 데이터의 속도가 본딩 와이어 등을 이용한 경우보다 비교적 빠르고, 반도체 칩의 실장 영역이 최소화되는 등 여러 가지 장점을 갖고 있어서 널리 적용되고 있으며, 플립 칩 패키지가 적용되는 일 예로 컴퓨터 등의 중앙처리장치(CPU ; Central Process Unit)로 이용되는 반도체 소자가 있다.

중앙처리장치와 같은 소자는 기본적으로 집적회로(IC ; Integrated Circuit)가 형성된 반도체 칩과, 핀(Pin)과 같은 외부접속단자(Outer connector)가 형성된 기판을 포함하며, 반도체 칩의 활성면 위에 형성된 솔더 볼들을 이용하여 반도체 칩이 기판 위에 플립 칩 본딩되어 구성된다.

도 1에는 종래의 플립 칩 패키지 제조 공정이 단계별로 간략하게 도시되어 있으며, 도 2a 내지 도 2d에는 도 1의 각 공정이 모식적으로 도시되어 있다. 도 1 내지 도 2d를 참고로 하여 이를 설명하면 다음과 같다.

종래의 플립 칩 패키지 제조 방법은 크게 구분하여 활성면 위에 다수의 솔더 볼들이 소정의 배열로 형성된 반도체 칩을 제공하는 단계(10)와, 반도체 칩이 실장되는 상면과 외부접속단자들이 형성된 하면을 포함하는 기판을 제공하는 단계(12)와, 기판 위에 반도체 칩을 이송한 후 플립 칩 본딩하는 단계(14), 및 리플로우 공정을 거쳐 솔더 볼들을 용융시켜 결합을 공고히 하는 단계(16)를 포함한다.

각 단계를 좀 더 상세히 설명하면 다음과 같다. 플립 칩 본딩 공정은 솔더 볼들(22)을 이용하기 때문에, 반도체 칩(20)의 활성면 위에 소정의 배열로 솔더 볼들이 형성되어 공급되며, 이들 솔더 볼들은 웨이퍼(Wafer) 상태에서 형성되는 것이 일반적이다. 즉, 도 2a에 도시된 바와 같이 웨이퍼 위에 다수의 반도체 칩들(20)이 형성되고, 각 반도체 칩들은 경계(24)를 따라 절단되어 있으며, 이들 절단된 반도체 칩(20)은 그 하면에서 테이프(30)에 의해 지지되어 고정된 상태로 제공된다.

도 2b는 도 2a의 각 반도체 칩이 실장되는 기판(40 ; Substrate)의 일 예를 사시도로 도시하고 있다. 도 2b에 따르면 기판(40)은 반도체 칩이 실장될 수 있도록 반도체 칩의 솔더 볼들에 대응되어 형성된 볼 패드들(46)이 상면(42)에 형성되어 있고, 하면(44)에는 외곽을 따라 다수의 핀들과 같은 외부접속단자(48)가 형성되어 있다. 다수의 핀들은 차후 플립 칩 패키지를 마더 보드(Mother board) 등에 실장할 때 반도체 칩과 마더 보드 사이의 전기적 신호를 전달하는 외부접속단자로 사용되며, 이처럼 외부접속단자로 다수의 핀들이 사용됨에 따라 핀 그리드 어레이 패키지(PGA package ; Pin Grid Array package)라고 불려지기도 한다.

도 2c는 각 반도체 칩(20)이 기판(40) 위에 실장되는 공정을 도시하고 있다.

먼저 다수의 기판(40)들이 일대일 대응되는 지지 블록(72) 위에 정렬되고, 이들 지지 블록들은 베이스 블록(70) 위에 고정되어 있다. 기판의 하면에는 외곽을 따라 다수의 핀과 같은 외부접속단자(48)가 형성되어 있기 때문에, 각 지지 블록(72)은 기판의 하면 중앙에 대응되어 기판(40)을 지지할 수 있도록 형성된다.

기판의 상면(42)에는 볼 패드들(도 2b의 46)이 형성되어 있으며, 볼 패드들 위로 플럭스(Flux)가 도포되어 제공된다. 플럭스가 도포된 기판의 상면 위로 이송축(60)에 의해 구동되는 이송 콜렛(62)이 진공(Vacuum)을 이용하여 반도체 칩(20)을 이송한 후 솔더 볼들(22)을 대응되는 볼 패드 위에 정렬시킨 후 압착하여 플립 칩 본딩한다. 이처럼, 기판 위로 반도체 칩이 실장되어 본딩됨에 따라 플립 칩 패키지(100)가 완성된다. 단, 반도체 칩과 기판 사이는 플럭스를 이용한 가접착 상태이기 때문에 다음에 설명되는 리플로우(Reflow) 공정이 진행되어야 한다.

도 2d는 리플로우 공정이 진행되는 일 예를 도시하고 있으며, 이를 참고로 설명하면 다음과 같다. 도 2d의 리플로우 장치(80)는 롤러(84)와 같은 회전 구동 수단과, 롤러(84)에 의해 움직이는 컨베이어 벨트(86)를 포함하고 있으며, 가열수단(88)으로 히터(Heater)를 더 포함한다.

리플로우 공정은 롤러(84)의 회전(A)에 의해 컨베이어 벨트(86)가 일정한 방향과 속도로 움직일 때, 컨베이어 벨트(86) 위에 캐리어(82) 내에 적재된 플립 칩 패키지(100)들이 놓여지고, 컨베이어 벨트에 의해 이송되는 동안 가열수단에 의해 솔더 볼(22 ; Solder ball)이 용융되어 완전히 결합됨으로써 수행된다.

도 2d의 리플로우 장치(80)는 그 구조를 설명하기 위하여 간략히 도시된 것이며, 실제 컨베이어 벨트가 움직이는 수평거리는 다수의 캐리어(82)들이 동시에 놓여질 수 있도록 충분히 길며, 이때 캐리어가 컨베이어 벨트가 움직이는 수평거리의 끝에서 끝까지 이송되는 시간은 약 3분 내외이다.

이처럼, 종래의 플립 칩 패키지 제조 방법은 반도체 칩을 기판 위에 플립 칩 본딩하는 공정에 더하여 추가로 리플로우 공정을 필요로 하며, 각 플립 칩 패키지 별로 수행되어야 하는 리플로우 공정에 작업시간이 소요됨에 따라 플립 칩 패키지의 제조 공정이 리플로우 공정에서 지체되어 총 공정소요시간이 증가되는 결과를 가져오고 있다. 또한 리플로우 공정에서는 위 작업시간의 지체를 해소하기 위하여 보다 많은 수의 리플로우 장치들이 요구될 수 있으며, 이러한 리플로우 장치들은 설치시 작업라인의 상당한 공간을 필요로 하기 때문에 작업장의 공간 활용면에서 큰 제약이 될 수 있다.

### 발명이 이루고자 하는 기술적 과제

본 발명의 목적은 플립 칩 패키지를 제조하는 공정 중 리플로우 공정에 의해 발생될 수 있는 작업시간의 지체를 방지할 수 있는 플립 칩 패키지의 제조 방법을 제공하는 것이다.

본 발명의 다른 목적은 별도의 리플로우 장치 없이 솔더 볼을 용융시켜 완전히 결합시키는 것을 특징으로 하는 플립 칩 패키지의 제조 방법을 제공한다.

### 발명의 구성

이러한 목적들을 달성하기 위하여 본 발명은 (a) 소정의 배열을 갖는 솔더 볼들이 부착된 반도체 칩들을 제공하는 단계와; (b) 각 반도체 칩들에 대응하여, 솔더 볼들에 대응되는 볼 패드들이 상면에 형성되고 볼 패드들에 대응되는 외부접속단자들이 하면에 형성된 기판을 제공하는 단계; 및 (c) 반도체 칩을 기판의 상면 위에 이송하여 플립 칩 본딩하는 단계;를 포함하는 플립 칩 패키지 제조 방법에 있어서, (c) 단계는 (c-1) 가열수단이 구비된 베이스 블록 위에 기판이 정렬되는 단계와; (c-2) 반도체 칩이 활성면을 아래 방향으로 하여 기판의 상면 위로 이송되는 단계; 및 (c-3) 기판 위에 이송된 반도체 칩을 가압수단이 누름으로써 반도체 칩의 솔더 볼들이 각각 대응되는 볼 패드들 위로 접촉되는 단계;를 더 포함하고, 가열수단과 가압수단을 통하여 반도체 칩이 기판의 상면 위에 플립 칩 본딩되는 것을 특징으로 하는 플립 칩 패키지 제조 방법을 개시한다.

또한, 본 발명에 따른 플립 칩 패키지 제조 방법에 있어서, 베이스 블록의 가열수단은 베이스 블록 위로 정렬되는 다수의 기판들에 각각 대응하여 형성되는 것을 특징으로 한다.

이처럼, 본 발명에 따른 플립 칩 패키지 제조 방법은 기판이 정렬되는 지지 블록에 각각 히터와 같은 가열수단이 구비된 베이스 블록을 이용하는 것을 특징으로 하며, 이를 통하여 반도체 칩을 기판 위로 실장하는 공정 중에 가열수단에 의해 솔더 볼이 용융됨으로써 완전히 결합될 수 있어 별도의 리플로우 공정을 배제할 수 있는 플립 칩 패키지 제조 방법에 관한 것이다.

이하, 첨부도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다.

도 3은 본 발명의 일 실시예에 따른 플립 칩 패키지 제조 공정이 단계별로 간략하게 도시하고 있으며, 도 4a 내지 도 4d는 도 2의 각 공정을 모식적으로 도시하고 있다. 도 3 내지 도 4d를 참고로 하여 본 발명에 따른 플립 칩 패키지 제조 방법을 설명하면 다음과 같다.

본 발명의 일 실시예에 따른 플립 칩 패키지 제조 방법은 크게 구분하여 활성면 위에 다수의 솔더 볼들이 형성된 반도체 칩을 제공하는 단계(110)와, 반도체 칩이 실장되는 상면과 외부접속단자들이 형성된 하면을 포함하는 기판을 제공하는 단계(112), 및 가열수단이 구비된 베이스 블록에 정렬된 기판 위로 반도체 칩을 이송한 후 플립 칩 본딩하는 단계(114)를 포함한다. 즉, 본 발명에 따른 플립 칩 패키지 제조 방법은 종래의 리플로우 공정을 배제한 상태에서 진행되는 것을 특징으로 한다.

각 단계를 좀 더 상세히 설명하면 다음과 같다. 플립 칩 본딩 공정은 솔더 볼들(122)을 이용하기 때문에, 반도체 칩(120)의 활성면 위에 소정의 배열로 솔더 볼들이 형성되어 제공되며, 이들 솔더 볼들은 웨이퍼(Wafer) 상태에서 형성되는 것이 일반적이다. 즉, 도 4a에 도시된 바와 같이 웨이퍼 위에 다수의 반도체 칩들(120)이 형성되고, 각 반도체 칩들은 경계(124)를 따라 절단되어 있으며, 이들 절단된 반도체 칩(120)은 그 하면에서 테이프(130)에 의해 지지되어 고정된 상태로 제공된다.

도 4b는 도 4a의 각 반도체 칩이 실장되는 기판(140 ; Substrate)의 일 예를 사시도로 도시하고 있다. 도 4b에 따르면 기판(140)은 반도체 칩이 실장될 수 있도록 반도체 칩의 솔더 볼들에 대응되어 형성된 볼 패드들(146)이 상면(142)에 형성되어 있고, 하면(144)에는 외곽을 따라 다수의 핀들과 같은 외부접속단자(148)가 형성되어 있다. 다수의 핀들은 차후 플립 칩 패키지를 마더 보드(Mother board) 등에 실장할 때 반도체 칩과 마더 보드 사이의 전기적 신호를 전달하는 외부접속단자로 사용되며, 이처럼 외부접속단자로 다수의 핀들이 사용됨에 따라 핀 그리드 어레이 패키지(PGA package)라고 불려지기도 한다.

도 4c 내지 도 4d는 웨이퍼 상태의 반도체 칩이 이송된 후 플립 칩 본딩되는 공정을 도시하고 있다. 도 4c 내지 도 4d를 참고하여 이를 설명하면 다음과 같다.

테이프(130)에 의해 하면이 지지되어 고정된 반도체 칩들(120)은 이형핀(152 ; Eject pin)이 구비된 홀더(150) 위에서 진공(Vacuum)을 이용한 다이 콜렛(166)에 의해 진공 흡착되어 테이프(130)로부터 한 개씩 분리된다. 다이 콜렛(166)은 솔더 볼(122)이 형성된 반도체 칩의 활성면(Active surface)을 흡착하며, 회전축(164)이 180° 회전함에 따라 반도체 칩의 활성면을 아래로 한 채 임시 정렬될 수 있다. 임시 정렬된 반도체 칩(120)은 다이 콜렛(166)에 대응되는 이송 콜렛(162)에 활성면의 반대면이 재 흡착되고, 이송 콜렛(162)이 연결된 이송축(160)이 구동됨에 따라 기판이 정렬된 베이스 블록(170) 위로 이송된다.

종래와 마찬가지로 다수의 기판(140)들이 일대일 대응되는 지지 블록(172) 위에 정렬되고, 이들 지지 블록들은 베이스 블록(170) 위에 고정되어 있다. 기판의 하면에는 외곽을 따라 다수의 핀과 같은 외부접속단자(148)가 형성되어 있기 때문에, 각 지지 블록(172)은 기판의 하면 중앙에 대응되어 기판(140)을 지지할 수 있도록 형성된다.

기판의 상면(142)에는 볼 패드들(도 4b의 146)이 형성되어 있으며, 볼 패드들 위로 플럭스(Flux)가 도포되어 제공된다. 플럭스가 도포된 기판의 상면 위로 이송축(160)에 의해 구동되는 이송 콜렛(162)이 진공(Vacuum)을 이용하여 반도체 칩(120)을 이송한 후 솔더 볼들(122)을 대응되는 볼 패드 위에 정렬시킨 후 압착하여 플립 칩 본딩한다. 이처럼, 기판 위로 반도체 칩이 실장되어 본딩됨에 따라 플립 칩 패키지(200)가 완성된다.

이때, 종래와는 달리 본 발명에 따른 베이스 블록(170)은 각 기판(140)을 지지하는 지지 블록(172) 내부에 각각 가열수단(188)이 구비된 것을 특징으로 한다. 즉, 이송 콜렛(162)에 의해 반도체 칩(120)이 기판(140) 위에 실장될 때 지지 블록에 구비된 히터(Heater)와 같은 가열수단(188)이 기판에 열을 가하여 줌으로써 별도의 리플로우 공정이 없이 솔더 볼(122)을 용융시킬 수 있으며, 이에 따라 반도체 칩이 기판 위에 실장되면서 동시에 솔더 볼을 이용한 플립 칩 본딩이 완전하게 이루어질 수 있다.

또한, 반도체 칩이 기판 위로 놓여진 후 이송 콜렛 또는 별도의 가압수단(도시되지 않음)이 반도체 칩을 기판 위로 눌러 줌으로써 플립 칩 본딩을 잘 이루어질 수 있도록 할 수 있으며, 이에 더하여 가압수단에 초음파 발진장치(도시되지 않음)를 연결시킨 후 반도체 칩을 눌러줄 때 초음파(Ultrasonic)를 인가함으로써 반도체 칩과 기판 사이의 결합을 더욱 잘 이루어질 수 있도록 할 수 있다. 또는 이송 콜렛에 직접 초음파 발진장치를 연결시키는 것도 경우에 따라 가능하다.

이처럼, 가압수단 등에 초음파 발진장치를 연결시킴으로써 초음파를 반도체 칩에 인가하는 이유는 반도체 칩과 기판 사이의 플립 칩 본딩 결합을 보다 효율적으로 도와주기 위함이다. 종래의 리플로우 공정이 약 3분 내외의 시간 동안 열을 가하면서 이루어진 데 반하여 본 발명에 따른 공정은 별도의 리플로우 공정 없이 반도체 칩이 기판 위에 놓여지고 가압되는 등의 비교적 짧은 시간동안 가열수단이 기판에 열을 가하기 때문에 반도체 칩을 눌러주는 가압수단에 초음파를 인가함으로써 플립 칩 본딩이 더욱 용이하게 할 수 있다.

이상에서 설명한 바와 같이, 본 발명은 별도의 리플로우 공정 없이 플립 칩 패키지를 제조하는 방법에 관한 것이며, 특히 본 발명의 실시예에서는 다수의 핀들이 외부접속단자로 적용된 기판을 포함하는 플립 칩 패키지를 중심으로 설명되어 있으나 본 발명의 기술적 사상이 반드시 이에 한정되는 것은 아니며, 솔더 볼을 이용하여 플립 칩 본딩을 하는 반도체 소자의 제조 공정에 있어서 솔더 볼을 가접착한 후 별도의 리플로우 공정을 실시하여야 플립 칩 본딩을 완성하는 기타 다른 제조 공정에도 본 발명의 기술적 사상이 자유롭게 적용될 수 있음은 자명하다.

## 발명의 효과

본 발명에 따른 플립 칩 패키지 제조 방법은 종래의 반도체 칩 본딩 공정과 리플로우 공정으로 이루어지는 플립 칩 본딩 공정을 개선하여 별도의 리플로우 공정 없이 플립 칩 본딩 공정을 실시하는 것을 특징으로 하며, 이러한 발명의 특징에 따라 리플로우 공정에 소요되는 작업시간을 줄일 수 있어 플립 칩 패키지를 제조하는 데 소요되는 총 작업시간을 줄일 수 있으며, 리플로우 장치를 설치할 필요가 없어짐에 따라 종래 리플로우 장치를 설치하던 데 따른 작업장의 공간 효율이 제약되던 것을 방지할 수 있다.

## 도면의 간단한 설명

도 1은 종래의 플립 칩 패키지 제조 공정을 단계별로 도시한 순서도,

도 2a 내지 도 2d는 도 1의 각 단계를 모식적으로 도시한 공정도,

도 3은 본 발명의 일 실시예에 따른 플립 칩 패키지의 제조 공정을 단계별로 도시한 순서도,

도 4a 내지 도 4d는 도 3의 각 단계를 모식적으로 도시한 공정도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

20, 120 : 반도체 칩 22, 122 : 솔더 볼

24, 124 : 경계 30, 130 : 테이프

40, 140 : 기관 42, 142 : 상면

44, 144 : 하면 46, 146 : 볼 패드

48, 148 : 외부접속단자 60, 160 : 이송축

62, 162 : 이송 콜렛 70, 170 : 베이스 블록

72, 172 : 지지 블록 80 : 리플로우 장치

82 : 캐리어 84 : 롤러

86 : 컨베이어 벨트 88, 188 : 가열수단


100, 200 : 플립 칩 패키지(Flip chip package)

150 : 홀더 152 : 이형편


164 : 회전축 166 : 다이 콜렛

## 도면


도면1




도면2a




도면2b




도면2c




도면2d



도면3




도면4a






도면4b



도면4c



도면4d

