

1. 一种像素电路,其特征在于,应用于显示面板,像素电路包括:

驱动晶体管,包括栅极、第一极和第二极;所述驱动晶体管的栅极用于写入数据信号,所述驱动晶体管的第一极接入第一电源信号;

发光器件,包括第一极和第二极;所述发光器件的第一极与所述驱动晶体管的第二极电连接,所述发光器件的第二极接入第二电源信号;

第一发光控制模块,所述第一发光控制模块包括控制端、第一端和第二端,所述第一发光控制模块的控制端接入发光控制信号,所述第一发光控制模块的第一端接入第一电源信号,所述第一发光控制模块的第二端与所述驱动晶体管的第一极电连接;

第一栅极初始化模块,所述第一栅极初始化模块包括控制端、第一端和第二端,所述第一栅极初始化模块的控制端接入第一扫描信号,所述第一栅极初始化模块的第一端接入参考电压信号,所述第一栅极初始化模块的第二端与所述驱动晶体管的栅极电连接;

第一数据写入模块,所述第一数据写入模块包括控制端、第一端、第二端、第三端和第四端,所述第一数据写入模块的控制端接入第二扫描信号,所述第一数据写入模块的第一端接入所述数据信号,所述第一数据写入模块的第二端与所述驱动晶体管的第一极电连接,所述第一数据写入模块的第三端与所述驱动晶体管的第二极电连接,所述第一数据写入模块的第四端与所述驱动晶体管的栅极电连接;

第二发光控制模块,所述第二发光控制模块包括控制端、第一端和第二端,所述第二发光控制模块的控制端接入所述发光控制信号,所述第二发光控制模块的第一端与所述驱动晶体管的第二极电连接,所述第二发光控制模块的第二端与所述发光器件电连接;

第一存储模块,所述第一存储模块包括第一端和第二端,第一存储模块的第一端接入所述第一电源信号,所述第一存储模块的第二端与所述驱动晶体管的栅极电连接;所述第一存储模块用于存储所述驱动晶体管的电位;

分流模块,包括控制端、第一端和第二端;所述分流模块的控制端接入分流控制信号,所述分流模块的第一端与所述发光器件的第一极电连接,所述分流模块的第二端与所述发光器件的第二极电连接;所述分流模块用于在所述分流控制信号的控制下,对所述驱动晶体管产生的驱动电流进行分流;所述分流控制模块用于在所述发光器件显示高亮度时,控制所述分流模块断开,所述驱动电流全部流入所述发光器件;在所述发光器件显示低亮度时,控制所述分流模块导通,所述分流模块对所述驱动电流进行分流;部分所述驱动电流流入所述发光器件,以使所述驱动晶体管工作在饱和区。

2. 根据权利要求1所述的像素电路,其特征在于,所述分流模块包括串联连接的开关单元和限流单元,所述开关单元用于在所述分流控制信号的控制下导通,将所述限流单元接入所述像素电路;所述限流单元用于在所述开关单元导通时,限定所述分流模块的电流大小。

3. 根据权利要求2所述的像素电路,其特征在于,所述开关单元包括第一晶体管,所述第一晶体管的控制端接入所述分流控制信号,所述第一晶体管的第一极作为所述开关单元的第一端,所述第一晶体管的第二极作为所述开关单元的第二端。

4. 根据权利要求2所述的像素电路,其特征在于,所述限流单元包括:电阻、二极管和晶体管中的至少一种。

5. 根据权利要求1所述的像素电路,其特征在于,所述分流模块包括:第一晶体管,所述

第一晶体管的栅极接入所述分流控制信号,所述第一晶体管的第一极与所述发光器件的第一极电连接,所述第一晶体管的第二极与所述发光器件的第二极电连接。

6. 根据权利要求5所述的像素电路,其特征在于,所述分流模块还包括:

栅极初始化模块,包括控制端、第一端和第二端,所述栅极初始化模块的控制端接入第一扫描信号,所述栅极初始化模块的第一端接入参考电压信号,所述栅极初始化模块的第二端与所述第一晶体管的栅极电连接;

数据写入模块,包括控制端、第一端、第二端、第三端和第四端,所述数据写入模块的控制端接入第二扫描信号,所述数据写入模块的第一端接入所述分流控制信号,所述数据写入模块的第二端与所述第一晶体管的源极电连接,所述数据写入模块的第三端与所述第一晶体管的漏极电连接,所述数据写入模块的第四端与所述第一晶体管的栅极电连接;

存储模块,包括第一端和第二端,所述存储模块的第一端接入所述第一电源信号,所述存储模块的第二端与所述第一晶体管的栅极电连接。

7. 一种显示面板,其特征在于,包括:如权利要求1-6任一项所述的像素电路。

8. 一种显示装置,其特征在于,包括:如权利要求1-6任一项所述的像素电路和驱动模块;

所述驱动模块用于向所述像素电路发送分流控制信号。

9. 一种像素电路的驱动方法,其特征在于,所述像素电路应用于显示面板,包括:驱动晶体管、发光器件、第一发光控制模块、第一栅极初始化模块、第一数据写入模块、第二发光控制模块和第一存储模块和分流模块;所述分流模块包括控制端、第一端和第二端;所述分流模块的控制端接入分流控制信号,所述分流模块的第一端与所述发光器件的第一极电连接,所述分流模块的第二端与所述发光器件的第二极电连接;

所述像素电路的驱动方法包括:

向所述像素电路发送数据信号和分流控制信号,所述驱动晶体管在所述数据信号的控制下产生驱动电流;

若所述发光器件显示高亮度,则所述分流控制信号控制所述分流模块断开,所述驱动电流全部流入所述发光器件,所述发光器件显示高亮度;

若所述发光器件显示低亮度,则所述分流控制信号控制所述分流模块导通,所述分流模块对所述驱动电流进行分流;部分所述驱动电流流入所述发光器件,所述发光器件显示低亮度,以使所述驱动晶体管工作在饱和区。

10. 根据权利要求9所述的像素电路的驱动方法,其特征在于,

若所述发光器件显示低亮度,所述分流模块和所述发光器件分得的电流比例为固定值;根据所述发光器件的发光亮度和分流比例,确定所述数据信号的大小;或者,

若所述发光器件显示低亮度,所述数据信号为固定值;根据所述发光器件的发光亮度,确定所述分流控制信号的大小。

像素电路及其驱动方法、显示面板和显示装置

技术领域

[0001] 本发明实施例涉及显示技术领域,尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。

背景技术

[0002] 随着显示技术的不断发展,显示装置的应用范围越来越广泛,人们对显示装置的要求也越来越高。

[0003] 显示装置中的像素电路在驱动发光器件稳定发光方面起到了非常重要的作用。然而,现有的像素电路的性能还不够理想,在发光器件显示低灰阶(低亮度)时存在显示不良的现象。

发明内容

[0004] 本发明实施例提供一种像素电路及其驱动方法、显示面板和显示装置,以提升像素电路在低灰阶时的驱动性能。

[0005] 为实现上述技术目的,本发明实施例提供了如下技术方案:

[0006] 一种像素电路,包括:

[0007] 驱动晶体管,包括栅极、第一极和第二极;所述驱动晶体管的栅极用于写入数据信号,所述驱动晶体管的第一极接入第一电源信号;

[0008] 发光器件,包括第一极和第二极;所述发光器件的第一极与所述驱动晶体管的第二极电连接,所述发光器件的第二极接入第二电源信号;

[0009] 分流模块,包括控制端、第一端和第二端;所述分流模块的控制端接入分流控制信号,所述分流模块的第一端与所述发光器件的第一极电连接,所述分流模块的第二端与所述发光器件的第二极电连接;所述分流模块用于在所述分流控制信号的控制下,对所述驱动晶体管产生的驱动电流进行分流。

[0010] 从上述技术方案可以看出,本发明实施例通过在发光器件的两端并联分流模块,以及设置分流控制信号,可以控制驱动晶体管持续工作在饱和区,产生高亮度驱动电流;当发光器件显示高灰阶(高亮度)时,由分流控制信号控制分流模块断开,高亮度驱动电流全部流入发光器件,发光器件显示高亮度;当发光器件显示低灰阶(低亮度)时,由分流控制信号控制分流模块导通,分流模块对高亮度驱动电流进行分流,只有部分高亮度驱动电流流入发光器件,使流过发光器件的电流减小,发光器件显示低亮度。由此可见,在本发明实施例中,可以在低灰阶显示时,控制驱动晶体管稳定地工作在饱和区,产生的驱动电流和高灰阶显示时的驱动电流一致,阈值补偿和驱动电流的控制效果与高灰阶显示时一致。因此,与现有技术相比,本发明实施例有利于避免驱动晶体管的工作区域靠近亚阈值,从而提升了像素电路在低灰阶时的驱动性能,有利于改善低灰阶mura等显示不良的现象。

[0011] 进一步地,所述分流模块包括串联连接的开关单元和限流单元,所述开关单元用于在所述分流控制信号的控制下导通,将所述限流单元接入所述像素电路;所述限流单元

用于在所述开关单元导通时,限定所述分流模块的电流大小。本发明实施例中的分流模块可以通过开关单元来控制分流模块的导通和关断,通过限流单元来确定分流模块的电阻值,电路结构和控制方法简单,易于实现。

[0012] 进一步地,所述开关单元包括第一晶体管,所述第一晶体的控制端接入所述分流控制信号,所述第一晶体的第一极作为所述开关单元的第一端,所述第一晶体的第二极作为所述开关单元的第二端。本发明实施例这样设置,结构简单,且第一晶体管可以和像素电路中的其他晶体管在同一工艺中制作而成,从而有利于降低制作成本

[0013] 进一步地,所述限流单元包括:电阻、二极管和晶体管中的至少一种,这样设置,有利于简化限流单元的结构,易于实现。

[0014] 进一步地,所述分流模块包括:第一晶体管,所述第一晶体的栅极接入所述分流控制信号,所述第一晶体的第一极与所述发光器件的第一极电连接,所述第一晶体的第二极与所述发光器件的第二极电连接。这样设置,有利于简化分流模块的结构,易于实现;且第一晶体管可以和像素电路中的其他晶体管在同一工艺中制作而成,从而有利于降低制作成本。

[0015] 进一步地,所述分流模块还包括:

[0016] 栅极初始化模块,包括控制端、第一端和第二端,所述栅极初始化模块的控制端接入第一扫描信号,所述栅极初始化模块的第一端接入参考电压信号,所述栅极初始化模块的第二端与所述第一晶体的栅极电连接;

[0017] 数据写入模块,包括控制端、第一端、第二端、第三端和第四端,所述数据写入模块的控制端接入第二扫描信号,所述数据写入模块的第一端接入所述分流控制信号,所述数据写入模块的第二端与所述第一晶体的源极电连接,所述数据写入模块的第三端与所述第一晶体的漏极电连接,所述数据写入模块的第四端与所述第一晶体的栅极电连接;

[0018] 存储模块,包括第一端和第二端,所述存储模块的第一端接入所述第一电源信号,所述存储模块的第二端与所述第一晶体的栅极电连接。

[0019] 本发明实施例通过设置分流模块还包括栅极初始化模块、数据写入模块和存储模块,实现了对第一晶体的阈值电压的补偿,消除了第一晶体的阈值电压对分流的影响,实现了阈值补偿。

[0020] 相应地,本发明还提供了一种显示面板,包括如本发明任意实施例所述的像素电路。

[0021] 相应地,本发明还提供了一种显示装置,包括如本发明任意实施例所述的像素电路和驱动模块;所述驱动模块用于向所述像素电路发送分流控制信号。

[0022] 相应地,本发明还提供了一种像素电路的驱动方法,适用于本发明任意实施例所提供的像素电路;所述像素电路的驱动方法包括:

[0023] 向所述像素电路发送数据信号和分流控制信号,所述驱动晶体管在所述数据信号的控制下产生驱动电流;

[0024] 若所述发光器件显示高亮度,则所述分流控制信号控制所述分流模块断开,所述驱动电流全部流入所述发光器件,所述发光器件显示高亮度;

[0025] 若所述发光器件显示低亮度,则所述分流控制信号控制所述分流模块导通,所述分流模块对所述驱动电流进行分流;部分所述驱动电流流入所述发光器件,所述发光器件

显示低亮度。

[0026] 进一步地,若所述发光器件显示低亮度,所述分流模块和所述发光器件分得的电流比例为固定值;根据所述发光器件的发光亮度和分流比例,确定所述数据信号的大小。

[0027] 进一步地,若所述发光器件显示低亮度,所述数据信号为固定值;根据所述发光器件的发光亮度,确定所述分流控制信号的大小。

[0028] 本发明实施例通过在发光器件的两端并联分流模块,以及设置分流控制信号,可以控制驱动晶体管持续工作在饱和区,产生高亮度驱动电流;当发光器件显示高灰阶(高亮度)时,由分流控制信号控制分流模块断开,高亮度驱动电流全部流入发光器件,发光器件显示高亮度;当发光器件显示低灰阶(低亮度)时,由分流控制信号控制分流模块导通,分流模块对高亮度驱动电流进行分流,只有部分高亮度驱动电流流入发光器件,使流过发光器件的电流减小,发光器件显示低亮度。由此可见,在本发明实施例中,可以在低灰阶显示时,控制驱动晶体管稳定地工作在饱和区,产生的驱动电流和高灰阶显示时的驱动电流一致,阈值补偿和驱动电流的控制效果与高灰阶显示时一致。因此,与现有技术相比,本发明实施例有利于避免驱动晶体管的工作区域靠近亚阈值,从而提升了像素电路在低灰阶时的驱动性能,有利于改善低灰阶mura等显示不良的现象。

附图说明

[0029] 图1为现有的一种晶体管的输出特性曲线示意图;

[0030] 图2为本发明实施例提供的一种像素电路的电路示意图;

[0031] 图3为本发明实施例提供的一种像素电路的驱动时序示意图;

[0032] 图4为本发明实施例提供的另一种像素电路的结构示意图;

[0033] 图5为本发明实施例提供的又一种像素电路的结构示意图;

[0034] 图6为本发明实施例提供的又一种像素电路的结构示意图;

[0035] 图7为本发明实施例提供的又一种像素电路的结构示意图;

[0036] 图8为本发明实施例提供的又一种像素电路的结构示意图;

[0037] 图9为本发明实施例提供的又一种像素电路的结构示意图;

[0038] 图10为本发明实施例提供的又一种像素电路的电路图;

[0039] 图11为本发明实施例提供的又一种像素电路的电路图;

[0040] 图12为本发明实施例提供的又一种像素电路的电路图;

[0041] 图13为本发明实施例提供的另一种像素电路的驱动时序示意图;

[0042] 图14为本发明实施例提供的又一种像素电路的驱动时序示意图;

[0043] 图15为本发明实施例提供的一种显示面板的结构示意图;

[0044] 图16为本发明实施例提供的一种显示装置的结构示意图;

[0045] 图17为本发明实施例提供的一种像素电路的驱动方法的流程示意图。

具体实施方式

[0046] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。

[0047] 正如背景技术所述,现有的像素电路存在低灰阶(低亮度)时驱动性能差的问题。经发明人研究发现,出现该问题的原因在于,低灰阶时像素电路的阈值补偿效果较差。具体分析如下:

[0048] 像素电路包括:驱动晶体管和发光器件,驱动晶体管用于产生驱动电流,从而驱动发光器件发光。因此,发光器件的发光亮度与驱动晶体管的工作性能密切相关。

[0049] 图1为现有的一种晶体管的输出特性曲线示意图。参见图1,横坐标表示驱动晶体管的漏源电压 u_{DS} ,纵坐标表示驱动晶体管的驱动电流 i_D 。当漏源电压 u_{DS} 较低(低于预夹断电压)时,驱动晶体管工作在线型区(可变电阻区);当漏源电压 u_{DS} 较高(超过击穿电压)时,驱动晶体管工作在击穿区;当漏源电压 u_{DS} 介于预夹断电压和击穿电压之间且栅源电压 u_{GS} 高于阈值电压时,驱动晶体管工作在饱和区;当漏源电压 u_{DS} 介于预夹断电压和击穿电压之间且栅源电压 u_{GS} 低于阈值电压时,驱动晶体管工作在亚阈区。

[0050] 在现有的像素电路中,驱动晶体管在驱动发光器件发光时工作在饱和区。参见图1, $|u_{GS1}| < |u_{GS2}| < |u_{GS3}| < |u_{GS4}|$,在饱和区,随着栅源电压 $|u_{GS}|$ 的升高,驱动电流逐渐变大。令驱动晶体管的栅极电压为数据信号VDATA,驱动晶体管的源极电压为第一电源电压VDD,则驱动晶体管产生的驱动电流 I_d 为:

$$[0051] \quad I_d = \frac{W}{2L} \mu C_{ox} (u_{GS} - V_{th})^2 = \frac{W}{2L} \mu C_{ox} (V_{DATA} - V_{DD} - V_{th})^2$$

[0052] 式中, W 为沟道宽度, L 为沟道长度, μ 为电子迁移率, C_{ox} 为单位面积沟道电容, V_{th} 为阈值电压。其中,阈值电压 V_{th} 受工艺波动影响较大,相同的栅源电压 u_{GS} 可能会产生不同的驱动电流 I_d ,因此,对于设置众多像素电路的显示面板来说,驱动电流 I_d 与阈值电压 V_{th} 相关会产生mura等显示不良的现象,影响显示面板的稳定显示。

[0053] 现有技术采用阈值电压补偿来消除阈值电压对驱动电流的影响。具体地,写入驱动晶体管的栅极电压为VDATA+ V_{th} ,那么,驱动晶体管产生的驱动电流 I_d 为:

$$[0054] \quad I_d = \frac{W}{2L} \mu C_{ox} (V_{DATA} + V_{th} - V_{DD} - V_{th})^2 = \frac{W}{2L} \mu C_{ox} (V_{DATA} - V_{DD})^2$$

[0055] 由此可见,通过对栅极电压进行阈值补偿,得到栅极电压为VDATA+ V_{th} ,可以消除阈值电压 V_{th} 对驱动电流 I_d 的影响。

[0056] 然而,在低灰阶(低亮度)时,例如127灰阶(或者150nit)以下,栅源电压 $|u_{GS}|$ 较低。由图1中可以看出,随着栅源电压 $|u_{GS}|$ 的降低,驱动晶体管逐渐由饱和区向亚阈区转移,相应地,驱动电流 I_d 会受到亚阈区的影响,不再符合上述饱和区的表达式。基于饱和区的阈值补偿方案也不再适用于低灰阶下的驱动晶体管。

[0057] 综上所述,一方面,现有像素电路的阈值补偿对于低灰阶下的驱动晶体管的补偿效果较差,低灰阶下驱动电流受工艺波动影响较大;另一方面,低灰阶下的驱动电流不再符合上述饱和区的驱动电流表达式。因此,现有的像素电路在低灰阶(低亮度)下,驱动晶体管产生的驱动电流与需求的驱动电流存在偏差,驱动性能较差。

[0058] 有鉴于此,本发明实施例提供了一种像素电路。图2为本发明实施例提供的一种像素电路的电路示意图。参见图2,该像素电路包括驱动晶体管DTFT、发光器件LB和分流模块100。

[0059] 其中,驱动晶体管DTFT包括栅极、第一极和第二极;驱动晶体管DTFT的栅极用于写入数据信号VDATA,驱动晶体管DTFT的第一极接入第一电源信号VDD。由于在显示面板中晶

晶体管为对称结构,因此,晶体管的第一极可以称作源极或漏极,相应地,晶体管的第二极可以称作漏极或源极。在以下描述中,将驱动晶体管DTFT的第一极称作源极,驱动晶体管DTFT的第二极称作漏极。

[0060] 发光器件LB包括第一极和第二极;发光器件LB的第一极与驱动晶体管DTFT的第二极电连接,发光器件LB的第二极接入第二电源信号VSS。发光器件LB是指在驱动电流的驱动下能够发光的元器件,示例性地,发光器件LB包括有机发光二极管(Organic Light-Emitting Diode,OLED)、微发光二极管(Micro Light Emitting Diode, Micro LED)和量子点发光二极管(Quantum Dot Light Emitting Diodes,QLED)中的至少一种。可选地,发光器件LB的第一极为阳极,第二极为阴极,相应地第一电源信号VDD为高电平,第二电源信号VSS为低电平;可选地,发光器件LB的第一极为阴极,第二极为阳极,相应地第一电源信号VDD为低电平,第二电源信号VSS为高电平。在以下描述中,以发光器件LB的第一极为阳极,第二极为阴极为例进行说明。

[0061] 分流模块100包括控制端、第一端和第二端;分流模块100的控制端接入分流控制信号FR,分流模块100的第一端与发光器件LB的阳极电连接,分流模块100的第二端与发光器件LB的阴极电连接,即分流模块100并联在发光器件LB的两端;分流模块100用于在分流控制信号FR的控制下,对驱动晶体管DTFT产生的驱动电流进行分流。

[0062] 示例性地,该像素电路的驱动方法包括:控制驱动晶体管DTFT持续工作在饱和区,产生高亮度驱动电流;当发光器件LB显示高灰阶(高亮度)时,由分流控制信号FR控制分流模块100断开,高亮度驱动电流全部流入发光器件LB,发光器件LB显示高亮度;当发光器件LB显示低灰阶(低亮度)时,由分流控制信号FR控制分流模块100导通,分流模块100对高亮度驱动电流进行分流,只有部分高亮度驱动电流流入发光器件LB,发光器件LB显示低亮度。

[0063] 本发明实施例通过在发光器件LB的两端并联分流模块100,以及设置分流控制信号FR,可以在低灰阶显示时,控制驱动晶体管DTFT稳定地工作在饱和区,产生的驱动电流和高灰阶显示时的驱动电流一致,阈值补偿和驱动电流的控制效果与高灰阶显示时一致。因此,与现有技术相比,本发明实施例有利于避免驱动晶体管DTFT的工作区域靠近亚阈区,从而提升了像素电路在低灰阶时的驱动性能,有利于改善低灰阶mura等显示不良的现象。

[0064] 继续参见图2,可选地,像素电路还可以包括第一发光控制模块200、第一栅极初始化模块300、第一数据写入模块400、第二发光控制模块500、阳极初始化模块600和第一存储模块700。

[0065] 第一发光控制模块200包括控制端、第一端和第二端,第一发光控制模块200的控制端接入发光控制信号EM_N,第一发光控制模块200的第一端接入第一电源信号VDD,第一发光控制模块200的第二端与驱动晶体管DTFT的源极电连接;第一发光控制模块200用于在发光阶段导通,以向驱动晶体管DTFT的源极提供电压。

[0066] 第一栅极初始化模块300包括控制端、第一端和第二端,第一栅极初始化模块300的控制端接入第一扫描信号S1_N,第一栅极初始化模块300的第一端接入参考电压信号VREF,第一栅极初始化模块300的第二端与驱动晶体管DTFT的栅极电连接。第一栅极初始化模块300用于在初始化阶段导通,以对驱动晶体管DTFT的栅极进行初始化,确保在数据写入阶段,驱动晶体管DTFT处于导通状态。

[0067] 第一数据写入模块400包括控制端409、第一端401、第二端402、第三端403和第四

端404,第一数据写入模块400的控制端409接入第二扫描信号S2_N,第一数据写入模块400的第一端401接入数据信号VDATA,第一数据写入模块400的第二端402与驱动晶体管DTFT的源极电连接,第一数据写入模块400的第三端403与驱动晶体管DTFT的漏极电连接,第一数据写入模块400的第四端404与驱动晶体管DTFT的栅极电连接。第一数据写入模块400用于在数据写入阶段导通,将数据信号VDATA写入驱动晶体管DTFT的栅极。

[0068] 阳极初始化模块600包括控制端、第一端和第二端,阳极初始化模块600的控制端接入第一扫描信号S1_N,阳极初始化模块600的第一端接入参考电压信号VREF,阳极初始化模块600的第二端与发光器件LB的阳极电连接。阳极初始化模块600用于在初始化阶段导通,以对发光器件LB的阳极进行初始化。

[0069] 第二发光控制模块500包括控制端、第一端和第二端,第二发光控制模块500的控制端接入发光控制信号EM_N,第二发光控制模块500的第一端与驱动晶体管DTFT的漏极电连接,第二发光控制模块500的第二端与发光器件LB电连接;第二发光控制模块500用于在发光阶段导通,以将驱动晶体管DTFT产生的驱动电流传输至发光器件LB。

[0070] 第一存储模块700包括第一端和第二端,第一存储模块700的第一端接入第一电源信号VDD,第一存储模块700的第二端与驱动晶体管DTFT的栅极电连接;第一存储模块700用于存储驱动晶体管DTFT的电位,以确保在发光阶段驱动晶体管DTFT的栅极电位稳定,驱动晶体管DTFT产生稳定的驱动电流。

[0071] 图3为本发明实施例提供的一种像素电路的驱动时序示意图。结合图2和图3,以像素电路由P型晶体管构成为例进行说明。高灰阶显示时的驱动阶段称为高灰阶阶段T1,低灰阶显示时的驱动阶段称为低灰阶阶段T2。

[0072] 高灰阶阶段T1包括:初始化阶段T11、数据写入阶段T12和发光阶段T13。

[0073] 初始化阶段T11,发光控制信号EM_N、第二扫描信号S2_N和分流控制信号FR为高电平,第一扫描信号S1_N为低电平。发光控制信号EM_N控制第一发光控制模块200和第二发光控制模块500断开;第二扫描信号S2_N控制第一数据写入模块400断开;分流控制信号FR控制分流模块100断开。第一扫描信号S1_N控制第一栅极初始化模块300导通,参考电压信号VREF初始化驱动晶体管DTFT的栅极,确保在数据写入阶段T12,驱动晶体管DTFT处于导通状态;第一扫描信号S1_N控制阳极初始化模块600导通,参考电压信号VREF初始化发光器件LB的阳极。

[0074] 数据写入阶段T12,提供与发光器件LB的发光亮度对应的数据信号VDATA。发光控制信号EM_N、第一扫描信号S1_N和分流控制信号FR为高电平,第二扫描信号S2_N为低电平。发光控制信号EM_N控制第一发光控制模块200和第二发光控制模块500断开;第一扫描信号S1_N控制第一栅极初始化模块300和阳极初始化模块600断开;分流控制信号FR控制分流模块100断开。第二扫描信号S2_N控制第一数据写入模块400导通,以将数据信号VDATA经由驱动晶体管DTFT的源极和漏极写入驱动晶体管DTFT的栅极。驱动晶体管DTFT的栅极电压逐渐升高,写至VDATA+V_{th}时,数据写入阶段完成。

[0075] 发光阶段T13,第一扫描信号S1_N、第二扫描信号S2_N和分流控制信号FR为高电平,发光控制信号EM_N为低电平。第一扫描信号S1_N控制第一栅极初始化模块300和阳极初始化模块600断开;第二扫描信号S2_N控制第一数据写入模块400断开;分流控制信号FR控制分流模块100断开。发光控制信号EM_N控制第一发光控制模块200和第二发光控制模块

500导通,驱动晶体管DTFT的栅极电压为VDATA+Vth,源极电压施加第一电源VDD,从而产生高亮度驱动电流,并流入发光器件LB的阳极,驱动发光器件LB发光。那么,在发光阶段,驱动晶体管DTFT产生的驱动电流Id为:

$$[0076] \quad I_d = \frac{W}{2L} \mu C_{ox} (V_{DATA} + V_{th} - V_{DD} - V_{th})^2 = \frac{W}{2L} \mu C_{ox} (V_{DATA} - V_{DD})^2。$$

[0077] 因此,本发明实施例提供的像素电路消除了阈值电压Vth对驱动电流Id的影响,实现了阈值补偿。且由上述步骤可以看出,在高灰阶阶段T1,分流控制信号FR控制分流模块100断开,高亮度驱动电流全部流入发光器件LB,发光器件LB显示高灰阶(高亮度)。

[0078] 低灰阶阶段T2包括:初始化阶段T21、数据写入阶段T22和发光阶段T23。

[0079] 初始化阶段T21,发光控制信号EM_N、第二扫描信号S2_N和分流控制信号FR为高电平,第一扫描信号S1_N为低电平。发光控制信号EM_N控制第一发光控制模块200和第二发光控制模块500断开;第二扫描信号S2_N控制第一数据写入模块400断开;分流控制信号FR控制分流模块100断开。第一扫描信号S1_N控制第一栅极初始化模块300导通,参考电压信号VREF初始化驱动晶体管DTFT的栅极,确保在数据写入阶段T22,驱动晶体管DTFT处于导通状态;第一扫描信号S1_N控制阳极初始化模块600导通,参考电压信号VREF初始化发光器件LB的阳极。

[0080] 数据写入阶段T22,提供比发光器件LB的发光亮度所需的电压值低的数据信号VDATA,确保在该数据信号VDATA的驱动下,驱动晶体管DTFT工作在远离亚阈区的饱和区。发光控制信号EM_N、第一扫描信号S1_N和分流控制信号FR为高电平,第二扫描信号S2_N为低电平。发光控制信号EM_N控制第一发光控制模块200和第二发光控制模块500断开;第一扫描信号S1_N控制第一栅极初始化模块300和阳极初始化模块600断开;分流控制信号FR控制分流模块100断开。第二扫描信号S2_N控制第一数据写入模块400导通,以将数据信号VDATA经由驱动晶体管DTFT的源极和漏极写入驱动晶体管DTFT的栅极。驱动晶体管DTFT的栅极电压逐渐升高,写至VDATA+Vth时,数据写入阶段完成。

[0081] 发光阶段T23,第一扫描信号S1_N和第二扫描信号S2_N,分流控制信号FR和发光控制信号EM_N为低电平。第一扫描信号S1_N控制第一栅极初始化模块300和阳极初始化模块600断开;第二扫描信号S2_N控制第一数据写入模块400断开。分流控制信号FR控制分流模块100导通;发光控制信号EM_N控制第一发光控制模块200和第二发光控制模块500导通,驱动晶体管DTFT的栅极电压为VDATA+Vth,源极电压施加第一电源VDD,从而产生高亮度驱动电流。由于在该数据信号VDATA的驱动下,驱动晶体管DTFT工作在远离亚阈区的饱和区,因此,驱动晶体管DTFT产生的驱动电流Id的公式与高灰阶阶段T1相同,均为:

$$[0082] \quad I_d = \frac{W}{2L} \mu C_{ox} (V_{DATA} + V_{th} - V_{DD} - V_{th})^2 = \frac{W}{2L} \mu C_{ox} (V_{DATA} - V_{DD})^2。$$

[0083] 因此,本发明实施例提供的像素电路消除了低灰阶阶段T2的阈值电压Vth对驱动电流Id的影响,实现了阈值补偿。由于分流控制信号FR控制分流模块100导通,只有部分高亮度驱动电流流入发光器件LB,使得发光器件LB显示低灰阶(低亮度);另外部分高亮度驱动电流流入分流模块100。

[0084] 在上述各实施例中,分流模块100的设置方式有多种,下面就其中的几种设置方式进行说明,但不作为对本发明的限定。

[0085] 图4为本发明实施例提供的另一种像素电路的结构示意图。参见图4,在本发明的

一种实施方式中,可选地,分流模块100包括:第一晶体管M1,第一晶体管M1的栅极接入分流控制信号FR,第一晶体管M1的第一极与发光器件LB的阳极电连接,第一晶体管M1的第二极与发光器件LB的阴极电连接。本实施方式设置分流模块100包括第一晶体管M1,结构简单,易于实现;且第一晶体管M1可以和像素电路中的其他晶体管在同一工艺中制作而成,从而有利于降低制作成本。

[0086] 其中,可选地,第一晶体管M1的工作特性与驱动晶体管类似,可以通过控制第一晶体管M1的栅极电压值(即分流控制信号FR的电压值)来控制第一晶体管M1工作在饱和区,从而控制第一晶体管M1的电流值,即控制分流模块100分得的电流值;可选地,第一晶体管M1的工作特性与开关晶体管类似,可以通过控制第一晶体管M1的栅极电压值(即分流控制信号FR的电压值)来控制第一晶体管M1工作在线性区,从而控制第一晶体管M1的电阻值,这样,通过计算第一晶体管M1和发光器件LB的电阻比,得到分流模块100分得的电流值。

[0087] 基于此,本实施方式至少可以提供以下驱动方式:

[0088] 在本发明提供的一种驱动方式中,可选地,通过控制第一晶体管M1的电流值的方式调节流经发光器件LB的电流值。具体地,在低灰阶显示时的数据写入阶段,数据信号VDATA为固定值。那么,在发光阶段,驱动晶体管DTFT产生的驱动电流为固定值,即流过发光器件LB和第一晶体管M1的电流值的总和为固定值。与此同时,在发光阶段,根据发光器件LB的发光亮度,提供分流控制信号FR,该分流控制信号FR的大小可以控制流过第一晶体管M1的电流值,从而间接控制流过发光器件LB的电流。可以理解的是,该数据信号VDATA控制驱动晶体管DTFT工作在远离亚阈区的饱和区。

[0089] 在本发明提供的一种驱动方式中,可选地,通过控制驱动晶体管DTFT的电流值的方式调节流经发光器件LB的电流值,且分流模块100和发光器件LB分得的电流比例为固定值。具体地,在低灰阶显示时的数据写入阶段,提供相应的数据信号VDATA,该数据信号VDATA根据发光器件LB的发光亮度和分流比例确定。其中,分流比例可以是分流模块100的电流值与发光器件LB的电流值的比值,可以是发光器件LB的电流值与分流模块100的电流值的比值,可以是分流模块100的电流值与驱动晶体管DTFT产生的驱动电流的比值,还可以是发光器件LB的电流值与驱动晶体管DTFT产生的驱动电流的比值。在发光阶段,驱动晶体管DTFT产生的驱动电流按照分流模块100和发光器件LB分得的电流比例分别流入分流模块100和发光器件LB中。可以理解的是,该数据信号VDATA控制驱动晶体管DTFT工作在远离亚阈区的饱和区。

[0090] 在本发明提供的一种驱动方式中,可选地,通过同时控制驱动晶体管DTFT的电流值,以及控制第一晶体管M1的电流值的方式调节流经发光器件LB的电流值。具体地,在低灰阶显示时的数据写入阶段,数据信号VDATA为可调信号,在发光阶段,驱动晶体管DTFT产生的驱动电流为可调节值。与此同时,在发光阶段,提供的分流控制信号FR为可调节值,第一晶体管M1产生的电流值为可调节值,从而间接控制流过发光器件LB的电流。可以理解的是,该数据信号VDATA控制驱动晶体管DTFT工作在远离亚阈区的饱和区。

[0091] 图5为本发明实施例提供的又一种像素电路的结构示意图。参见图5,在上述各实施方式的基础上,可选地,分流模块还包括:第二栅极初始化模块110、第二数据写入模块120和第二存储模块130。

[0092] 第二栅极初始化模块110包括控制端、第一端和第二端,第二栅极初始化模块110

的控制端接入第一扫描信号S1_N,第二栅极初始化模块110的第一端接入参考电压信号VREF,第二栅极初始化模块110的第二端与第一晶体管M1的栅极电连接。第二栅极初始化模块110用于在初始化阶段导通,以对第一晶体管M1的栅极进行初始化,确保在数据写入阶段,第一晶体管M1处于导通状态。

[0093] 第二数据写入模块120包括控制端129、第一端121、第二端122、第三端123和第四端124,第二数据写入模块120的控制端129接入第二扫描信号S2_N,第二数据写入模块120的第一端121接入分流控制信号FR,第二数据写入模块120的第二端122与第一晶体管M1的源极电连接,第二数据写入模块120的第三端123与第一晶体管M1的漏极电连接,第二数据写入模块120的第四端124与第一晶体管M1的栅极电连接。第二数据写入模块120用于在数据写入阶段导通,将分流控制信号FR写入第一晶体管M1的栅极。

[0094] 第二存储模块130包括第一端和第二端,第二存储模块130的第一端接入第一电源信号VDD,第二存储模块130的第二端与第一晶体管M1的栅极电连接;第二存储模块130用于存储第一晶体管M1的电位,以确保在发光阶段第一晶体管M1的栅极电位稳定,第一晶体管M1产生稳定的驱动电流。

[0095] 结合图3和图5,该像素电路的驱动方法包括显示高灰阶(高亮度)的高灰阶阶段T1和显示低灰阶(低亮度)的低灰阶阶段T2。

[0096] 在高灰阶阶段T1,本实施方式与前述实施方式的驱动过程类似,不再赘述。

[0097] 在低灰阶阶段T2,示例性地,采用通过控制第一晶体管M1的电流值的方式调节流经发光器件LB的电流值。具体地,低灰阶阶段T2包括:初始化阶段T21、数据写入阶段T22和发光阶段T23。

[0098] 初始化阶段T21,第一扫描信号S1_N控制第一栅极初始化模块300导通,参考电压信号VREF初始化驱动晶体管DTFT的栅极,确保在数据写入阶段T22,驱动晶体管DTFT处于导通状态;第一扫描信号S1_N控制阳极初始化模块600导通,参考电压信号VREF初始化发光器件LB的阳极。与此同时,第一扫描信号S1_N控制第二栅极初始化模块110导通,参考电压信号VREF初始化第一晶体管M1的栅极,确保在数据写入阶段T22,第一晶体管M1处于导通状态。

[0099] 数据写入阶段T22,提供比发光器件LB的发光亮度所需的电压值低的数据信号VDATA,确保在该数据信号VDATA的驱动下,驱动晶体管DTFT工作在远离亚阈区的饱和区。第二扫描信号S2_N控制第一数据写入模块400导通,以将数据信号VDATA经由驱动晶体管DTFT的源极和漏极写入驱动晶体管DTFT的栅极。驱动晶体管DTFT的栅极电压逐渐升高,写至 $V_{DATA}+V_{th1}$,实现了阈值补偿, V_{th1} 为驱动晶体管的阈值电压。与此同时,第二扫描信号S2_N控制第二数据写入模块120导通,以将分流控制信号FR经由第一晶体管M1的源极和漏极写入第一晶体管M1的栅极。第一晶体管M1的栅极电压逐渐升高,写至 $FR+V_{th2}$,实现了阈值补偿, V_{th2} 为第一晶体管M1的阈值电压。

[0100] 发光阶段T23,发光控制信号EM_N控制第一发光控制模块200和第二发光控制模块500导通,驱动晶体管DTFT产生的高亮度驱动电流消除了阈值电压 V_{th1} 的影响。与驱动晶体管DTFT类似,第一晶体管M1产生的分流电流也消除了阈值电压 V_{th2} 的影响。

[0101] 因此,本实施方式提供的像素电路消除了低灰阶阶段T2的驱动晶体管DTFT的阈值电压 V_{th1} 对驱动电流 I_d 的影响,以及第一晶体管M1的阈值电压 V_{th2} 对分流的影响,实现了

阈值补偿。

[0102] 在上述各实施方式中,可选地,在低灰阶阶段T2,通过提高数据信号VDATA产生的驱动电流的数值,以及,对应提高分流控制信号FR产生的分流电流的数值,避免第一晶体管M1接近亚阈值。示例性地,分流模块100的分流为数据信号VDATA产生的驱动电流的1/3或1/3以上,优选为1/2以上。

[0103] 在上述各实施方式中,可选地,分流模块100的分流为数据信号VDATA产生的驱动电流的2/3以下,这样,可以避免分流模块100的分流过大而增大像素电路的功耗。

[0104] 图6为本发明实施例提供的又一种像素电路的结构示意图。参见图6,在本发明的一种实施方式中,可选地,分流模块100包括串联连接的开关单元140和限流单元150,开关单元140用于在分流控制信号FR的控制下导通,将限流单元150接入像素电路;限流单元150用于在开关单元140导通时,限定分流模块100的电流大小。其中,开关单元140是指具有开关功能的器件,能够在分流控制信号FR的控制下导通或者断开,开关单元140的电阻值可忽略不计。限流单元150是指具有阻性功能的器件,呈现出一定的电阻值,在开关单元140在导通状态下,限流单元150的设置限定了分流模块100的电流大小,进而能够限定发光器件LB的分流大小。若限流单元150的电阻值较大,则分流模块100的分流较小;若限流单元150的电阻值较小,则分流模块100的分流较大。示例性地,限流单元150的电阻值为固定值,那么分流模块100的电阻值为固定值,分流模块100和发光器件LB分得的电流比例为固定值。

[0105] 基于此,本实施方式至少可以提供以下驱动方式:

[0106] 在本发明提供的一种驱动方式中,可选地,通过控制驱动晶体管DTFT的电流值的方式调节流经发光器件LB的电流值。具体地,在低灰阶显示时的数据写入阶段,提供相应的数据信号VDATA,该数据信号VDATA根据发光器件的发光亮度和分流比例确定。其中,分流比例可以是限流单元150的电阻值与发光器件LB的电阻值的比值,可以是发光器件LB的电阻值和限流单元150的电阻值的比值,可以是限流单元150和驱动晶体管DTFT产生的驱动电流的比值,还可以是发光器件LB的电流值和驱动晶体管DTFT产生的驱动电流的比值。在发光阶段,驱动晶体管DTFT产生的驱动电流按照分流模块100和发光器件LB分得的电流比例分别流入分流模块100和发光器件LB中。可以理解的是,该数据信号VDATA控制驱动晶体管DTFT工作在远离亚阈值的饱和区。

[0107] 由此可见,本实施方式中的分流模块100可以通过开关单元140来控制分流模块100的导通和关断,通过限流单元150来确定分流模块100的电阻值,电路结构和控制方法简单,易于实现。

[0108] 其中,开关单元140和限流单元150的设置方式有多种,下面就其中的几种设置方式进行说明,但不作为对本发明的限定。

[0109] 图7为本发明实施例提供的又一种像素电路的结构示意图。参见图7,在本发明的一种实施方式中,可选地,开关单元140包括第一晶体管M1,第一晶体管M1的控制端接入分流控制信号FR,第一晶体管M1的源极作为开关单元140的第一端,第一晶体管M1的漏极作为开关单元140的第二端。其中,第一晶体管M1为开关晶体管,第一晶体管M1在导通时的电阻可忽略。限流单元150包括电阻R1,电阻R1的第一端作为限流单元150的第一端,电阻R2的第二端作为限流单元150的第二端。电阻R1的阻值为固定值,电阻R1例如可以是半导体电阻,可以采用较小尺寸实现较大的阻值。本实施方式这样设置,结构简单,且第一晶体管M1

可以和像素电路中的其他晶体管在同一工艺中制作而成,从而有利于降低制作成本。

[0110] 图8为本发明实施例提供的又一种像素电路的结构示意图。参见图8,在本发明的一种实施方式中,可选地,开关单元140包括第一晶体管M1,第一晶体管M1的控制端接入分流控制信号FR,第一晶体管M1的源极作为开关单元140的第一端,第一晶体管M1的漏极作为开关单元140的第二端。其中,第一晶体管M1为开关晶体管,第一晶体管M1在导通时的电阻可忽略。限流单元150包括二极管D1,二极管D1的第一端作为限流电压150的第一端,二极管D1的第二端作为限流单元150的第二端。二极管D1具有一定的电阻,可以实现限流单元150的功能。本实施方式这样设置,结构简单,且第一晶体管M1可以和像素电路中的其他晶体管在同一工艺中制作而成,从而有利于降低制作成本。

[0111] 图9为本发明实施例提供的又一种像素电路的结构示意图。参见图9,在本发明的一种实施方式中,可选地,分流控制信号包括第一分流控制信号FR1和第二分流控制信号FR2,开关单元140包括第一晶体管M1,第一晶体管M1的控制端接入第一分流控制信号FR1,第一晶体管M1的源极作为开关单元140的第一端,第一晶体管M1的漏极作为开关单元140的第二端。其中,第一晶体管M1为开关晶体管,第一晶体管M1在导通时的电阻可忽略。限流单元150包括第二晶体管M2,第二晶体管M2的栅极接入第二分流控制信号FR2,第二晶体管M2的源极与第一晶体管M1的漏极电连接,第二晶体管M2的漏极与发光器件LB的阴极电连接。其中,第二晶体管M2在第二分流控制信号FR2的控制下,工作在线型区,且第二晶体管M2的电阻值可调。针对本实施方式提供的像素电路,其驱动方法可以基于本发明的其他实施方式中的驱动方法实现,驱动方法类似,这里不再赘述。本实施方式设置分流模块100包括第一晶体管M1和第二晶体管M2,结构简单,易于实现;且第一晶体管M1和第二晶体管M2可以和像素电路中的其他晶体管在同一工艺中制作而成,从而有利于降低制作成本。

[0112] 图10为本发明实施例提供的又一种像素电路的电路图。参见图10,在本发明的一种实施方式中,可选地,分流模块100包括串联连接的第一晶体管M1和电阻R1,第一晶体管M1的栅极接入分流控制信号FR,第一晶体管M1的源极与发光器件LB的阳极电连接。电阻R1的第一端与第一晶体管M1的漏极电连接,电阻R1的第二端与发光器件LB的阴极电连接。

[0113] 第一发光控制模块200包括第三晶体管M3,第三晶体管M3的栅极接入发光控制信号EM_N,第三晶体管M3的源极接入第一电源信号VDD,第三晶体管M3的漏极与驱动晶体管DTFT的源极电连接。

[0114] 第一栅极初始化模块300包括第四晶体管M4,第四晶体管M4的栅极接入第一扫描信号S1_N,第四晶体管M4的源极接入参考电压信号,第四晶体管M4的漏极与驱动晶体管DTFT的栅极电连接。

[0115] 数据写入模块400包括第五晶体管M5和第六晶体管M6,第五晶体管M5的栅极接入第二扫描信号S2_N,第五晶体管M5的源极与驱动晶体管DTFT的漏极电连接,第五晶体管M5的漏极与驱动晶体管DTFT的栅极电连接;第六晶体管M6的栅极接入第二扫描信号S2_N,第六晶体管M6的源极接入数据信号VDATA,第六晶体管M6的漏极与驱动晶体管DTFT的源极电连接。

[0116] 第二发光控制模块500包括第七晶体管M7,第七晶体管M7的栅极接入发光控制信号EM_N,第七晶体管M7的源极与驱动晶体管DTFT的漏极电连接,第七晶体管M7的漏极与发光器件LB的阳极电连接。

[0117] 第一存储模块700包括第一电容CST1,第一电容CST1的第一极与第一电源信号VDD电连接,第一电容CST1的第二极与驱动晶体管DTFT的栅极电连接。

[0118] 结合图3和图10,该像素电路的驱动方法包括显示高灰阶(高亮度)的高灰阶阶段T1和显示低灰阶(低亮度)的低灰阶阶段T2。以各晶体管均为P型晶体管为例进行说明。在高灰阶阶段T1,该像素电路的驱动过程包括:初始化阶段T11、数据写入阶段T12和发光阶段T13。

[0119] 初始化阶段T11,发光控制信号EM_N、第二扫描信号S2_N和分流控制信号FR为高电平,第一扫描信号S1_N为低电平。发光控制信号EM_N控制第三晶体管M3和第七晶体管M7断开;第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6断开;分流控制信号FR控制第一晶体管M1断开。第一扫描信号S1_N控制第四晶体管M4导通,参考电压信号VREF初始化驱动晶体管DTFT的栅极,确保在数据写入阶段T12,驱动晶体管DTFT处于导通状态;第一扫描信号S1_N控制第八晶体管M8导通,参考电压信号VREF初始化发光器件LB的阳极。

[0120] 数据写入阶段T12,提供与发光器件LB的发光亮度对应的数据信号VDATA。发光控制信号EM_N、第一扫描信号S1_N和分流控制信号FR为高电平,第二扫描信号S2_N为低电平。发光控制信号EM_N控制第三晶体管M3和第七晶体管M7断开;第一扫描信号S1_N控制第四晶体管M4和第八晶体管M8断开;分流控制信号FR控制第一晶体管M1断开。第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6导通,以将数据信号VDATA经由第六晶体管M6、驱动晶体管DTFT的源极和漏极、第五晶体管M5写入驱动晶体管DTFT的栅极。驱动晶体管DTFT的栅极电压逐渐升高,写至VDATA+V_{th}时,数据写入阶段完成。

[0121] 发光阶段T13,第一扫描信号S1_N、第二扫描信号S2_N和分流控制信号FR为高电平,发光控制信号EM_N为低电平。第一扫描信号S1_N控制第四晶体管M4和第八晶体管M8断开;第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6断开;分流控制信号FR控制第一晶体管M1断开。发光控制信号EM_N控制第三晶体管M3和第七晶体管M7导通,驱动晶体管DTFT的栅极电压为VDATA+V_{th},源极电压施加第一电源VDD,从而产生高亮度驱动电流,并流入发光器件LB的阳极,驱动发光器件LB发光。

[0122] 在高灰阶阶段T1,本发明实施例提供的像素电路消除了阈值电压V_{th}对驱动电流I_d的影响,实现了阈值补偿。且分流控制信号FR控制第一晶体管M1断开,高亮度驱动电流全部流入发光器件LB,发光器件LB显示高灰阶(高亮度)。

[0123] 在低灰阶阶段T2,采用通过控制驱动晶体管DTFT的电流值的方式调节流经发光器件LB的电流值。具体地,低灰阶阶段T2包括:初始化阶段T21、数据写入阶段T22和发光阶段T23。

[0124] 初始化阶段T21,发光控制信号EM_N、第二扫描信号S2_N和分流控制信号FR为高电平,第一扫描信号S1_N为低电平。发光控制信号EM_N控制第三晶体管M3和第七晶体管M7断开;第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6断开;分流控制信号FR控制第一晶体管M1断开。第一扫描信号S1_N控制第四晶体管M4导通,参考电压信号VREF初始化驱动晶体管DTFT的栅极,确保在数据写入阶段T22,驱动晶体管DTFT处于导通状态;第一扫描信号S1_N控制第八晶体管M8导通,参考电压信号VREF初始化发光器件LB的阳极。

[0125] 数据写入阶段T22,提供比发光器件LB的发光亮度所需的电压值低的数据信号VDATA,确保在该数据信号VDATA的驱动下,驱动晶体管DTFT工作在远离亚阈区的饱和区。发

光控制信号EM_N、第一扫描信号S1_N和分流控制信号FR为高电平,第二扫描信号S2_N为低电平。发光控制信号EM_N控制第三晶体管M3和第七晶体管M7断开;第一扫描信号S1_N控制第四晶体管M4和第八晶体管M8断开;分流控制信号FR控制第一晶体管M1断开。第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6导通,以将数据信号VDATA经由驱动晶体管DTFT的源极和漏极写入驱动晶体管DTFT的栅极。驱动晶体管DTFT的栅极电压逐渐升高,写至VDATA+V_{th}时,数据写入阶段完成。

[0126] 发光阶段T23,第一扫描信号S1_N和第二扫描信号S2_N,分流控制信号FR和发光控制信号EM_N为低电平。第一扫描信号S1_N控制第四晶体管M4和第八晶体管M8断开;第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6断开。分流控制信号FR控制第一晶体管M1导通;发光控制信号EM_N控制第三晶体管M3和第七晶体管M7导通,驱动晶体管DTFT的栅极电压为VDATA+V_{th},源极电压施加第一电源VDD,从而产生高亮度驱动电流。由于在该数据信号VDATA的驱动下,驱动晶体管DTFT工作在远离亚阈区的饱和区,因此,驱动晶体管DTFT产生的驱动电流I_d的公式与高灰阶阶段T1相同。

[0127] 因此,本发明实施例提供的像素电路消除了低灰阶阶段T2的阈值电压V_{th}对驱动电流I_d的影响,实现了阈值补偿。由于分流控制信号FR控制第一晶体管M1导通,只有部分高亮度驱动电流流入发光器件LB,使得发光器件LB显示低灰阶(低亮度),另外部分高亮度驱动电流流入电阻R1。

[0128] 图11为本发明实施例提供的又一种像素电路的电路图。参见图11,在本发明的一种实施方式中,可选地,分流模块100包括:第一晶体管M1,第一晶体管M1的栅极接入分流控制信号FR,第一晶体管M1的第一极与发光器件LB的阳极电连接,第一晶体管M1的第二极与发光器件LB的阴极电连接。

[0129] 结合图3和图11,该像素电路的驱动方法包括显示高灰阶(高亮度)的高灰阶阶段T1和显示低灰阶(低亮度)的低灰阶阶段T2。

[0130] 在高灰阶阶段T1,本实施方式与前述实施方式的驱动过程类似,不再赘述。

[0131] 在低灰阶阶段T2,采用通过控制第一晶体管M1的电流值的方式调节流经发光器件LB的电流值。具体地,低灰阶阶段T2包括:初始化阶段T21、数据写入阶段T22和发光阶段T23。

[0132] 初始化阶段T21,发光控制信号EM_N、第二扫描信号S2_N和分流控制信号FR为高电平,第一扫描信号S1_N为低电平。发光控制信号EM_N控制第三晶体管M3和第七晶体管M7断开;第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6断开;分流控制信号FR控制第一晶体管M1断开。第一扫描信号S1_N控制第四晶体管M4导通,参考电压信号VREF初始化驱动晶体管DTFT的栅极,确保在数据写入阶段T22,驱动晶体管DTFT处于导通状态;第一扫描信号S1_N控制第八晶体管M8导通,参考电压信号VREF初始化发光器件LB的阳极。

[0133] 数据写入阶段T22,提供比发光器件LB的发光亮度所需的电压值低的数据信号VDATA,确保在该数据信号VDATA的驱动下,驱动晶体管DTFT工作在远离亚阈区的饱和区,且数据信号VDATA为固定值。发光控制信号EM_N、第一扫描信号S1_N和分流控制信号FR为高电平,第二扫描信号S2_N为低电平。发光控制信号EM_N控制第三晶体管M3和第七晶体管M7断开;第一扫描信号S1_N控制第四晶体管M4和第八晶体管M8断开;分流控制信号FR控制第一晶体管M1断开。第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6导通,以将数据信号

VDATA经由驱动晶体管DTFT的源极和漏极写入驱动晶体管DTFT的栅极。驱动晶体管DTFT的栅极电压逐渐升高,写至VDATA+V_{th}时,数据写入阶段完成。

[0134] 发光阶段T23,第一扫描信号S1_N和第二扫描信号S2_N,分流控制信号FR和发光控制信号EM_N为低电平。第一扫描信号S1_N控制第四晶体管M4和第八晶体管M8断开;第二扫描信号S2_N控制第五晶体管M5和第六晶体管M6断开。发光控制信号EM_N控制第三晶体管M3和第七晶体管M7导通,驱动晶体管DTFT的栅极电压为VDATA+V_{th},源极电压施加第一电源VDD,从而产生高亮度驱动电流。由于数据信号VDATA为固定值,驱动晶体管DTFT产生的驱动电流为固定值,即流过发光器件LB和第一晶体管M1的电流值的总和为固定值。分流控制信号FR控制第一晶体管M1导通,且分流控制信号FR的大小可以控制流过第一晶体管M1的电流值,从而间接控制流过发光器件LB的电流。

[0135] 因此,本发明实施例提供的像素电路消除了低灰阶阶段T2的阈值电压V_{th}对驱动电流I_d的影响,实现了阈值补偿。由于高亮度驱动电流为固定值,分流控制信号FR控制第一晶体管M1的电流值,从而分得高亮度驱动电流中的部分电流,剩下部分高亮度驱动电流流入发光器件LB,使得发光器件LB显示低灰阶(低亮度)。

[0136] 图12为本发明实施例提供的又一种像素电路的电路图。参见图12,在上述各实施例的基础上,可选地,第二栅极初始化模块110包括第九晶体管M9,第九晶体管M9的栅极接入第一扫描信号S1_N,第九晶体管M9的源极接入参考电压信号VREF,第九晶体管M9的漏极与第一晶体管M1的栅极电连接。第九晶体管M9用于在初始化阶段导通,以对第一晶体管M1的栅极进行初始化,确保在数据写入阶段,第一晶体管M1处于导通状态。

[0137] 第二数据写入模块120包括第十晶体管M10和第十一晶体管M11,第十晶体管的栅极接入第二扫描信号S2_N,第十晶体管M10的源极与第一晶体管M1的漏极电连接,第十晶体管M10的漏极与第一晶体管M1的栅极电连接;第十一晶体管M11的栅极接入第二扫描信号S2_N,第十一晶体管M11的源极接入分流控制信号FR,第十一晶体管M11的漏极与第一晶体管M1的源极电连接。第二数据写入模块120用于在数据写入阶段导通,将分流控制信号FR写入第一晶体管M1的栅极。

[0138] 第二存储模块130包括第二电容CST2,第二电容CST2的第一极接入第一电源信号VDD,第二电容CST2第二极与第一晶体管M1的栅极电连接;第二电容CST2用于存储第一晶体管M1的电位,以确保在发光阶段第一晶体管M1的栅极电位稳定,第一晶体管M1产生稳定的驱动电流。

[0139] 本实施方式提供的像素电路消除了低灰阶阶段T2的驱动晶体管DTFT的阈值电压V_{th1}对驱动电流I_d的影响,以及第一晶体管M1的阈值电压V_{th2}对分流的影响,实现了阈值补偿。另外,本实施方式提供的像素电路的驱动方法可以基于本发明的其他实施方式中的驱动方法实现,驱动方法类似,这里不再赘述。

[0140] 继续参见图10-图12,在本发明的一种实施方式中,可选地,第五晶体管为双栅晶体管,等效为晶体管M51和晶体管M52串联,这样设置有利于减小驱动晶体管DTFT的漏电流,进一步提升了像素电路的性能。

[0141] 需要说明的是,在上述各实施方式中,示例性地示出了分流控制信号FR仅在低灰阶显示时的发光阶段设置为低电平,即分流模块100仅在低灰阶显示时的发光阶段导通,并非对本发明的限定。在其他实施方式中,如图13所示,还可以设置分流控制信号FR在低灰阶

显示时的数据写入阶段和发光阶段均设置为低电平,即分流模块100在低灰阶显示时的数据写入阶段和发光阶段导通;或者,如图14所示,还可以设置分流控制信号FR在低灰阶显示时的初始化阶段、数据写入阶段和发光阶段均设置为低电平,即分流模块100在低灰阶显示时的初始化阶段、数据写入阶段和发光阶段均导通;或者,还可以设置分流控制信号FR在高灰阶显示时的初始化阶段和数据写入阶段导通。其中,当分流模块100在初始化阶段和数据写入阶段导通时,相当于将发光器件LB的阳极和阴极导通,可以实现对发光器件BL的阳极初始化。即分流模块100还可以复用为阳极初始化模块,从而可以省去单独设置的阳极初始化模块。

[0142] 还需要说明的是,本发明各实施方式对低灰阶和高灰阶的区分界限不作限定,可以采用灰阶限定,也可以采用亮度限定。示例性地,对于255灰阶的显示面板,可以限定127灰阶及以上为高灰阶,127灰阶以下为低灰阶;还可以限定150灰阶及以上为高灰阶,150灰阶以下为低灰阶;还可以限定150nit及以上的亮度为高亮度,150nit以下的亮度为低亮度;还可以限定130nit及以上的亮度为高亮度,130nit以下的亮度为低亮度。在实际应用中可以根据需要进行限定。

[0143] 还需要说明的是,在上述各实施方式中,示例性地示出了像素电路中的各晶体管均为P型晶体管,并非对本发明的限定。在其他实施例中还可以设置像素电路中的各晶体管为N型晶体管,或者像素电路中既包括P型晶体管,又包括N型晶体管。

[0144] 还需要说明的是,在上述各实施方式中,示例性地示出了栅极初始化模块300和阳极初始化模块600接入同一参考电压信号VREF,并非对本发明的限定。在其他实施例中还可以设置栅极初始化模块300和阳极初始化模块600接入不同的参考电压信号。

[0145] 还需要说明的是,在上述各实施例中,示例性地示出了第一发光控制模块200和第二发光控制模块500接入同一发光控制信号EM_N,并非对本发明的限定,在其他实施例中还可以设置第一发光控制模块200和第二发光控制模块500接入不同的发光控制信号。

[0146] 本发明实施例还提供了一种显示面板。图15为本发明实施例提供的一种显示面板的结构示意图。参见图15,该显示面板1包括本发明任意实施例所提供的像素电路10,其技术原理和产生的效果类似,不再赘述。

[0147] 继续参见图15,可选地,显示面板1还包括多条发光控制信号线20、多条数据线30和分流控制信号线40。发光控制信号线20向像素电路10提供发光控制信号,数据线30向像素电路10提供数据信号,分流控制信号线40向像素电路10提供分流控制信号。

[0148] 继续参见图15,可选地,显示面板1还包括发光控制驱动器50和数据驱动器60,发光控制驱动器50和数据驱动器60位于显示面板1的非显示区或者显示面板1的背面。多条发光控制信号线20与发光控制驱动器50电连接,发光控制信号由发光控制驱动器50提供;多条数据线30与数据驱动器60电连接,数据信号由数据驱动器60提供。

[0149] 本发明实施例还提供了一种显示装置。图16为本发明实施例提供的一种显示装置的结构示意图。参见图16,该显示装置包括本发明任意实施例所提供的像素电路10和驱动模块2;驱动模块2用于向像素电路10发送分流控制信号。示例性地,驱动模块2位于显示面板1的非显示区或者显示面板1的背面。由于该显示装置包括本发明任意实施例所提供的像素电路10,其技术原理和产生的效果类似,不再赘述。

[0150] 继续参见图16,可选地,显示装置还包括多条发光控制信号线20、多条数据线30和

分流控制信号线40。发光控制信号线20向像素电路10提供发光控制信号,数据线30向像素电路10提供数据信号,分流控制信号线40向像素电路10提供分流控制信号。

[0151] 继续参见图16,可选地,显示装置还包括发光控制驱动器50和数据驱动器60,发光控制驱动器50和数据驱动器60位于显示面板1的非显示区或者显示面板1的背面。驱动模块2与发光控制驱动器50电连接,向发光控制驱动器50提供控制信号;驱动模块2与数据驱动器60电连接,向数据驱动器60提供控制信号。多条发光控制信号线20与发光控制驱动器50电连接,发光控制信号由发光控制驱动器50提供;多条数据线30与数据驱动器60电连接,数据信号由数据驱动器60提供。

[0152] 本发明实施例还提供了一种像素电路的驱动方法,该驱动方法适用于本发明任意实施例所提供的像素电路。图17为本发明实施例提供的一种像素电路的驱动方法的流程示意图。参见图17,该像素电路的驱动方法包括以下步骤:

[0153] S110、向像素电路发送数据信号和分流控制信号,驱动晶体管在数据信号的控制下产生驱动电流。

[0154] S120、若发光器件显示高亮度,则分流控制信号控制分流模块断开,驱动电流全部流入发光器件,发光器件显示高亮度。

[0155] S130、若发光器件显示低亮度,则分流控制信号控制分流模块导通,分流模块对驱动电流进行分流;部分驱动电流流入发光器件,发光器件显示低亮度。

[0156] 其中,高亮度和低亮度的划分界限可以采用灰阶值限定,也可以采用亮度值限定。示例性地,若灰阶值大于等于预设灰阶,则认为发光器件显示高亮度;若灰阶值小于预设灰阶,则认为发光器件显示低亮度。对于255灰阶的显示面板,可以限定预设灰阶为127灰阶,即127灰阶及以上为高亮度,127灰阶以下为低亮度;还可以限定预设灰阶为150灰阶,即150灰阶及以上为高亮度,150灰阶以下为低亮度。示例性地,若亮度值大于等于预设亮度,则认为发光器件显示高亮度;若亮度值小于预设亮度,则认为发光器件显示低亮度。具体地,可以限定预设亮度为150nit,即150nit及以上的亮度为高亮度,150nit以下的亮度为低亮度;还可以限定预设亮度为130nit,即130nit及以上的亮度为高亮度,130nit以下的亮度为低亮度。在实际应用中可以根据需要对高亮度和低亮度进行划分,本发明不做限定。

[0157] 本发明实施例通过控制驱动晶体管持续工作在饱和区,产生高亮度驱动电流;当发光器件显示高灰阶(高亮度)时,由分流控制信号控制分流模块断开,驱动电流全部流入发光器件,发光器件显示高亮度;当发光器件显示低灰阶(低亮度)时,由分流控制信号控制分流模块导通,分流模块对驱动电流进行分流,只有部分驱动电流流入发光器件,使流过发光器件的电流减小,发光器件显示低亮度。由此可见,在本发明实施例中,可以在低灰阶显示时,控制驱动晶体管稳定地工作在饱和区,产生的驱动电流和高灰阶显示时的驱动电流一致,阈值补偿和驱动电流的控制效果与高灰阶显示时一致。因此,与现有技术相比,本发明实施例有利于避免驱动晶体管的工作区域靠近亚阈值,从而提升了像素电路在低灰阶时的驱动性能,有利于改善低灰阶mura等显示不良的现象。

[0158] 在本发明的一种实施方式中,可选地,若发光器件显示低亮度,分流模块和发光器件分得的电流比例为固定值;根据发光器件的发光亮度和分流比例,确定数据信号的大小。本实施方式所提供的像素电路的驱动方法,在前述各实施方式中结合像素电路的结构进行了详细说明,这里不再赘述。

[0159] 在本发明的一种实施方式中,可选地,若发光器件显示低亮度,数据信号为固定值;根据发光器件的发光亮度,确定分流控制信号的大小。本实施方式所提供的像素电路的驱动方法,在前述各实施方式中结合像素电路的结构进行了详细说明,这里不再赘述。

[0160] 注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。




图1




图2




图3




图4




图5




图6




图7




图9




图10




图11




图13




图14




图15




图16




图17