

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：93123107

※申請日期：93.2.27

※IPC 分類：G09F1/154

一、發明名稱：(中文/英文)

導電結構及包含其之液晶顯示器 /

ELECTRICAL CONDUCTING STRUCTURE AND LIQUID
CRYSTAL DISPLAY DEVICE COMPRISING THE SAME

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

瀚宇彩晶股份有限公司 / HANNSTAR DISPLAY CORP.

代表人：(中文/英文)

焦佑麒 / CHIAO, YU-CHI

住居所或營業所地址：(中文/英文)

桃園縣楊梅鎮高獅路五八〇號 / No. 580, Kaoshi Road, Yangmei,
Taoyuan, Taiwan, R.O.C.

國籍：(中文/英文)

中華民國 / TWN

三、發明人：(共 2 人)

姓名：(中文/英文)

1. 何樹林 / HO, SHU-LIN

2. 湯寶雲 / TANG, PAO-YUN

國籍：(中文/英文)

1. 中華民國 / TWN

2. 中華民國 / TWN

四、聲明事項：

主張專利法第二十二條第二項第一款或第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

無主張專利法第二十七條第一項國際優先權：

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明提供一種導電結構，尤指一種具有可撓曲性之導電結構。

【先前技術】

目前在製作液晶顯示器時，普遍使用的模組構裝技術有捲帶式晶粒接合技術(Tape Automated Bonding, TAB)、晶粒玻璃接合技術(Chip On Glass, COG)以及晶粒軟膜接合技術(Chip On Film, COF)。TAB技術係在驅動晶片製作完成後，藉由凸塊接合於聚亞醯胺(polyimide)軟板上，再以異方性導電膠接合於液晶顯示面板。所謂凸塊是指在晶片的接合墊(bonding pad)上，製作金或鉛錫的金屬塊，組裝時藉由凸塊熔融使接合墊與線路接合。COG技術係利用覆晶構裝(Flip Chip)，將已製作有凸塊的驅動晶片，以異方性導電膠為介面，直接接合於液晶顯示面板上。而COF技術則是將原先設計於印刷電路板上的電路連同驅動晶片一併置於聚亞醯胺(polyimide)軟板上。

習知的液晶顯示器，通常會將 TAB 技術應用於較大尺寸的液晶顯示面板，而將 COG 技術應用於中小尺寸的液晶顯示面板。但是近年來，電子產品為符合輕薄短小的市場需求，且為了降低製造成本，已逐漸將 COG 技術應用於各種尺寸的液晶顯示面板。然而，COG 技術應用於液晶顯示面板時，仍存在些許缺點，影響產品良率及顯示品質。

請參考第 1 圖，第 1 圖為習知晶粒玻璃接合技術(COG)之示意圖。積體電路 102 的接合墊(pad)上預先製作有凸塊 106，再以異方性導電膠 108 為介面，將積體電路 102 接合於液晶顯示面板 104 上。一般來說，凸塊 106 是由金或鉛錫材料所製成，而異方性導電膠 108 則是具有許多導電顆粒之材料。接合積體電路 102 與液晶顯示面板 104 時，藉由熱壓製程讓凸塊 106 及異方性導電膠 108 中的導電顆粒熔融，使得積體電路 102 及液晶顯示面板 104 上的接合墊可以電性連接。因為熱壓製程必須在高溫下進行(約 160 至 190°C)，而積體電路 102 與液晶顯示面板 104 的熱膨脹係數又差異甚大，所以在回復至室溫後，接合面會產生極大的應力殘留。如第 2 圖所示，此種應力殘留會導致積體電路 102 與液晶顯示面板 104 產生翹曲情形。當積體電路 102 與液晶顯示面板 104 產生翹曲情形時，顯示畫面會相對出

現幕狀色不均(curtain mura)，嚴重影響顯示品質。

此外，因為積體電路 102 與液晶顯示面板 104 皆屬於硬質材料，所以習知的晶粒玻璃接合技術對液晶顯示面板 104 的平整度具有較高的要求。通常其平整度要求是在 $\pm 0.5 \mu\text{m}$ 範圍內，而對於大尺寸的液晶顯示面板 104 要求則是更為嚴苛。若是液晶顯示面板 104 的平整度不佳，可能會在積體電路 102 與液晶顯示面板 104 接合時接觸不良，造成產品良率下降的問題。

另外，因為晶粒玻璃接合技術係使用異方性導電膠 108 來接合積體電路 102 與液晶顯示面板 104，而且異方性導電膠 108 具有許多導電顆粒，所以晶粒玻璃接合技術所使用的凸塊 106 必須保持一定大小的間距，否則會容易產生短路情形。請參考第 3 圖，第 3 圖為使用凸塊 106 與導電顆粒 108a 接合積體電路 102 與液晶顯示面板 104 之示意圖。當凸塊 106 的間距太小，且導電顆粒 108a 分布太過密集時，相鄰的二個凸塊 106 即有可能產生短路情形，造成產品良率下降。目前習知使用晶粒玻璃接合技術的凸塊 106，其間距必須大於 $15 \mu\text{m}$ ，才能確保短路情形發生的機率在可接受範圍內。而此種考量造成接合面積無法縮小，

與市場上輕薄短小的需求相悖。

【發明內容】

因此本發明之主要目的在於提供一種導電結構，其包括具有可撓曲性之凸塊，以減低積體電路與液晶顯示面板的翹曲情形，解決習知幕狀色不均的問題。

本發明之另一目的在於提供一種導電結構，其包括具有可壓縮性之凸塊，以提高晶粒玻璃接合技術對玻璃基板平整度的容忍度。

本發明之又一目的在於提供一種導電結構，其包括周圍具有絕緣層之凸塊，可避免發生短路情形，並可有效縮小積體電路與液晶顯示面板之接合面積。

根據本發明之申請專利範圍，係揭露一種導電結構，其包括一積體電路、一基板、及複數個凸塊，位於該積體電路與該基板之間，其中，該複數個凸塊中，至少有一凸塊包含一第一導電部，其一端連接於該積體電路；一第二導電部，其一端連接於該積體電路；一導電連接部，連接該

第一導電部與該第二導電部；一第一絕緣部，其環繞於該第一導電部與該第二導電部；以及一第二絕緣部，其位於該第一導電部與該第二導電部之間。

根據本發明之申請專利範圍，另揭露一種液晶顯示器，包含一基板；一液晶顯示區，其配置於該基板之中央；一積體電路，其配置於該基板之邊緣；複數個凸塊位於該基板與該積體電路之間，且電性連接於該積體電路；以及一異方性導電膠，用以提供該凸塊與該基板間之電性連接。其中，該複數個凸塊中，至少有一凸塊包含一第一導電部，其一端連接於該積體電路；一第二導電部，其一端連接於該積體電路；一導電連接部，連接該第一導電部與該第二導電部；一第一絕緣部，其環繞於該第一導電部與該第二導電部；以及一第二絕緣部，其位於該第一導電部與該第二導電部之間。

【實施方式】

請參考第 4 與 5 圖，第 4 與 5 圖為本發明導電結構之凸塊連接於積體電路之示意圖。第 4 與 5 圖中之凸塊係由第一導電部 2041、第二導電部 2042、導電連接部 208 以及絕

緣層 206 組成。其中根據絕緣層 206 的形成位置，又可將其分為第一絕緣部 2101 以及第二絕緣部 2102。第一導電部 2041 與第二導電部 2042 之一端皆連接於積體電路 202 上，而另一端皆連接於導電連接部 208。第一絕緣部 2101 環繞第一導電部 2041 與第二導電部 2042，而第二絕緣部 2102 則是位於第一導電部 2041 與第二導電部 2042 之間。

在製作本發明之導電結構所包括之凸塊時，首先於積體電路 202 的接點上形成絕緣層 206，接著在絕緣層 206 上形成二個開口，此二個開口可將積體電路 202 的接點曝露出來，並在這二個開口內，形成第一導電部 2041 與第二導電部 2042。之後，在第一導電部 2041 與第二導電部 2042 上形成導電連接部 208，且導電連接部 208 經由第一導電部 2041 與第二導電部 2042 與積體電路 202 之接點電性連接。為清楚說明本發明凸塊之特徵，在此根據絕緣層 206 的形成位置，將其區分為第一絕緣部 2101 以及第二絕緣部 2102，第一絕緣部 2101 環繞第一導電部 2041 與第二導電部 2042，而第二絕緣部 2102 則是位於第一導電部 2041 與第二導電部 2042 之間。絕緣層 206 的材質可選用感光性絕緣材料，例如聚亞醯胺(polyimide, PI)，其為一種絕緣又具有彈性之材料。形成第一導電部 2041 與第二導電部 2042

時，可使用無電鍍法製程，在開口中形成金、鎳、金合金或鎳合金，而與積體電路 202 的接點電性連接。此外，導電連接部 208 的材質可選用金或其合金。

在本較佳實施例中，當第一導電部 2041 與第二導電部 2042 的高度皆為 $H1$ ，導電連接部 208 的高度為 $H2$ ，第一絕緣部 2101 的高度為 $H3$ 時，其相對關係為 $H1 \leq H3 \leq H1 + H2$ 。第 4 圖中所示為 $H1 = H3$ 之情形，而第 5 圖所示則為 $H3 = H1 + H2$ 之情形。

請參考第 6 圖，第 6 圖為使用本發明之導電結構之示意圖，顯示凸塊接合積體電路與玻璃基板之情形。接合積體電路 202 與玻璃基板 212 時，同樣需藉由熱壓製程讓導電連接部 208 及導電顆粒 210 熔融，電性連接積體電路 202 與玻璃基板 212 上的接合墊。而當積體電路 202 與玻璃基板 212 回復至室溫後，因為本發明之凸塊具有可撓曲的特性，可以藉由凸塊的變形，來消除接合面的應力殘留。如第 6 圖所示，凸塊可以藉由變形為梯形結構來消除橫向的應力殘留。如此一來，積體電路 202 與玻璃基板 212 的翹曲情形即可有效的減輕，而幕狀色不均也不會出現。

請再參考第 7 圖，第 7 圖顯示本發明之導電結構，其凸塊接合不平整表面之情形之示意圖。當積體電路 202 與玻璃基板 212 的表面不平整時，在壓合過程中會形成如第 7 圖所示的不平行情形。此時，因為絕緣層 206 為一種具有彈性的材質，本發明之凸塊具有可被壓縮的特性，所以可以有限度地隨壓合表面起伏。使用本發明之凸塊時，晶粒玻璃接合(COG)技術對液晶顯示面板的平整度具有較大的容忍度，所以亦可以提昇產品製造良率。

第 8 圖顯示本發明之導電結構，其中凸塊縮小間距之情形之示意圖。當凸塊之間的距離被縮小時，即使導電顆粒 210 密集地填充於二個凸塊之間，凸塊也可因為絕緣層 206 的設計，而具有良好的電性絕緣特性。如此一來，積體電路 202 與玻璃基板 212 的接合區域可以朝小型化設計，不再受限於一定的間距距離，可更符合市場上輕薄短小的潮流趨勢。第 8 圖中絕緣層 206 僅隔絕第一導電部 2041 與第二導電部 2042 之間的接觸，並未隔絕相鄰的導電連接部 208，但在實際應用時，亦可將絕緣層 206 往下延伸製作，使導電連接部 208 亦受絕緣層 206 隔絕保護，如第 5 圖之構造。

第 9 圖為本發明之導電結構所包括之凸塊之截面圖。第 9 圖中第一導電部 2041 與第二導電部 2042 之截面為長方形，其亦可如第 10 圖所示為正方形，或如第 11 圖所示為圓形或橢圓形。一個凸塊中，具有至少一個導電部，其數量可以如第 9 圖所示的二個導電部 2041 與 2042，或如第 10 圖或第 11 圖所示為多個導電部 2041 與 2042。至於第一導電部 2041 與第二導電部 2042 的形狀，可以是長方體、圓柱體、楔形或錐形，只要能使導電連接部 208 與積體電路 202 之接點電性連接即可。

請再參考第 12 圖與第 13 圖，其為本發明之導電結構所包括之凸塊更進一步延伸之實施例。第 12 圖中，第一導電部 2041 與第二導電部 2042 一體成形，且另包含一中空部，此時第二絕緣部 2102 位於中空部內，而第一絕緣部 2101 則是環繞第一導電部 2041。第 13 圖則是使用多個具有中空部的第一導電部 2041 與第二導電部 2042 來構成本發明之凸塊。於第 13 圖中，第二絕緣部 2102 同樣位於中空部內，而第一絕緣部 2101 則是環繞該些第一導電部 2041 與第二導電部 2042。

第 14 圖與第 15 圖為本發明之導電結構所包括之凸塊另

一種延伸之實施例。第 14 圖中，第一導電部 2041 同樣包含一中空部，但是第一導電部 2041 與第二導電部 2042 一體成形，且形成一方形區域，此時第二絕緣部 2102 同樣位於方形中空部內，而第一絕緣部 2101 則同樣環繞第一導電部 2041 與第二導電部 2042。第 15 圖是使用多個具有方形中空部的第一導電部 2041 與第二導電部 2042 來構成本發明之凸塊。於第 15 圖中，第二絕緣部 2102 同樣位於方形中空部內，而第一絕緣部 2101 則是環繞該些第一導電部 2041 與第二導電部 2042。於本實施例中，相鄰的第一導電部 2041 或第二導電部 2042 可以再加以互相連接，形成更穩固的結構。

第 16 圖與第 17 圖為本發明之導電結構所包括之凸塊再一種延伸之實施例，本實施例係由第 12 圖與第 13 圖變化而來。第 16 圖中，第一導電部 2041 與第二導電部 2042 一體成形，並構成一具有缺口之空心柱狀物，其外部的第一絕緣部 2101 與內部的第二絕緣部 2102 成為一體，統稱絕緣層 206。第 17 圖是使用多個具有缺口之空心柱狀物的第一導電部 2041 與第二導電部 2042 來構成本發明之凸塊。

此外，因為積體電路 202 與玻璃基板 212 皆屬於硬質材

料，為提高晶粒玻璃接合技術對玻璃基板平整度的容忍度，本發明可再進一步使用一種改良的導電凸塊。此種導電凸塊具有一層緩衝層，可於接合過程中產生形變。緩衝層的形變可以彌補不等高之凸塊或接點所造成之接合不良之問題，藉此增加製程的可變異範圍，提高產品生產的良率。於此緩衝層上，具有一多層金屬膜，此多層金屬膜係由一黏附層、障蔽層與一保護層所形成。接著於此多層金屬膜上為金凸塊本體。此種導電凸塊，由於具有低楊氏係數之緩衝層，因此於壓合製程時，可有效之調配壓合力，讓接合更加緊密，且可避免接點電阻不均現象發生。

本發明之導電結構，因為所包括之凸塊，相較於習知的凸塊，具有可撓曲、可壓縮以及橫向絕緣的特點，可有效提昇產品生產良率、降低生產成本以及縮小成品體積，因此具有優異的產業利用性。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明專利之涵蓋範圍。

【圖式簡單說明】

第 1 圖為習知晶粒玻璃接合技術之示意圖。

第 2 圖為習知晶粒玻璃接合技術產生翹曲情形之示意圖。

第 3 圖為習知晶粒玻璃接合技術產生短路情形之示意圖。

第 4 及 5 圖為本發明之導電結構所包括之凸塊接合積體電路之示意圖。

第 6 圖為本發明之導電結構應用晶粒玻璃接合技術之示意圖。

第 7 圖為本發明之導電結構應用於不平整表面之示意圖。

第 8 圖為本發明之導電結構應用於縮小間距之示意圖。

第 9、10 及 11 圖為本發明之導電結構中凸塊之截面圖。

第 12 及 13 圖為本發明又一種導電結構中凸塊之截面圖。

第 14 及 15 圖為本發明再一種導電結構中凸塊之截面圖。

第 16 及 17 圖為本發明另一種導電結構中凸塊之截面圖。

【主要元件符號說明】

102、202	積體電路
104	液晶顯示面板
106	凸塊
108	異方性導電膠
108a、210	導電顆粒
2041	第一導電部
2042	第二導電部
206	絕緣層
208	導電連接部
2101	第一絕緣部
2102	第二絕緣部
212	玻璃基板

五、中文發明摘要：

一種導電結構，包括一積體電路，一基板，以及複數個凸塊，其中至少有一凸塊包含一第一導電部，其一端連接於該積體電路；一第二導電部，其一端連接於該積體電路；一導電連接部，連接該第一導電部與該第二導電部；一第一絕緣部，其環繞於該第一導電部與該第二導電部；以及一第二絕緣部，其位於該第一導電部與該第二導電部之間。

六、英文發明摘要：

An electrical conducting structure comprising an integrated circuit, a substrate, and a plurality of bumps, wherein at least one bump comprises a first conductive part connected to the integrated circuit in one end; a second conductive part connected to the integrated circuit in one end; a conductive connection part connecting the first conductive part and the second conductive part; a first insulation part surrounding the first conductive part and the second conductive part; and a second insulation part locating between the first conductive part and the second conductive part.

十、申請專利範圍：

1. 一種導電結構，包含：

一積體電路；

一基板；以及

複數個凸塊，位於該積體電路與該基板之間；

其中，該複數個凸塊中，至少有一凸塊包含：

一第一導電部，其一端連接於該積體電路；

一第二導電部，其一端連接於該積體電路；

一導電連接部，連接該第一導電部與該第二導電部；

一第一絕緣部，其環繞於該第一導電部與該第二導電部；以

及

一第二絕緣部，其位於該第一導電部與該第二導電部之間。

2. 如申請專利範圍第 1 項之導電結構，更包含一異方性導電膠，

其位於該積體電路與該基板之間，用以提供該導電連接部與該基板間之電性連接。

3. 如申請專利範圍第 1 項之導電結構，其中該第一導電部與該第

二導電部的高度皆為 $H1$ ，該導電連接部的高度為 $H2$ ，該第一絕緣部的高度為 $H3$ ，且 $H1 \leq H3 \leq H1 + H2$ 。

4. 如申請專利範圍第 1 項之導電結構，其中該第一導電部與該第二導電部之材質，係為鎳、金、鎳合金與金合金之其中之一。
5. 如申請專利範圍第 1 項之導電結構，其中該導電連接部之材質，係為金與金合金之其中之一。
6. 如申請專利範圍第 1 項之導電結構，其中該第一絕緣部與該第二絕緣部之材質，係為感光性絕緣材料。
7. 如申請專利範圍第 6 項之導電結構，其中該第一絕緣部與該第二絕緣部之感光性絕緣材料，係為聚亞醯胺。
8. 如申請專利範圍第 1 項之導電結構，其中該第一絕緣部與該第二絕緣部係為一體。
9. 如申請專利範圍第 1 項之導電結構，其中該第一導電部另包含一第一中空部。
10. 如申請專利範圍第 1 項之導電結構，其中該第二導電部另包含一第二中空部。

11. 如申請專利範圍第 1 項之導電結構，其中該第一導電部係為一第一柱狀物。
12. 如申請專利範圍第 11 項之導電結構，其中該第一柱狀物係為三角柱、四角柱、多邊柱、圓柱與橢圓柱其中之一。
13. 如申請專利範圍第 1 項之導電結構，其中該第二導電部係為一第二柱狀物。
14. 如申請專利範圍第 13 項之導電結構，其中該第二柱狀物係為三角柱、四角柱、多邊柱、圓柱與橢圓柱其中之一。
15. 如申請專利範圍第 1 項之導電結構，其中該第一導電部與該第二導電部係為一體之一第三柱狀物。
16. 如申請專利範圍第 15 項之導電結構，其中該第三柱狀物係為一空心柱狀物。
17. 如申請專利範圍第 16 項之導電結構，其中該第二絕緣部位該空心柱狀物內。

18. 如申請專利範圍第 17 項之導電結構，其中該空心柱狀物更包含一缺口。

19. 如申請專利範圍第 18 項之導電結構，其中該第一絕緣部與該第二絕緣部係為一體。

20. 一種液晶顯示器，包含：

一基板；

一液晶顯示區，其配置於該基板之中央；

一積體電路，其配置於該基板之邊緣；

複數個凸塊位於該基板與該積體電路之間，且電性連接於該積體電路；以及

一異方性導電膠，用以提供該凸塊與該基板間之電性連接；

其中，該複數個凸塊中，至少有一凸塊包含：

一第一導電部，其一端連接於該積體電路；

一第二導電部，其一端連接於該積體電路；

一導電連接部，連接該第一導電部與該第二導電部；

一第一絕緣部，其環繞於該第一導電部與該第二導電部；以

及

一第二絕緣部，其位於該第一導電部與該第二導電部之間。

21. 如申請專利範圍第 20 項之液晶顯示器，其中該第一導電部與該第二導電部的高度皆為 $H1$ ，該導電連接部的高度為 $H2$ ，該第一絕緣部的高度為 $H3$ ，且 $H1 \leq H3 \leq H1 + H2$ 。
22. 如申請專利範圍第 20 項之液晶顯示器，其中該第一導電部與該第二導電部之材質，係為鎳、金、鎳合金與金合金之其中之一。
23. 如申請專利範圍第 20 項之液晶顯示器，其中該導電連接部之材質，係為金與金合金之其中之一。
24. 如申請專利範圍第 20 項之液晶顯示器，其中該第一絕緣部與該第二絕緣部之材質，係為感光性絕緣材料。
25. 如申請專利範圍第 24 項之液晶顯示器，其中該第一絕緣部與該第二絕緣部之感光性絕緣材料，係為聚亞醯胺。
26. 如申請專利範圍第 20 項之液晶顯示器，其中該第一絕緣部與該第二絕緣部係為一體。
27. 如申請專利範圍第 20 項之液晶顯示器，其中該第一導電部另

包含一第一中空部。

28. 如申請專利範圍第 20 項之液晶顯示器，其中該第二導電部另包含一第二中空部。

29. 如申請專利範圍第 20 項之液晶顯示器，其中該第一導電部係為一第一柱狀物。

30. 如申請專利範圍第 29 項之液晶顯示器，其中該第一柱狀物係為三角柱、四角柱、多邊柱、圓柱與橢圓柱其中之一。

31. 如申請專利範圍第 20 項之液晶顯示器，其中該第二導電部係為一第二柱狀物。

32. 如申請專利範圍第 31 項之液晶顯示器，其中該第二柱狀物係為三角柱、四角柱、多邊柱、圓柱與橢圓柱其中之一。

33. 如申請專利範圍第 20 項之液晶顯示器，其中該第一導電部與該第二導電部係為一體之一第三柱狀物。

34. 如申請專利範圍第 33 項之液晶顯示器，其中該第三柱狀物係


為一空心柱狀物。

35. 如申請專利範圍第 34 項之液晶顯示器，其中該第二絕緣部位該空心柱狀物內。

36. 如申請專利範圍第 35 項之液晶顯示器，其中該空心柱狀物更包含一缺口。


37. 如申請專利範圍第 36 項之液晶顯示器，其中該第一絕緣部與該第二絕緣部係為一體。

十一、圖式：




第1圖







第2圖




第3圖




第4圖




第5圖




第6圖




第7圖




第8圖




第9圖




第10圖




第11圖




第12圖




第13圖




第14圖



第15圖



第16圖



第17圖

七、指定代表圖：

(一)本案指定代表圖為：第 (4) 圖。

(二)本代表圖之元件符號簡單說明：

202	積體電路
2041	第一導電部
2042	第二導電部
206	絕緣層
208	導電連接部
2101	第一絕緣部
2102	第二絕緣部

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無