

(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.⁶
H04B 1/40
H04B 1/16

(45) 공고일자 2005년07월25일
(11) 등록번호 10-0479974
(24) 등록일자 2005년03월22일

(21) 출원번호 10-1997-0062840
(22) 출원일자 1997년11월25일

(65) 공개번호 10-1998-0063611
(43) 공개일자 1998년10월07일

(30) 우선권주장 96-344664 1996년12월09일 일본(JP)

(73) 특허권자 소니 가부시끼 가이샤
일본국 도쿄도 시나가와구 기타시나가와 6쵸메 7반 35고

(72) 발명자 아베 마사요시
일본국 도쿄도 시나가와구 기다시나가와 6쵸메 7방 35고 소니가부시끼
가이샤내

오시바 가쓰유키
일본국 도쿄도 시나가와구 기다시나가와 6쵸메 7방 35고 소니가부시끼
가이샤내

(74) 대리인 신관호

심사관 : 안철홍

(54) 고주파가변이득증폭기장치와무선통신단말기

요약

상당히 안정한 이득제어 범위를 얻고 또한 이득제어를 위해 더욱 간단한 구성을 갖는 소형의 회로를 이용하여 전력소비를 감소시키기 위해서, 고주파 가변 이득증폭기는, 단단계 트랜지스터 증폭기와, 전원전압의 공급 및 차단을 제어하기 위한 전환 스위치 회로와, 입력단자와 출력단자 사이의 바이패스 경로 중앙에 삽입되며 게이트가 접지된 접속을 가진 전계효과 트랜지스터 스위치회로를 포함하여 구성된다. 이 전계효과 트랜지스터 스위치의 소스는 최종 단계의 트랜지스터 증폭기회로의 전계효과 트랜지스터의 드레인에 직류로 접속되어 있다. 전원전압이 전환 스위치회로를 거쳐 각 트랜지스터 증폭기에 공급될 때 전계효과 트랜지스터 스위치가 오프되고, 전원전압이 중단될 때는 전계효과 트랜지스터 스위치가 온으로 된다.

대표도

도 5

명세서

도면의 간단한 설명

도 1은 종래의 무선통신 단말기의 구성 예를 나타내는 블록도이다.

도 2는 이미 발표되어진 고주파 가변 이득증폭기 장치의 구성 예를 나타내는 블록도이다.

도 3은 도 2의 이미 발표되어진 예의 고주파 전환 스위치회로의 구성을 나타내는 회로도이다.

도 4는 본 발명의 고주파 가변 이득증폭기 장치의 제1실시예의 기본적인 구성을 나타내는 블록도이다.

도 5는 본 발명의 제1실시예의 특수한 구성을 나타내는 회로도이다.

도 6은 본 발명의 제2실시예의 구성을 나타내는 회로도이다.

도 7은 본 발명의 제2실시예의 수정된 구성을 나타내는 회로도이다.

도 8은 본 발명의 제3실시예의 구성을 나타내는 회로도이다.

* 도면의 주요부분에 대한 부호설명

20. 수신장치 21,24,42,44,45. 증폭기

31. 기저대 신호 처리기 46. 전송전력 제어기

50,100. 가변 이득증폭기 53,54. 고주파 전환 스위치회로

101. 고주파 증폭기 102. 고주파 스위치회로

103,104. 통과선 105. 전환스위치

112,115,122,125,132,135. 정합회로 2105,4505. 전환스위치

116,126,4516,4526. 드레인 바이어스 제공회로

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 예를 들면 무선전화와 휴대폰 등에서 사용되기에 적합한 고주파 가변 이득증폭기 장치와 무선통신 단말기에 관한 것이다.

예를들어 휴대 전화기 등의 무선통신 단말장치에 있어서, 상대방과의 거리가 짧을 경우에는, 전송 전력 사용을 절약하고, 상대방의 고주파 증폭기의 포화를 방지하고 다른 단말기와의 영향을 감소시키기 위해서, 전송에 대해 전송전력 제어를 행한다. 특별히, 최근 활성화되고 있는 셀룰러 다원접속방식 중 하나인 코드분할 다원접속(이하 CDMA(Code Division Multiple Access)라 칭함)에 있어서, 라인 커패시터(line capacity)를 확보하기 위해서, 넓은 제어 대역에 걸쳐 고정밀의 전송전력 제어를 수행하고 있다.

반면, 수신기 회로에서는, 상대방과의 거리 변화나 위상 조정의 영향에 의한 수신신호의 레벨에 있어서의 변동을 억제하고, 하이 레벨(high level) 입력신호에 의한 주파수 제어된 증폭기의 포화를 방지하기 위해서, 이득제어가 행해진다.

이하에는 무선 수신장치의 예로써 휴대 전화기의 구성을 도 1을 참고하여 설명한다.

도 1에서, 송신신호 및 수신신호용 안테나(11)는 안테나 공용회로(12)의 포트(port)(12a)에 접속된다. 이 안테나 공용회로(12)에는 전송측 포트(12t) 및 수신측 포트(12r)가 장치되며, 또한 안테나측 포트(12a)와 전송측 포트(12t) 사이와 안테나측 포트(12a)와 수신측 포트(12r) 사이에 접속되며 규정된 특성을 갖는 대역통과 필터(도시생략됨)를 갖추어 장치된다.

안테나 공용회로(12)의 수신측 포트(12r)로부터의 고주파 신호는 수신장치(20)의 저잡음 고주파 증폭기(21)를 거쳐서 믹서(22)에 공급된다. 국부 발진기(23)로부터의 국부발진 신호는 믹서(22)에 공급된다. 그후 저잡음 고주파 증폭기(21)로부터의 고주파 신호는 중간주파 신호로 변환된다. 이 중간주파 신호는 중간주파 증폭기(24)를 거쳐서 복조기(25) 및 수신 전력 검출기(26)에 공급된다.

수신전력 검출기(26)의 출력은, 부귀환(negative feedback)으로써 중간주파 증폭기(24) 및 저잡음 고주파 증폭기(21)에 제공되며, 따라서, 이들 회로의 이득이 자동적으로 제어된다. 복조기(25)의 출력은 기저대 신호 처리기(31)에 공급되어서, 규정된 신호처리가 행해지고, 수신정보가 음성신호 등으로써 재생된다.

재생된 수신정보는 예를들어 기지국으로부터의 전송전력을 지시하는 정보를 포함하며, 이 지시정보는 마이크로컴퓨터(30)에 의해 추출된다.

음성신호 등과 같은 전송정보는 기저대 신호 처리기(31)에서 규정된 신호처리가 행해지고, 기저대 신호 처리기(31)의 출력신호는 전송장치(40)의 변조기(41)에 공급된다. 변조기(41)의 출력은 중간주파 증폭기(42)를 거쳐 믹서(43)에 공급된다.

국부 발진기(23)로부터의 국부발진 신호는 믹서(43)에 공급된다. 중간주파 증폭기(42)로부터의 중간주파 신호는 고주파 신호로 변환되고, 구동 증폭기(44) 및 고주파 전력 증폭기(45)를 거쳐 안테나 공용회로(12)의 전송포트(12t)에 공급된다.

전송전력 제어기(46)로부터의 전송전력 제어신호는 중간주파 증폭기(42)와, 구동증폭기(44)와 고주파 전력 증폭기(45)에 공급되어서, 이들 회로의 이득을 제어하게 된다. 이 전송전력 제어신호는, 수신전력 검출기(26)로부터의 수신신호 전력 검출 정보와 마이크로컴퓨터(30)로부터의 전송전력 지시정보에 기초해서 발생된다.

상기에서는, 낮은 전송출력 시에 고주파 전력 증폭기의 효율을 증가시키는 것과 같은 방식으로, 전원에서부터 고주파 전력 증폭기에 공급되는 직류전력의 제어가 전송전력 제어정보에 대응해서 행해지는 전송전력 제어에 대한 구성이 설명되었다.

반면, 이 수신회로의 고주파 증폭기에 있어서, 하이레벨 입력신호에 대해 원하는 수신특성을 얻을 수 있으며, 그러므로 입력신호가 로레벨(low level)일 때 수신신호의 레벨에 대응해서 이 전력을 제어함으로써, 전원에서부터 그 고주파 증폭기에 공급되는 직류전력이 감소되도록 하는 구성이어야 한다.

휴대용 통신 단말장치는 보통 오랜 기간 동안 수신상태로 대기하고 있다. 만일 이 기간 동안 수신측의 고주파 증폭기의 전류소비를 저장할 수 있다면, 그 양이 전송측의 고주파 전력증폭기에 저장되는 양보다는 적지만, 그러한 사용은 장기간 동안 행해지기 때문에 소비되는 전력을 실제적으로 저장할 수 있게 된다.

고주파 가변 이득증폭기와 관련하여, 예를 들어 증폭기의 입력레벨(수신회로의 전송레벨과 수신레벨에서의 전송전력 제어정보)에 대응해서 다수 증폭기를 포함하는 전계효과 트랜지스터의 게이트 바이어스 전압이나 드레인 바이어스 전압을 제어하면, 어느 한쪽 드레인의 드레인 전류는 감소된다. 따라서, 증폭기의 이득이 변경되고, 소비전력이 감소된다.

발명이 이루고자 하는 기술적 과제

그러나, 종래의 기술에서는, 반도체 처리에서의 편차 때문에 제어전압값과 범위를 조정할 필요가 있다. 따라서, 안정하면서도 큰 이득제어폭을 얻기 어렵다.

이러한 문제점을 해결하기 위해서, 1995년 8월 31일자로 출원된 일본 특허출원 평성7-248697에서는, 안정되고 높은 이득제어폭을 얻을 수 있으며, 소비전력의 감소를 성취할 수 있으며, 다수의 다른 이득의 전송경로를 갖추어 구성되는 가변 이득증폭기를 제공한다. 고주파 전환에 의해서 이들 경로 중 하나가 선택되고, 다른 전송경로에 대한 증폭기의 전원은 꺼진다.

도 2는 상기 발표된 가변 이득증폭기의 일 예를 나타낸다. 이 예의 가변 이득증폭기(50)에서, 능동소자로서 예를 들면 전계효과 트랜지스터(이 명세서에는 FET로 언급됨)를 택하며 규정된 이득(G51)을 가지는 고주파 증폭기(51)를 포함하는 전송경로와 0 dB의 이득을 가지는 통과선(52)의 전송경로가 있다. 이들 두 전송경로는 고주파 전환 스위치회로(53, 54)에 의해 선택되도록 이들 사이에서 절환된다. 그 다음에, 입력단자(Ti)로부터의 고주파 신호는 고주파 전환 스위치회로(53, 54)의 전환상태에 응답하여 전송경로 중의 하나를 거쳐서 출력단자(To)로부터 택해진다.

더군다나, 고주파 증폭기(51)의 전원전압(Vdd)은 피드 스위치(55)를 거쳐서 제공된다.

제공된 예에서, 고주파 전환 스위치회로(53, 54)와 피드 스위치(55)는 상기 기술한 전송전력 제어정보 또는 수신된 신호 레벨에 응답하여 제어기(60)에 의해 함께 동작되도록 제어된다. 그 다음에, 고주파 신호는 통과선(52)에 제공되고, 고주파 증폭기(51)가 동작하지 않을 때에는 고주파 증폭기(51)에로의 피드는 고주파 증폭기(51)에 의한 불필요한 전력소비가 피하여 지도록 피드 스위치(55)에 의해 정지된다.

이 경우에, 제어기(60)는 출력단자(To)가 신호를 가지지 않는 경우가 없도록 고주파 전환 스위치회로(53, 54)와 피드 스위치(55)의 타이밍을 제어한다. 이것은 0dB의 이득을 가지는 통과선(52)의 전송경로가 전환될 때, 피드 스위치(55)를 단자(n)측으로 먼저 절환한 후, 고주파 전환 스위치회로(53, 54)가 전환될 때 출력단자(To)가 입력을 가지지 않는 것은 바람직하지 않기 때문이다.

도 2의 예에서의 고주파 전환 스위치회로(53, 54) 각각은 도 3에 나타낸 바와 같이 4개의 FET(Qa - Qd)로 구성된다. 여기서, 제 1FET(Qa)와 제 2FET(Qb)의 소스와 드레인은 각각 공통단자(Tc)와 제 1 및 제 2단자(Ta, Tb) 사이에 직렬로 삽입된다. 제 3 및 제 4FET(Qc, Qd)의 소스와 드레인은 공통단자(Tc)와 접지 사이에 접속된다.

그 다음에, 예를 들면, 제어용 직류전압 [-Vg]이 FET(Qa, Qd)의 게이트에 제공되고 제어용 직류전압 [0]V가 FET(Qb, Qc)에 제공될 때, 신호전송 경로가 공통단자(Tc)와 제 2단자(Tb) 사이에 생성되도록 제 1 및 제 3FET(Qa, Qc)는 온 되고 제 2 및 제 4FET(Qb, Qd)는 오프 된다.

더욱이, FET(Qa~Qd) 각각에 공급되는 제어전압을 그 반대로 형성함으로써, FET(Qa~Qd)의 "온", "오프"상태가 바뀌고, 공통단자(Tc)와 제 1단자(Ta) 사이에 신호전송경로가 형성된다.

도 2의 예에서, 고주파 전환 스위치회로(53, 54)와 피드 스위치(55)를 전환하는 타이밍을 제어하는 것이 어렵다. 더욱이, 고주파 전환 스위치회로(53, 54)를 구성하는 FET(Qa~Qd) 중 FET(Qa, Qb) 때문에 고주파 전환 스위치회로(53, 54)에는 삽입손실(Ls53 + Ls54)이 발생하며, 따라서 이 부분에서 고주파 증폭기(51)의 이득(G51)이 감소된다는 문제점이 발생한다.

또한, 고주파 전환스위치 회로(53, 54)는 각각 4개의 FET(Qa~Qd)를 포함하여 구성되므로, 회로의 크기가 커지고 그 가격이 고가가 되며, 따라서 휴대용 통신단말장치에 이용되기 위해서 소형 및 저가에 대한 엄격한 조건이 필요하다는 특별한 문제점이 있다.

상기 문제점을 고려하여, 본 발명의 목적은, 이득제어용 회로가 소형이며, 또한 상당히 안정한 이득제어 범위를 얻을 수 있으며 전력소비가 절약될 수 있는 간단한 구성을 갖는 고주파 가변 이득증폭기장치 및 무선통신 단말장치를 제공하는 것이다.

발명의 구성 및 작용

전술한 목표를 성취하기 위해서, 본 발명에 따라서, 고주파 가변 이득증폭기 장치는 트랜지스터 증폭기와 바이패스 스위치를 포함한다. 트랜지스터 증폭기에는 고주파 신호가 공급된다. 바이패스 스위치는 트랜지스터 증폭기의 입력단자와 출력단자 사이에 삽입되고 바이패스 경로의 형성을 제어하기 위한 것이다.

바이패스 스위치는 트랜지스터 증폭기의 입력단자와 출력단자 사이에 삽입되며, 바이패스 경로의 형성을 제어하기 위한 것이다. 바이패스 경로는, 트랜지스터 증폭기수단으로의 전력공급을 차단하는 것을 지시하는 피드제어신호의 입력에 의거해서 바이패스 스위치에 의해 형성된다. 바이패스 경로는, 트랜지스터 증폭기로의 전원의 공급을 지시하는 피드제어신호의 입력에 의거해서 바이패스 스위치에 의해 단선된다

피드 스위치는, 전원전압을 트랜지스터 증폭기에 공급하기 위한 전원공급경로 내에 설치될 수 있으며, 따라서 그 피드 스위치의 출력에 의거해서 바이패스 스위치를 제어할 수 있다.

더욱이, 상기 목적을 달성하기 위해서, 고주파 가변 이득증폭기장치는 트랜지스터 증폭기와, 피드 스위치와, 바이패스 스위치와, 제 1스위치 제어기 및 제 2스위치 제어기를 포함하여 구성된다. 트랜지스터 증폭기에는 고주파 신호가 공급된다. 피드 스위치는 트랜지스터 증폭기용 전원 공급경로 내에 설치된다. 바이패스 스위치는 트랜지스터 증폭기의 입력단자와 출력단자 사이에 삽입되고, 바이패스 경로의 형성을 제어하기 위한 것이다. 제 1스위치 제어기는 피드 스위치의 전환동작을 제어하기 위한 것이며, 제 2스위치 제어기는 바이패스 스위치의 전환동작을 제어하기 위한 것이다. 피드 스위치와 바이패스 스위치는 제 1 및 제 2스위치 제어기에 의해 제어된다.

이 고주파 가변 이득증폭기 장치는, 트랜지스터 증폭기의 출력측에 정합회로를 더 포함하여 구성될 수 있으며, 이때 바이패스 스위치의 출력측의 접속점은 상기 정합회로 내에 설치된다.

상기 설명된 본 발명의 고주파 가변 이득증폭기는 무선통신 단말기의 전송신호 출력측이나 또는 전송신호 수신측에 설치될 수 있다. 본 발명의 고주파 가변 이득증폭기를 무선통신 단말기의 전송신호 수신측에 설치하는 경우, 피드 스위치의 전환동작의 제어는 수신신호의 레벨에 대응해서 행해질 수 있다.

본 발명에서, 트랜지스터 증폭기 내의 전송경로와 바이패스 경로 사이의 전환동작은, 바이패스 경로 중앙의 설치되는 바이패스 스위치와 트랜지스터 회로로의 전원공급경로 내의 피드 스위치의 온-오프 작동에 의해 수행된다. 바이패스 경로의 중앙에 설치된 바이패스 스위치는, 도 2에 도시된 예에 이용되는 바와같은 선택스위치가 아니므로 구성을 간략화한다. 트랜지스터 증폭기는 피드 스위치 만을 갖추어 구성되며, 그 피드 스위치는 스위치에 설치되어 있는 입력측과 출력측을 이용하지 않고 전원을 제어한다. 따라서, 도 2에 도시된 예에서와 같은 삽입손실은 발생되지 않는다.

바이패스 스위치와 피드 스위치의 절환을 제어할때에 타이밍을 제어하기만 하면, 스위치 전환을 완벽하게 행할 수 있게 된다. 따라서 스위치전환의 제어 시에 타이밍제어가 용이해 진다.

제1실시예

다음은 본 발명의 고주파 가변 이득증폭기 장치의 실시예의 도 4에서 도 8까지를 참조한 기술한 것이다. 여기서, 상기 도 1에 기술한 무선통신 단말기의 전송측의 구동 증폭기(44)와 고주파 전력증폭기(45) 또는 수신측의 저잡음 고주파증폭기(21)에 적용될 수 있는 고주파 가변 이득증폭기 장치의 한 가지 예가 주어진다.

본 발명의 제1실시예의 기본적인 구성이 도 4에 나타내진다.

도 4에서, 가변 이득증폭기는 고주파증폭기(101)와 이 고주파증폭기(101)를 위해서 신호 바이패스 경로의 온 오프 스위칭을 제어하기 위한 고주파 스위치회로(102)를 포함한다. 능동소자로서 예를 들면 FET을 선택하는 고주파증폭기(101)는 입력단자(Ti)와 출력단자(To) 사이에 연결된다. 예를 들면 FET을 포함하는 고주파 스위치회로(102)는 고주파증폭기(101)의 입력과 출력 사이에 연결된 통과선(103)의 중앙에서 연결된다.

예를 들면 다수의 FET로 구성된 피드 스위치를 포함하는 전환스위치(105)는 전원전압(Vdd)이 얻어지는 라인과 고주파 증폭기(101)용 전원라인 사이에 연결된다. 이 경우에, 이 전환스위치(105)의 입력단자측(a)은 전원전압(Vdd)이 얻어지는 라인에 연결되고 전환스위치(105)의 입력단자측(g)은 접지에 연결된다. 전환스위치(105)의 출력단자는 고주파 스위치회로(102)의 전환제어 단자에 연결된다.

전환스위치(105)는 전술한 전송전력 제어 정보 또는 수신된 신호 레벨에 응답하여 동작하고 피드 제어기(301)에 의해 제어된다.

피드 제어기(301)의 제어 하에서, 도 4에 나타낸 바와 같이, 전환스위치(105)가 입력단자측(a)에 연결될 때, 전원전압(Vdd)은 전환스위치(105)를 거쳐서 고주파 증폭기(101)에 제공되고 고주파 증폭기(101)는 동작상태로 들어간다.

이와 동시에, 전환스위치(105)를 통과하는 전원전압(Vdd)은 제어신호로서 고주파 스위치회로(102)에 제공되고 고주파 스위치회로(102)는 오프된다. 그러므로, 통과선(103)을 거쳐서 통과하며 입력단자(Ti)와 출력단자(To) 사이에 연결은 개방된다.

이 상태에서, 출력단자(To)에서 발생하는 고주파 신호출력의 레벨은 고주파 증폭기(101)의 이득(G101)에 의해서 입력단자(Ti)에서 발생하는 입력된 고주파 신호의 레벨보다 더 높게 된다.

한편, 전환스위치(105)가 도 4에 나타낸 것과 반대인 상태로 전환될 때, 전원전압(Vdd)의 제공은 중단되고, 고주파 증폭기(101)의 동작은 정지되고, 전환스위치(105)를 거쳐서 통과하는 접지전위가 제어신호로서 제공되고, 고주파 스위치회로(102)는 온 되고, 입력단자(Ti)와 출력단자(To)가 통과선(103)을 거쳐서 연결된다.

이 상태에서, 출력단자(To)에서 발생하는 고주파 출력의 레벨은 고주파 스위치회로(102)의 삽입손실과 입력단자(Ti)에서 발생하는 부정합손실(mismatching loss)의 합인 손실(Ls)에 의해 입력단자(Ti)에서 발생하는 고주파 신호의 레벨보다 더 낮다.

그러므로, 가변 이득증폭기(100)의 이득 제어폭은 전환스위치(105)의 전환에 기인해서 $G101 + |Ls102|$ 로 되고 그래서 고주파 증폭기(101)의 이득(G101)은 더 넓게 된다.

이 제 1실시예에서, 고주파 스위치회로(102)는 고주파 증폭기(101)를 위한 피드 제어 사용의 전환스위치(105)의 전환에 응답하여 신호 바이패스 경로를 온 오프 하도록 제어가 행해진다.

그러므로, 고주파 증폭기(101)의 작용이 정지될 때, 고주파 증폭기(101)로의 피드는 정지된다. 그러므로, 낭비되는 전력 소비는 피하여지고, 이득 제어범위는 극적으로 안정화될 수 있다.

다음에 기술되는 바와 같이, 이 제 1실시예의 고주파 스위치회로(102)는 1개의 FET 또는 직렬로 연결된 다수의 FET의 간단한 구성을 가질 수 있다. 그러므로, 크기와 비용은 도 3에 나타내었고 미리 앞쪽에 둔 고주파 전환 스위치회로(53, 54)로부터 실질적으로 축소될 수 있다.

본 발명의 이 제 1실시예의 특수한 구성은 도 5에 나타낸다. 도 5에서, 도 4에 대응하는 부분은 동일한 기호를 붙인다.

도 5에서, 가변 이득증폭기(100A)는 3단계의 단위증폭기(110, 120, 130)와 단위증폭기(110 - 130)를 위한 신호 바이패스 경로의 온과 오프를 넣는 것을 제어하기 위한 고주파 스위치 회로로서 택해진 FET(102Q)를 포함한다.

커패시터(Ci, Ca, Cb, Co)와 단위증폭기(110, 120, 130)는 교대로 연결된다. 단위증폭기(110, 120, 130)의 각각은 FET(111, 121, 131)를 각기 포함하고, 이들 FET의 각각의 소스(source)가 접지에 연결되어 있으며, 각각의 단위증폭기는 동일한 구성으로 되어있다.

입력단자(Ti)로부터의 고주파 신호는 입력측 정합회로(matching circuit) (112)와 커패시터(Ci)를 거쳐서 처음의 단위증폭기(110)의 FET(111)의 게이트(gate)에 제공되고, 규정된 게이트 바이어스 전압(Vgg)은 저항(113)을 거쳐서 제공된다.

FET(111)의 드레인(drain)은 정합회로(115)에 연결되며 드레인 바이어스 제공회로(116)의 고주파 쇼크코일(choke coil)(117)을 거쳐서 전환스위치(105)에도 연결된다.

상기 기술한 바와 같이, 전환스위치(105)의 입력단자측(a)은 전원전압(Vdd)을 위한 라인에 연결되고 입력단자측(g)은 접지에 연결된다. 그 다음에, 전환은 전송전력 제어정보 또는 수신된 신호의 레벨에 응답하여 피드 제어기(301)에 의해 제어된다.

출력측의 정합회로(115)를 거쳐서 택해지는 단위증폭기(110)의 고주파 출력은 정합 커패시터(Ca)를 거쳐서 다음 단계의 단위증폭기(120)에 제공된다.

처음 단계의 단위증폭기(110) 경우와 동일한 방법으로, 단위증폭기(110)로부터의 고주파 신호는 입력측 정합회로(122)와 정합 커패시터(Ca)를 거쳐서 다음 단계의 단위증폭기(120)의 FET(121)의 게이트에 제공되고, 규정된 게이트 바이어스 전압(Vgg)은 저항(123)을 거쳐서 제공된다.

FET(121)의 드레인은 정합회로(125)에 연결되며 드레인 바이어스 제공회로(126)의 고주파 쇼크코일(127)을 거쳐서 전환스위치(105)에 연결된다.

출력측의 정합회로(125)를 거쳐서 택해진 단위증폭기(120)의 고주파 출력은 접합 커패시터(junction capacitor)(Cb)를 거쳐서 마지막 단계의 단위증폭기(130)에 제공된다.

처음 단계와 다음 단계의 단위증폭기(110, 120) 경우와 동일한 방법으로, 단위증폭기(120)로부터의 고주파 신호는 입력측 정합회로(132)와 접합 커패시터(Cb)를 거쳐서 마지막 단위증폭기(130)의 FET(131)의 게이트에 제공되고, 규정된 게이트 바이어스 전압(Vgg)은 저항(133)을 거쳐서 제공된다.

FET(131)의 드레인은 정합회로(135)에 연결되며 드레인 바이어스 제공회로(136)의 고주파 쇼크코일(137)을 거쳐서 전환스위치(105)에 연결된다.

그 다음에, 출력측의 정합회로(135)로부터의 단위증폭기(130)의 고주파 출력은 커패시터(Co)를 거쳐서 출력단자(To)에서 택해진다.

상기 기술한 바와 같이, 공핍형(depletion type) FET(102Q)는 이 제 1실시예의 고주파 스위치회로(102)로서 사용된다. 이 FET(102Q)의 드레인은 직류(d.c.) 블로킹 커패시터(blocking capacitor)(103c)를 거쳐서 입력단자(Ti)에 연결되고, 이 FET(102Q)의 소스는 다음 단계의 단위증폭기(130)의 FET(131)의 드레인에 연결된다. FET(102Q)의 게이트는 저항(106)을 거쳐서 접지에 연결된다.

정합회로(112, 115, 기타 등등)에는 적절하면서 널리 알려진 구성이 주어진다.

직렬로 연결된 저항과 커패시터(도면에 도시되지 않음)는 또한 진동을 방지하기 위해 고주파 쇼크코일(117)과 병렬이 되도록 드레인 바이어스 제공회로(116)에 연결된다.

도 5에서, 저항(113, 123, 133)이 절연을 제공할 목적으로 공급될 때, 충분히 큰 인덕터가 또한 사용될 수 있다. 더군다나, 고주파 쇼크코일(117, 127, 137)은 분포된 상수 라인으로 대체될 수 있다.

다음은 도 5의 제 1실시예의 동작의 기술이다.

전환스위치(105)가 도 5에 나타난 연결상태에 있을 때, 드레인 바이어스전압(Vdd)은 피드 제어기(301)의 제어 하에서 드레인 바이어스 제공회로(116, 126, 136)를 거쳐서 제공되고, 단위증폭기(110, 120, 130)는 동작상태로 들어간다.

이와 동시에, 드레인 바이어스전압(Vdd)은 접지에 연결된 게이트를 가지는 FET(102Q)의 소스에 제공되고 전압[-Vdd]은 FET(102Q)의 게이트와 소스 사이에 인가된다.

이 FET(102Q)의 핀치오프(pinch off) 전압(Vpf)는 다음 식으로 주어지고,

$$V_{pf} > -V_{dd}$$

도면에서 나타난 연결상태에 있는 전환스위치(105)에서, FET1의 드레인/소스 접합은 오프이고 통과선(103, 104)을 거쳐서 가는 입력단자(Ti)와 출력단자(To)를 사이의 접속은 개방된다.

이 상태에서, 단자(To)에서 발생하는 출력의 고주파 신호의 레벨은 단위증폭기(110, 120, 130)의 전체이득인 (G110 + G120 + G130)에 의해 단자(Ti)에서 발생하는 고주파 신호 입력의 레벨보다 높다.

한편, 전환스위치(105)가 도면에 나타난 것과 반대인 상태로 전환될 때, 드레인 바이어스전압(Vdd)의 제공은 중단되고 단위증폭기(110 - 130)의 동작은 정지된다.

이와 동시에, FET1의 소스는 전환스위치(105)와 주파수 쇼크코일(137)을 거쳐서 접지에 연결되고 [0]V의 전압이 FET1의 게이트와 소스 사이에 인가된다. 그러므로, FET1의 드레인/소스 접합은 온되고 입력단자(Ti)와 출력단자(To)가 통과선(103, 104)을 거쳐서 접속된다.

이 상태에서, 만약 입력단자측(Ti)의 부정합손실이 무시된다면, 출력단자(To)에서 발생하는 출력의 고주파 신호의 레벨은 FET1의 삽입손실(Ls)에 의해 입력단자(Ti)에서 발생하는 고주파 신호 입력의 레벨보다 더 낮다.

그러므로, 전환스위치(105)를 전환함으로써, 가변 이득증폭기(100A)의 이득 제어폭은 $G_{110} + G_{120} + G_{130} + |L_{s102Q}|$ 로 되고, 이것은 단위증폭기(110, 120, 130)의 전체이득보다 더 넓다.

상기 기술한 바와 같이, 이 실시예에서, FET(102Q)는 단위증폭기(110 - 130)에 대하여 제공 제어 사용의 전환스위치(105)의 전환에 응답하여 바이패스 하는 신호의 온 오프를 제어한다. 그러므로, 단위증폭기(110 - 130)의 작용이 정지될 때, 이들 단위증폭기(110 - 130)로의 피드는 정지된다. 그러므로, 전력의 낭비적인 소비는 피하여 지고 이득 제어 범위는 극적으로 안정화될 수 있다.

이 실시예의 고주파 스위치회로(102)는 1개의 FET 또는 직렬로 접속된 다수의 FET로 된 간단한 구성을 가질 수 있다. 그러므로, 크기와 비용은 도 3에 나타내었고 미리 앞쪽에 둔 고주파 전환 스위치회로(53, 54)로부터 실질적으로 축소될 수 있다.

더군다나, 바이패스 스위치로 택해진 FET1이 피드 스위치회로로 택해진 전환스위치(105)의 전환을 제어하기 위해서 자동적으로 온오프될 수 있을 때, 도 2의 예의 스위치의 복잡한 전환 타이밍 제어는 더 이상 필요하지 않다.

제 2실시예

다음으로, 전술한 전송회로의 전력증폭기에 적용되는 본 발명의 고주파 가변 이득증폭기 장치의 제 2실시예가 도 6과 도 7을 참조하여 기술된다.

도 6은 본 발명의 제 2실시예의 구성을 나타낸다. 도 6에서, 도 5에 대응하는 부분은 동일한 숫자 또는 끝 두 자리가 동일한 숫자가 주어진다.

도 6에서, 가변 이득증폭기(4500)는 두 단계를 제공하는 단위증폭기(4510, 4520)와 단위증폭기(4510, 4520)에 대한 신호 바이패스의 온오프를 제어하기 위한 고주파 스위치회로로 택해진 두 개의 FET(4502a, 4502b)를 포함한다.

단위증폭기(4510, 4520)는 FET(4511, 4521)를 포함하고, 이들 두 개의 FET의 소스는 접지에 연결되어 있고 동일한 구성으로 되어있다. 단위증폭기(4510, 4520)는 입력단자(Ti)와 출력단자(To) 사이에 삽입되도록 커패시터(Ci, Cc, Co)의 사이에 교대로 접속된다.

입력단자(Ti)로부터의 고주파 신호는 입력측 정합회로(4512)와 커패시터(Ci)를 거쳐서 처음 단위증폭기(4510)의 FET(4511)의 게이트에 제공되고 규정된 게이트 바이어스전압(Vgg)은 저항(4513)을 거쳐서 제공된다.

FET(4511)의 드레인은 정합회로(4515)에 접속되고 드레인 바이어스 제공회로(4516)의 4517을 거쳐서 전환 스위치(4505)에 접속된다.

이전의 실시예에 대하여, 이 전환 스위치(4505)의 입력단자측(a)은 전원전압 라인(Vdd)에 접속되고 입력단자측(g)은 접지에 연결된다. 그 다음에, 전환제어는 상기 기술한 전송전력 제어정보에 응답하여 피드 제어기(301)에 의해 수행된다.

출력측의 정합회로(4515)를 거쳐서 택해진 단위증폭기(4515)의 고주파 출력은 접합커패시터(Cc)를 거쳐서 다음 단계의 단위증폭기(4520)에 제공된다.

처음 단계의 단위증폭기(4515)에 대한 것과 동일한 방법으로, 단위증폭기(4515)로부터의 고주파 신호는 정합회로(4522)와 입력측의 커패시터(Cc)를 거쳐서 다음 단계의 단위증폭기(4520)의 FET(4521)의 게이트에 제공되고, 규정된 게이트 바이어스전압(Vgg)은 저항(4523)을 거쳐서 제공된다.

FET(4521)의 드레인은 정합회로(4525)에 접속되고 드레인 바이어스 제공회로(4526)의 고주파 쇼크코일(4527)을 거쳐서 전환 스위치(4505)에 접속된다.

출력측의 정합회로(4525)를 거쳐서 택해진 단위증폭기(4520)의 고주파 출력은 커패시터(Co)를 거쳐서 출력단자(To)로부터 택해진다.

도 6의 제 2실시예에서, 고주파 바이패스 스위치회로로서 택해진 분산형(dispersion type) FET(4502a, 4502b)에서, FET(4502a)의 소스와 FET(4502b)의 드레인은 직렬로 접속되고 이들 트랜지스터는 그 다음에 통과선(4503)의 중앙에 삽입된다.

그 다음에, FET(4502a)의 드레인은 직류 블록킹 커패시터(4503c)를 거쳐서 입력단자(Ti)에 접속되고 FET(4502b)의 소스는 단위증폭기(4520)의 FET(4521)의 드레인에 접속된다. FET(4502a, 4502b)의 게이트는 저항(4506a, 4506b)을 거쳐서 접지에 접속된다.

다양한 구성이 동작주파수와 사용 등에 의존하는 마지막 단계의 단위증폭기(4520)의 출력측에 대한 정합회로(4525)를 위해 채택될 수 있으며, 그 예를 도 7에 나타낸다. 도 7에 있는 예에서, 전위가 드레인 전위와 같을 때, 정합회로(4525)에서 FET(4502b)의 소스와의 접속점을 제공하는 것이 가능하다.

이러한 방식으로 정합회로(4525) 내에서 접속점을 제공함으로써, 주파수 스위치회로의 FET(4502a, 4502b)가 온 될 때, 출력단자(To)에서 보여지는 임피던스를 조정하는 것이 가능하다. 그 다음에, 가장 적합한 임피던스로 조정함으로써, 부하변동에 기인한 출력단자(To)에 연결된 회로의 특성에서의 변동은 억제될 수 있다.

정합회로(4525)의 상세한 구성을 기술하는 것 뿐만 아니라, 도 7은 도 6과 완전히 동일하며 나머지 부분의 기술은 그래서 생략된다.

다음으로, 도 6의 제 2실시예의 동작이 기술된다.

전송출력이 전송할 전송전력 제어정보에 기초해서 높게 될 때, 전환 스위치(4505)는 피드 제어기(301)의 제어 하에서 도면에 나타난 접속상태로 들어가고, 드레인 바이어스전압(Vdd)은 드레인 바이어스 제공회로(4516, 4526)를 거쳐서 제공되며 양쪽의 단위증폭기(4515, 4520)는 동작상태로 들어간다.

이와 동시에, 단위증폭기(4520)의 드레인 바이어스전압(Vdd)은 FET(4502b)의 소스에 제공되고 FET(4502b)의 게이트는 접지에 접속된다. 그 다음에, 전압[-Vdd]은 FET(4502b)의 게이트/에미터 사이에 인가된다.

이 FET(4502b)의 핀치오프 전압(Vpf)은 다음과 같이 주어지고,

$$V_{pf} > -V_{dd}$$

도면에 나타난 상태에서 접속된 전환 스위치(4505)로 FET(4502b)의 드레인 소스 접합은 오프되고, 이것과 직렬로 접속된 FET(4502a)의 드레인 소스 접합은 또한 오프되고, 직류 블록킹 커패시터(4503c)와 통과선(4503)을 거쳐서 입력단자(Ti)와 출력단자(To)의 사이에 접속은 개방된다.

이 상태에서, 단자(To)에서 발생하는 고주파 신호 출력의 레벨은 양쪽의 단위증폭기(4510, 4520)의 이득($G_{4510} + G_{4520}$ (dB))에 의해 입력단자(Ti)에서 발생하는 고주파 신호 입력의 레벨보다 더 높다.

한편, 전송출력이 더 낮아질 때, 전환 스위치(4505)는 도면에서 나타난 상태의 반대로 전환되고, 드레인 바이어스전압(Vdd)의 제공은 중단되고 양쪽의 단위증폭기(4510, 4520)의 동작은 정지된다.

이와 동시에, FET(4502b)의 소스는 전환 스위치(4505)와 고주파 쇼크코일(4527)을 거쳐서 접지에 접속된다. 그 다음에, FET(4502b)의 드레인/소스 접합은 이 FET(4502b)의 게이트와 소스 사이에 [0]V의 전압을 인가함으로써 온 된다.

이것과 함께, FET(4502b)의 드레인/소스 접합은 FET(4502a)의 게이트와 드레인 사이에 [0]V의 전압을 또한 인가하는 것의 결과로서 또한 온 되고, 통과선(4503, 4504)을 거쳐서 입력단자(Ti)와 출력단자(To)의 사이에 접속이 이루어진다.

이 상태에서, 만약 입력단자(Ti)측의 부정합손실이 무시된다면, 출력단자(To)에서 발생하는 고주파 신호 출력의 레벨은 FET(4502a)과 FET(4502b)의 삽입손실($L_{s4502a} + L_{s4502b}$)에 의해 단자(Ti)에서 발생하는 고주파 신호 입력의 레벨보다 더 낮다.

그러므로, 전환 스위치(4505)를 전환함으로써, 가변 이득증폭기(4500)의 이득 제어폭은 $G_{4510} + G_{4520} + |L_{s4502a} + L_{s4502b}|$ 로 되고, 이것은 단위증폭기(4510, 4520)의 전체이득($G_{4510} + G_{4520}$)보다 더 넓게 된다.

예를 들면, 25dB의 전체이득은 2GHz의 주파수 대역에서 두 단계의 단위증폭기의 경우에서 얻어진다. 더군다나, 온 상태의 두 개의 스위치 FET을 거쳐 가는 신호 경로를 위한 손실은 입력측에서의 부정합손실을 포함하여 약 3 dB이다.

상기 기술한 바와 같이, 이 제 2실시예에서, FET(4502a)과 FET(4502b)은 단위증폭기(4510, 4520)에 대하여 피드 제어를 위한 전환 스위치(4505)의 전환에 응답하여 신호 바이패스의 온과 오프를 제어한다. 그러므로, 단위증폭기(4510, 4520)의 작용이 정지될 때, 이들 단위증폭기(4510, 4520)에 대한 피드는 정지된다. 그러므로, 불필요한 전력소비는 피하여 지고 훨씬 더 안정한 이득 제어폭이 얻어진다.

특히, 전송의 전력증폭기의 취급전력이 클 때, 전력소비는 효과적인 방식으로 감소될 수 있다.

더군다나, 이 실시예의 스위치는 직렬로 연결된 두 개의 FET(4502a, 4502b)로 된 간단한 구성을 가질 수 있다.

그러므로, 이 실시예의 고주파 스위치는 직렬로 접속된 두 개의 FET(4502a, 4502b)이고 오프 상태에 있을 때 이 스위치의 절연은 커질 수 있다.

제 3실시예

수신장치의 증폭기의 처음 단계에 적용되는 본 발명의 고주파 가변 이득증폭기 장치의 제 3실시예가 도 8을 참조하여 기술될 것이다.

도 8은 본 발명의 제 3실시예의 구성을 나타낸다. 도 8에서, 도 5에 대응하는 부분에는 동일한 숫자 또는 마지막 두 자리가 동일한 숫자가 주어진다.

도 8에서, 가변 이득증폭기(2100)는 단위증폭기(2110, 2120)의 두 단계를 포함하고, 두 개의 FET(2102a, 2102b)는 이들 단위증폭기(2110, 2120)에 대하여 신호 바 경로로서 통과선(2130)의 온과 오프를 제어하기 위한 고주파 바 스위치로서 택해진다.

단위증폭기(2110, 2120)는 FET(2111, 2121)를 포함하고, 이들 양쪽의 FET의 소스는 접지에 연결되고 동일한 구성을 가진다. 단위증폭기(2110, 2120)는 입력단자(Ti)와 출력단자(To) 사이에 삽입되도록 커패시터(Ci, Cc, Co) 사이에 교대로 접속된다.

입력단자(Ti)로부터의 고주파 신호는 입력측 정합회로(2112)와 커패시터(Ci)를 거쳐서 처음의 단위증폭기(2110)의 FET(2111)의 게이트에 제공되고, 규정된 게이트 바이어스전압(Vgg)은 저항(2113)을 거쳐서 제공된다.

FET(2111)의 드레인은 정합회로(2115)에 접속되고 드레인 바이어스 제공회로(2116)의 고주파 쇼크코일(2117)을 거쳐서 전환 스위치(2105)에 접속된다.

이전의 실시예에 대하여, 이 전환 스위치(2105)의 입력단자측(a)은 전원전압 라인(Vdd)에 접속되고 입력단자측(g)은 접지에 접속된다. 그 다음에, 전환제어는 상기 기술한 전송전력 제어정보에 응답하여 피드 제어기(301)에 의해 수행된다.

출력측의 정합회로(2115)를 거쳐서 택해진 단위증폭기(2110)의 고주파 출력은 접합 커패시터(Cc)를 거쳐서 다음 단계의 단위증폭기(2120)에 제공된다.

처음 단계의 단위증폭기(2110)의 경우와 동일한 방법으로, 단위증폭기(2110)로부터의 고주파 신호는 정합회로(2122)와 입력측의 커패시터(Cc)를 거쳐서 다음 단계의 단위증폭기(2120)의 FET(2121)의 게이트에 제공되고, 규정된 게이트 바이어스전압(Vgg)은 저항(2123)을 거쳐서 제공된다.

FET(2121)의 드레인선 정합회로(2125)에 접속되고 드레인 바이어스 제공회로(2126)의 고주파 쇼크코일(2127)을 거쳐서 전환 스위치(2105)에 접속된다.

출력측의 정합회로(2125)를 거쳐서 택해진 단위증폭기(2120)의 고주파 출력은 커패시터(Co)를 거쳐서 출력단자(To)로부터 택해진다.

이 제 3실시예에서, 도 6의 실시예에서와 같이, 고주파 바이패스 스위치회로로 택해진 두 개의 분산형 FET(2102a, 2102b)에서, FET(2102a)의 소스와 FET(2102b)의 드레인선 직렬로 사용되도록 함께 접속된다.

도 8의 제 3실시예에서, FET(2102a)의 소스는 통과선(2130)을 거쳐서 입력단자(Ti)에 접속되고 고주파 쇼크코일(2107)을 거쳐서 접지에 접속된다. 그 다음에, 남아있는 FET(2102b)의 드레인선 직류 블로킹 커패시터(2104c)를 거쳐서 마지막 단계의 단위증폭기(2120)의 드레인선에 접속된다.

더군다나, 도 8의 제 3실시예에서, 전환제어기(302)로부터 규정된 제어신호(에302)는 전술한 수신된 레벨에 응답하여 저항(2106a, 2106b)을 거쳐서 평행한 FET(2102a)와 FET(2102b)의 게이트에 제공된다.

상기 구성을 사용함으로써, 도 6의 제 2실시예에 관한 도 8의 제 3실시예에서, FET(2102a)의 소스의 접속단은 예를 들면 단위증폭기(2120)와 같이 드레인 바이어스전압(Vdd)이 제공되는 부분으로 결코 제한되지 않고 적절한 범위 내에서 선택될 수 있다. 더군다나, FET(2102a, 2102b)는 도 6에 기술된 경우의 분산형으로 결코 제한되지 않고 동작은 인헨스먼트형(enhancement type)으로도 또한 가능하다.

다음은 도 8의 제 3실시예의 동작의 기술이다.

이 제 3실시예에서, 수신된 신호의 레벨이 낮을 때, 전환스위치(2105)는 피드 제어기(301)의 제어 하에서 도면에 나타난 접속상태로 들어가고 전환제어기(302)로부터의 제어신호(에302)의 직류 레벨은 FET(2102a)와 FET(2102b)의 편치오프 전압(Vpf)보다 더 낮은 [Vgg]로 된다.

그 다음에, 단위증폭기(2110, 2120)의 양쪽에는 전환스위치(2105)를 거쳐서 드레인 바이어스전압(Vdd)이 제공되고 드레인 바이어스 제공회로(2116, 2126)는 그래서 동작상태로 들어간다.

그 다음에, FET(2102a)의 드레인/소스 접합은 오프되고, FET(2102a)와 같은 방향으로 접속된 FET(2102b)의 드레인/소스 접합도 또한 오프되고, 그 다음에 직류 블로킹 커패시터(2103c)와 통과선(2103, 2104)과 직류 블로킹 커패시터(2104c)를 거쳐서 입력단자(Ti)와 출력단자(To)의 사이에 접속이 개방된다.

이 상태에서, 출력단자(To)에서 발생하는 고주파 신호출력의 레벨은 양쪽의 단위증폭기(2110, 2120)의 이득(G2110 + G2120)에 의해서 입력단자(Ti)에서 발생하는 고주파 신호입력의 레벨보다 더 높다.

한편, 수신된 신호의 레벨이 높을 때, 전환스위치(2105)는 도면에 나타난 상태의 반대인 상태로 전환되고 전환제어기(302)로부터의 제어신호(에302)의 레벨은 접지 전위로 전환된다.

그 다음에, 드레인 바이어스전압의 제공은 차단되고 양쪽의 단위증폭기(2110, 2120)는 동작을 중지한다.

더군다나, 게이트와 소스는 FET(2102a)의 드레인과 소스 사이에 온 상태를 허용하기 위해 동일한 전위로 된다. 이것에 수반해서, 이 FET과 직렬로 접속된 FET(2102b)의 게이트와 소스는 FET(2102b)의 드레인과 소스 사이에도 온 상태를 또한 허용하기 위해 동일한 전위로 된다. 그러므로, 입력단자(Ti)와 출력단자(To)는 직류 블로킹 커패시터(2103c)와 통과선(2103, 2104)과 직류 블로킹 커패시터(2104c)를 거쳐서 접속된다.

이 상태에서, 만약 입력단자측(Ti)의 부정합손실이 무시된다면, 단자(To)에서 발생하는 고주파 신호출력의 레벨은 FET(2102a)와 FET(2102b)의 삽입손실(Ls2102a + Ls2102b)에 의해 단자(Ti)에서 발생하는 고주파 신호입력의 레벨보다 더 낮다.

전환스위치(205)의 스위칭에 기인한 가변 이득증폭기(2100)의 이득 제어범위는 $G_{2110} + G_{2120} + |L_{s2102a} + L_{s2102b}|$ 로 되고, 이것은 단위증폭기(4510, 4520)의 전체이득($G_{2110} + G_{2120}$)보다 더 넓다.

상기 기술한 바와 같이, FET(2102a)와 FET(2102b)는 피드 제어기(301)와 전환제어기(302)의 제어 하에서 단위증폭기(2110, 2120)에 대하여 피드 제어 사용을 위한 전환스위치(2105)의 전환에 응답하여 신호 바이패스의 온 오프를 제어한다. 단위증폭기(2110, 2120)의 작용이 정지될 때, 단위증폭기(2110, 2120)로의 피드는 낭비적인 전력소비가 피하여 지고 현저하게 더 안정한 이득 제어범위가 얻어지도록 정지된다.

이 제 3실시예의 고주파 스위치는 직렬로 접속된 두 개의 FET(2102a, 2102b)로 된 간단한 구성을 가진다.

그러므로, 이 제 3실시예의 고주파 스위치는 직렬로 접속된 두 개의 FET(2102a, 2102b)이고 오프 상태에 있을 때의 절연은 그래서 충분하게 된다.

발명의 효과

상기 각각의 실시예에서, FET은 양쪽 증폭기의 능동소자로 사용되고 고주파 스위치에서 사용된다. 그러나, 본 발명은 결코 이러한 면으로 제한되지 않고 바이폴라 트랜지스터가 또한 사용될 수 있다.

상기 기술한 바와 같이, 본 발명에 따라서, 안정한 이득 제어범위가 간단한 구성을 사용한 각각의 단계에 얻어질 수 있고, 전력소비는 줄어들 수 있고 이득 제어에 사용된 회로 규모도 줄어들 수 있다.

그러므로, 피드 스위치와 바이어스 스위치 전환의 타이밍 제어는 더 이상 필요하지 않고 제어는 그 결과 더 쉽다.

(57) 청구의 범위

청구항 1.

입력측에 고주파 신호가 공급되는 트랜지스터 증폭기수단과,

상기 입력측에 접속된 전계효과 트랜지스터와 바이패스 경로의 접속점을 제어하기 위한 상기 트랜지스터 증폭기 수단의 출력측에 형성된 바이패스 스위치수단과,

상기 트랜지스터 증폭기 수단에 전원을 공급하는 접속점에서 전원 공급 전압을 접속하기 위한 전원 공급 경로에 배치된 피드 스위치수단을 포함하고, 상기 전계효과 트랜지스터의 소스 전극은 상기 전원 공급 접속점으로 접속하도록, 상기 바이패스 스위치 수단은 상기 피드 스위치 수단의 출력에 의해 접속되고,

상기 바이패스 경로는 상기 트랜지스터 증폭기 수단으로 전원 공급을 차단하는 피드 제어신호에 응답하여 상기 바이패스 스위치 수단에 의해 접속되고,

상기 바이패스 경로는 상기 트랜지스터 증폭기수단에 전원을 공급하는 피드 제어신호에 응답하여 상기 바이패스 스위치 수단에 의해 접속되지 않는 것을 특징으로 하는 고주파 가변 이득증폭기 장치.

청구항 2.

제 1항에 있어서,

정합수단 내에 제공되어지는 상기 바이패스 스위치수단에서 출력의 접속점을 포함하는 상기 트랜지스터 증폭기 수단의 출력단자에 접속된 상기 정합수단을 더 포함하여 구성된 것을 특징으로 하는 고주파 가변 이득증폭기 장치.

청구항 3.

고주파 가변 이득증폭기 장치를 가지며, 전송신호를 생성하는 무선통신 단말기에 있어서,

상기 고주파 가변 이득증폭기 장치는,

입력측에 고주파 신호가 공급되는 트랜지스터 증폭기 수단과,

상기 트랜지스터 증폭기 수단의 전압을 공급하는 접속점에서 전압을 공급하기 위한 전원 공급 경로 내에 접속된 피드 스위치수단과,

상기 입력측에 접속된 드레인 전극을 가지는 제 1 전계효과 트랜지스터와 바이패스 경로의 접속점을 제어하기 위한 상기 트랜지스터 증폭기 수단의 출력측에서 상기 전압공급 접속점에 접속된 소스 전극을 가지는 제 2 전계효과 트랜지스터의 드레인 전극으로 접속된 상기 소스 전극과

상기 피드 스위치수단의 전환동작을 제어하기 위한 제 1 스위치수단과,

상기 제 1 및 제 2 전계효과 트랜지스터의 접속 동작을 제어하기 위한 제 2스위치 제어수단을 포함하여 구성되며,

상기 피드 스위치수단은 상기 제 1 스위치 제어수단에 의해 제어되고 제 1 및 제 2 전계효과 트랜지스터는 제 2 스위치 제어수단에 의해 제어되는 것을 특징으로 하는 무선통신 단말기.

청구항 4.

고주파 가변 이득증폭기 장치를 가지고 전송 신호를 생성하는 무선통신 단말기에 있어서,

상기 고주파 가변 이득증폭기 장치는,

고주파 신호가 입력측에 공급되는 트랜지스터 증폭기 수단과,

상기 입력측에 접속된 드레인 전극과 바이패스 경로의 접속점을 제어하기 위한 상기 트랜지스터 증폭기수단의 출력측에 접속된 소스 전극을 가지는 전계효과 트랜지스터를 포함하고,

트랜지스터 증폭기수단의 상기 출력측에 접속된 전원 전압을 공급을 차단하는 피드 제어신호에 응답하여 상기 전계효과 트랜지스터에 의해서 상기 바이패스 경로로 접속되고,

상기 트랜지스터 증폭기수단에 전원을 공급하는 피드 제어신호에 응답하여 상기 전계효과 트랜지스터에 의해서 상기 바이패스 경로로 접속되는 것을 특징으로 하는 무선통신 단말기.

청구항 5.


제 2항에 있어서,

상기 출력측에서 상기 트랜지스터 증폭기수단으로 전원 공급 전압을 공급하기 위한 전원 공급 경로에 접속되는 피드 스위치수단을 포함하고,


상기 전계효과 트랜지스터는 상기 피드 스위치수단의 출력에 의해 제어되는 것을 특징으로 하는 무선통신 단말기.

도면


도면1




도면2



도면3



도면4



도면8

