



(12) 发明专利

(10) 授权公告号 CN 101924578 B

(45) 授权公告日 2014.07.16

(21) 申请号 201010271593.7

(51) Int. Cl.

(22) 申请日 2003.01.15

H04B 1/7117(2011.01)

(30) 优先权数据

10/076,957 2002.02.19 US

(56) 对比文件

CN 1219056 A, 1999.06.09, 全文 .

(62) 分案原申请数据

03804144.8 2003.01.15

WO 99/34546 A1, 1999.07.08, 全文 .

审查员 王怡轩

(73) 专利权人 马维尔国际贸易有限公司

地址 巴巴多斯圣迈克尔

(72) 发明人 亚历克斯·马吉利斯 加迪·马祖兹
乌迪·本-戴维(74) 专利代理机构 北京市金杜律师事务所
11256

代理人 鄢迅


权利要求书2页 说明书5页 附图3页

(54) 发明名称

RAKE 接收器接口

(57) 摘要

本发明公开了 RAKE 接收器接口。一种方法包括：通过中断产生器在 RAKE 接收器的耙指和处理器之间的符号传输中产生中断，中断定义了每单个时间产生率独立于符号的符号边界的时间速率的全局符号边界；在耙指的符号边界中，从耙指向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入；当向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入时使计数器增加预定值，如果计数器低于预定阈值，那么在全局符号边界中通过处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取并且使计数器减小预定值，并且如果计数器达到预定阈值，那么在至少另一个全局符号边界中通过处理器从第一数据寄存器和第二数据寄存器两者中进行读取并且使计数器减少两倍预定值。



1. 一种预防读 - 写冲突的方法, 包括 :

在 RAKE 接收器的耙指和处理器之间的符号传输中产生中断, 所述中断的定时被定义为全局符号边界, 所述全局符号边界的每单位时间产生率独立于所述符号的符号边界的时间速率并且是固定的;

在所述 RAKE 接收器的耙指的符号边界中, 从所述 RAKE 接收器的耙指向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入;

当向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入时使计数器增加 +1,

如果所述计数器低于 +2, 那么在全局符号边界中通过所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取并且使所述计数器减小 +1, 并且

如果所述计数器达到 +2, 那么在至少另一个全局符号边界中通过所述处理器从第一数据寄存器和第二数据寄存器两者中进行读取并且使所述计数器加倍减小到零。

2. 一种预防读 - 写冲突的方法, 包括 :

在 RAKE 接收器的耙指和处理器之间的符号传输中产生中断, 所述中断的定时被定义为全局符号边界, 所述全局符号边界的每单位时间产生率独立于所述符号的符号边界的时间速率并且是固定的;

在所述 RAKE 接收器的耙指的符号边界中, 从所述 RAKE 接收器的耙指向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入;

当向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入时使计数器增加 +1;

在全局符号边界中通过所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取; 并且

在从第一数据寄存器和第二数据寄存器中的一个数据寄存器中进行读取时使计数器减小 +1;

如果所述计数器达到 -1, 那么在至少另一个全局符号边界中继续通过所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取, 使所述计数器在全局符号边界中归零。

3. 如权利要求 1 或 2 所述的方法, 其中产生所述中断包括以与所述符号边界的时间速率异步的速率产生所述中断。

4. 如权利要求 1 或 2 所述的方法, 其中产生所述中断包括以固定的速率产生所述中断。

5. 如权利要求 1 或 2 所述的方法, 其中产生所述中断包括产生中断, 其中所述符号边界包括不变的速率。

6. 如权利要求 1 或 2 所述的方法, 其中产生所述中断包括产生中断, 其中所述符号边界包括随时间改变的速率。

7. 一种预防读 - 写冲突的装置, 包括 :

RAKE 接收器;

处理器;

其中所述装置适于在所述 RAKE 接收器的耙指和所述处理器之间的符号传输中产生中断, 其中所述中断的定时被定义为全局符号边界, 所述全局符号边界的每单位时间产生率

独立于所述符号的符号边界的时间速率并且是固定的，并且其中所述 RAKE 接收器的耙指被配置为向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入；以及

计数器，被配置为在所述 RAKE 接收器的耙指向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入时增加 +1 并且被配置为在所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取时减小 +1，

其中，如果所述计数器低于 +2，那么所述处理器在全局符号边界中从第一数据寄存器和第二数据寄存器中的所述另一数据寄存器中进行读取，并且所述计数器被减小 +1，并且

如果所述计数器达到所述 +2，那么所述处理器在至少另一个全局符号边界中继续从第一数据寄存器和第二数据寄存器两者中进行读取，并且使所述计数器加倍减小到零。

8. 一种预防读 - 写冲突的装置，包括：

RAKE 接收器；

处理器；

其中所述装置适于在所述 RAKE 接收器的耙指和所述处理器之间的符号传输中产生中断，其中所述中断的定时被定义为全局符号边界，所述全局符号边界的每单位时间产生率独立于所述符号的符号边界的时间速率并且是固定的，并且其中所述 RAKE 接收器的耙指被配置为向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入；以及

计数器，被配置为在所述 RAKE 接收器的耙指向第一数据寄存器和第二数据寄存器中可用的那个数据寄存器写入时增加 +1 并且被配置为在所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取时减小 +1，

其中，如果所述计数器达到 -1，那么所述处理器在至少另一个全局符号边界中继续从第一数据寄存器和第二数据寄存器中的所述另一数据寄存器中进行读取，使所述计数器在全局符号边界中归零。

9. 如权利要求 7 或 8 所述的装置，其中所述装置能够以与所述符号边界异步的速率产生所述中断。

10. 如权利要求 7 或 8 所述的装置，其中所述装置能够以固定的速率产生所述中断。

11. 如权利要求 7 或 8 所述的装置，其中所述装置能够产生中断，其中所述符号边界包括不变的速率。

12. 如权利要求 7 或 8 所述的装置，其中所述装置能够产生中断，其中所述符号边界包括随时间改变的速率。

RAKE 接收器接口

[0001] 本申请是申请日为 2003 年 1 月 15 日、申请号为 03804144.8 的在先申请的分案申请。

技术领域

[0002] 本发明涉及 RAKE 接收器接口。

背景技术

[0003] 码分多址 (CDMA) 接收器可以包括 RAKE 接收器，其可以包括多个被称为耙指 (finger) 的接收元件，该接收元件解扩接收信号。耙指可以与在基站和移动接收器之间的多径信道中的一个路径同步。信息（例如被符号边界限定的符号）可以从耙指被传输到处理器。

[0004] 但是，一个耙指的定时可能会由于诸如动态环境和移动站的运动等因素而独立于另一个耙指地改变。耙指之间缺乏同步可能会使处理器对具体耙指的符号边界的识别变得困难。

[0005] 在一种可能的解决方案中，耙指可以以与该耙指的符号边界速率同步的速率产生“中断”。处理器可以在连续的中断之间读取并处理固定数目的符号。例如，如果中断速率等于符号速率，那么被连续的中断所限定的符号数目将等于被连续的符号边界所限定的符号数目。

[0006] 上面提到的中断方式的一个缺点在于，可能需要非常大的处理和存储开销来处理大量的耙指。

发明内容

[0007] 本发明所要解决的技术问题是在一个耙指的定时可以独立于另一个耙指地改变的环境下如何读取和处理符号，更具体而言，在这种环境下如何允许处理器识别具体耙指的符号边界。

[0008] 本发明公开了一种预防读 - 写冲突的方法，包括：通过中断产生器在 RAKE 接收器的耙指和处理器之间的符号传输中产生中断，所述中断被定义为每单位时间产生率独立于所述符号的符号边界的时间速率的全局符号边界；在所述 RAKE 接收器的耙指的符号边界中，从所述 RAKE 接收器的耙指向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入；当向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入时使计数器增加 +1，如果所述计数器低于 +2，那么在全局符号边界中通过所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取并且使所述计数器减小 +1，并且如果所述计数器达到 +2，那么在至少另一个全局符号边界中通过所述处理器从第一数据寄存器和第二数据寄存器两者中进行读取并且使所述计数器加倍减小到零。

[0009] 本发明还公开了一种预防读 - 写冲突的方法，包括：通过中断产生器在 RAKE 接收器的耙指和处理器之间的符号传输中产生中断，所述中断被定义为每单位时间产生率独立

于所述符号的符号边界的时间速率的全局符号边界；在所述 RAKE 接收器的耙指的符号边界中，从所述 RAKE 接收器的耙指向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入；当向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入时使计数器增加 +1；在全局符号边界中通过所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取；并且在从第一数据寄存器和第二数据寄存器中的一个数据寄存器中进行读取时使计数器减小 +1；如果所述计数器达到 -1，那么在至少另一个全局符号边界中继续通过所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取，使所述计数器在全局符号边界中归零。

[0010] 本发明还公开了一种预防读 - 写冲突的装置，包括：RAKE 接收器；处理器；中断产生器，被配置为在所述 RAKE 接收器的耙指和所述处理器之间的符号传输中产生中断，其中所述中断被定义为每单位时间产生率独立于所述符号的符号边界的时间速率的全局符号边界，并且其中所述 RAKE 接收器的耙指被配置为向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入；以及计数器，被配置为在所述 RAKE 接收器的耙指向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入时增加 +1 并且被配置为在所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取时减小 +1，其中，如果所述计数器低于 +2，那么所述处理器在全局符号边界中从第一数据寄存器和第二数据寄存器中的所述另一数据寄存器中进行读取，并且所述计数器被减小 +1，并且如果所述计数器达到 +2，那么所述处理器在至少另一个全局符号边界中继续从第一数据寄存器和第二数据寄存器两者中进行读取，并且使所述计数器被加倍减小到零。

[0011] 本发明还公开了一种预防读 - 写冲突的装置，包括：RAKE 接收器；处理器；中断产生器，被配置为在所述 RAKE 接收器的耙指和所述处理器之间的符号传输中产生中断，其中所述中断被定义为每单位时间产生率独立于所述符号的符号边界的时间速率的全局符号边界，并且其中所述 RAKE 接收器的耙指被配置为向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入；以及计数器，被配置为在所述 RAKE 接收器的耙指向第一数据寄存器和第二数据寄存器中可用的那一个数据寄存器写入时增加 +1 并且被配置为在所述处理器从第一数据寄存器和第二数据寄存器中的另一数据寄存器中进行读取时减小 +1，其中，如果所述计数器达到 -1，那么所述处理器在至少另一个全局符号边界中继续从第一数据寄存器和第二数据寄存器中的所述另一数据寄存器中进行读取，使所述计数器在全局符号边界中归零。

[0012] 附图说明

[0013] 在本申请文件的结尾部分具体地指出并清楚地要求了本发明的主旨。但是，本发明的操作的方法和组织构成，及其目的、特征和优点，通过参考附图而阅读下面的具体说明可以被最好地理解，其中：

[0014] 图 1 根据本发明的实施例，示出了与 RAKE 接收器相接口的方法和装置的简化方框图；

[0015] 图 2 根据本发明的实施例，示出了 RAKE 接收器的耙指的简化方框图，所述耙指具有不同速率的符号边界，并以独立于符号边界速率的速率的产生中断；

[0016] 图 3 根据本发明的实施例，示出了在向处理器传输符号边界的过程中产生中断的简图，其中耙指的定时可以保持不变；

[0017] 图 4 示出了对同一个数据寄存器进行“读出”和“写入”的“冲突”的简图，其中耙指的定时可以变化；

[0018] 图 5 示出了本发明的可以防止这样的冲突的实施例简图，其中耙指的定时超前了；并且

[0019] 图 6 示出了本发明的可以防止这样的冲突的实施例简图，其中耙指的定时滞后了。

[0020] 应当理解，为了图示的简单和清楚，图中的元素不一定按比例绘制。例如，为了清楚起见，一些元素的尺寸相对于其他元素可以被放大。另外，在合适的地方，标号在各图中可以重复出现，用以指示对应或相似的元素。

具体实施方式

[0021] 在下面的具体说明中，为了提供对本发明的详尽理解而列出了大量的具体细节。但是，本领域的一般技术人员应该理解，可以在没有这些具体细节的情况下实施本发明。在其他情况下，为了不混淆本发明，没有对公知的方法、过程、元件和电路进行详细的描述。

[0022] 现在参照图 1，其根据本发明的一个实施例，图示了与 RAKE 接收器相接口的方法和装置。

[0023] 如图 1 所示，该装置可包括一个或多个可以将信息传输至处理器 12 的 RAKE 接收器 11 的耙指 10。处理器 12 可以不受限制地包括数字语音处理器 (DSP)。信息可以不受限制地包括具有符号边界的符号。例如，如图 2 所示，第一耙指 F1 可以包括符号边界 16A-16D，其可以具有某个时间速率，如，相邻符号边界之间的时间间隔。例如，所述符号边界可以对应于扩频序列信号出现时间 (epoch)。第二耙指 F2 可以包括可具有不同速率的符号边界 18A-18D。

[0024] 在 RAKE 接收器 11 和处理器 12 之间传输信息的过程中，可以由硬件 或软件设备（例如但并非局限于，耙指、RAKE 接收器或处理器或用于产生中断的专用设备）来产生中断 19（图 2）。根据本发明的实施例，中断可以具有独立于每单位时间信息传输速率的每单位时间产生率。在图示的实施例中，中断是在耙指 10 和处理器 12 之间的符号传输中产生的，其中，中断具有独立于信号边界时间速率（例如，相邻符号边界之间的时间间隔）的产生率。例如，中断可以以与信号边界 16A-16D 或 18A-18D 的时间速率异步的速率被产生，例如但并非局限于固定的时间速率。

[0025] 图 1 中的装置可以成为通信系统的一部分，例如但并非局限于码分多址 (CDMA) 或宽带 CDMA (WB-CDMA) 接收器或可以包含通信元件的通信系统。

[0026] 现在参照图 3，其图示了本发明的一个实施例，用于在向处理器 12 传输符号边界的过程中产生中断。中断的定时可以被定义为全局符号边界 20A-20C，其产生速率独立于符号边界 16A-16D 和 18A-18D 的时间速率。

[0027] 两个耙指 F1 和 F2 可以向第一数据寄存器 R0 和第二数据寄存器 R1 中的一个写入数据（例如，来自于各符号边界的符号）。应该注意，这只是一个简化了的例子，而且本发明并不局限于两个耙指或数据寄存器，而是可以使用任意其他数目的耙指或数据寄存器。图 3 图示的情况下，耙指 F1 和 F2 的定时可以保持不变，全局符号边界 20A-20C 可以具有固定的速率。例如，从符号边界 16A 开始到符号边界 16B 结束，耙指 F1 可以向第一数据寄存器

R0 写入信息（例如，符号）。然后，从符号边界 16B 开始到符号边界 16C 结束，耙指 F1 可以向第二数据寄存器 R1 写入信息，等等。类似地，从符号边界 18A 开始到符号边界 18B 结束，耙指 F2 可以向第二数据寄存器 R1 写入信息（例如，符号）。然后，从符号边界 18B 开始到符号边界 18C 结束，耙指 F2 可以向第一数据寄存器 R0 写入信息，等等。

[0028] 全局符号边界 20A-20C 可以决定处理器 12 如何读取信息。全局符号边界 20A-20C 的速率（也称为长度）可以被设定，以使得处理器 12 可以轮流地读取数据寄存器，而独立于耙指 F1 和 F2 写入数据存储器的速率。例如，从全局符号边界 20A 开始，到全局符号边界 20B 结束，处理器 12 可以从第一个数据寄存器 R0 读取从耙指 F1 接收到的信息，以及从第二个数据寄存器 R1 读取从耙指 F2 接收到的信息。然后，从全局符号边界 20B 开始，到全局符号边界 20C 结束，处理器 12 可以从第二个数据寄存器 R1 读取从耙指 F1 接收到的信息，以及从第一个数据寄存器 R0 读取从耙指 F2 接收到的信息，等等。

[0029] 相应地，在图 3 的实施例中，第一和第二耙指 F1 和 F2 可以向第一和第二数据寄存器中可用的那一个写入，而在全局符号边界，处理器可以以独立于耙指的速率二选一地从第一和第二数据寄存器中读取。数据寄存器在“写”的过程中被耙指翻转（toggle），在“读”的过程中被处理器 12 翻转。

[0030] 如同上文所提到的那样，在图 3 所示的情况下，耙指 F1 和 F2 的定时可以保持不变，并且其中全局符号边界可以具有固定的速率。全局符号边界可以被设定为当处理器 12 从第一数据寄存器 R0 读取第一耙指 F1 的符号时，第一耙指 F1 就不会在那个时刻向数据寄存器 R0 写入。类似地，比方说当处理器 12 从第二数据寄存器 R1 读取第一耙指 F1 的符号时，第一耙指 F1 就不会在那个时刻向数据寄存器 R1 写入。相应地，当从数据寄存器中读取的时候，数据寄存器中不会有信息被耙指重写。此外，总是有一个数据寄存器允许特定的耙指对其写入，而同时处理器 12 正在读取另一个数据寄存器。这可以防止由于缺少可用的数据寄存器而丢失来自耙指之一的信息。

[0031] 现在参照图 4，在图 4 图示的情况下，耙指之一的定时（例如，符号边界的速率）可以随时间变化，就如同在时间跟踪中发生的那样。虽然可以采用处理技术来根据耙指定时的改变而改变全局符号边界，但是保持全局符号边界为一个固定的速率是有利的和划算的。

[0032] 在图 4 中，全局符号边界 20A-20E 具有固定的速率。耙指 F1 的符号边界 16A-16E 的速率可以改变。例如，当向数据寄存器 R1 而不是 R0 写入时，符号边界的速率可以超前（或者说，变短）。如指示箭头 25 所指，在符号边界 16D 和 16E 之间，这会导致耙指 F1 在处理器正在读取数据寄存器 R0 的同时，向数据寄存器 R0 写入。于是在对同一个数据寄存器的“读出”和“写入”之间就有了“冲突”。“保持”（hold）操作可能会产生类似的问题，其中有效符号长度可能会增加。

[0033] 现在参照图 5，其图示了本发明可以防止上述冲突的实施例。可以为图 1 中的装置配备一个或多个计数器 22。当一个耙指向其中一个数据寄存器写入时，计数器 22 可以被增加。反过来，当处理器 12 读取其中一个数据寄存器时，计数器 22 可以被减小。计数器 22 可以以 1 或任何其他预设的值来增加或减小。

[0034] 在图 3 的实施例中，耙指 F1 和 F2 的定时可以保持不变，计数器的值序列将是 +1, 0, +1, 0, +1……

[0035] 但是,在图 5 的实施例中,耙指 F1 的符号边界 16 的速率会随时间改变。如指示箭头 27 所指,当耙指 F1 向数据寄存器 R0 写入时,计数器 22(图 1)可以被增加 +1。同时,处理器 12 可以读取数据寄存器 R1,这可以把计数器 22 减小到 0,如指示箭头 29 所指。然后,耙指 F1 可以向数据寄存器 R1 写入,计数器 22 可以被增加 +1,如指示箭头 31 所指,而处理器 12 可以读取数据寄存器 R0,这可以把计数器 22 减小到 0,如指示箭头 33 所指。但是,耙指 F1 的定时可能已经超前了,导致耙指 F1 可能在处理器 12 完成对数据寄存器 R0 的读取前开始写入数据寄存器 R0,如指示箭头 35 所指。这可以将计数器 22 增加 +1,达到 +2。根据本发明的实施例,如果计数器 22 达到 +2 或者任何其他预定值,一个“额外标记”就可以被产生,指示处理器 12 在从另一个全局符号边界读取之前,在同一个全局符号边界中既读取寄存器 R0 也读取寄存器 R1,该 R0 和 R1 都已经被 F1 写入,如指示箭头 37 所指。从两个寄存器中读取的行为可以将计数器 22 加倍减小到零。计数器 22 归零后,在 0 和 +1 之间的翻转(或读或写)的正常序列(例如与图 3 的实施例相关联的序列)可以被恢复。

[0036] 现在参照图 6,其图示了本发明可以防止读-写冲突的实施例,其中耙指 F1 的定时变慢了。

[0037] 如指示箭头 40 所指,当耙指 F1 可以向数据寄存器 R0 写入时,计数器 22 可以被增加 +1。同时,处理器 12 可以读取数据寄存器 R1,这可以使计数器 22 减小到 0,如指示箭头 41 所指。然后,耙指 F1 可以向数据寄存器 R1 写入,而计数器 22 可以被增加 +1,如指示箭头 42 所指,而处理器 12 可以读取数据寄存器 R0,这可以使计数器 22 减小到 0,如指示箭头 43 所指。再一次地,耙指 F1 可以向数据寄存器 R0 写入,计数器 22 可以被增加 +1,如指示箭头 44 所指,而处理器 12 可以读取数据寄存器 R1,这可以使计数器 22 减小到 0,如指示箭头 45 所指。

[0038] 但是,耙指 F1 的定时可能已经被变慢了,结果是在处理器 12 已经完成对数据寄存器 R1 的读取并开始读取数据寄存器 R0 时,耙指 F1 可能还在向数据寄存器 R0 写入,如指示箭头 46 所指。这可以使计数器 22 从零减小到 -1。根据本发明的实施例,如果计数器 22 达到 -1 或者任何其他预定值,一个“陈旧标记”就可以被产生,指示处理器 12 不要切换到对另一个数据寄存器进行读取(在本例中,不要切换到数据寄存器 R0),而是继续从耙指 F1 已经写入过的当前数据寄存器(在本例中为数据寄存器 R1)中读取,如指示箭头 47 所指,以使计数器 22 归零。

[0039] 当计数器 22 已经归零之后,在 0 和 +1 之间的翻转的正常序列(例如与图 3 的实施例相关联的序列)可以被恢复。

[0040] 虽然这里已经图示和描述了本发明的一些特征,但是,对于本领域的一般技术人员来讲,现在将出现很多修改、替换、改变以及等同物。因此应该理解,所附权利要求应包含所有在本发明真正精神之中的此类修改和改变。




图 1




图 2




图 3




图 4




图 5




图 6