

## (12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织  
国 际 局(43) 国际公布日  
2019 年 12 月 19 日 (19.12.2019)

(10) 国际公布号

WO 2019/238026 A1

(51) 国际专利分类号:  
*H01L 31/105* (2006.01)    *H01L 27/32* (2006.01)  
*H01L 31/18* (2006.01)    *H01L 25/16* (2006.01)

(21) 国际申请号: PCT/CN2019/090651

(22) 国际申请日: 2019 年 6 月 11 日 (11.06.2019)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:  
201810594582.9    2018年6月11日 (11.06.2018) CN(71) 申请人: 京 东 方 科 技 集 团 股 份 有 限 公 司  
(BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN];  
中 国 北 延 市 朝 阳 区 酒 仙 桥 路 10 号,  
Beijing 100015 (CN)。

(72) 发明人: 王国英(WANG, Guoying); 中国北京市北京经济技术开发区地泽路9号, Beijing 100176 (CN)。 宋振(SONG, Zhen); 中国北京市北京经济技术开发区地泽路9号, Beijing 100176 (CN)。

(74) 代理人: 中国专利代理(香港)有限公司  
(CHINA PATENT AGENT (H.K.) LTD.); 中国香港特 别 行 政 区 湾 仔 港 湾 道 23 号 鹰 君 中 心  
22 楼 号, Hong Kong (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

(54) Title: OPTICAL SENSING DEVICE AND MANUFACTURING METHOD THEREFOR AND DISPLAY DEVICE

(54) 发明名称: 光学传感器件及其制作方法、显示器件




图 1

**(57) Abstract:** Disclosed are an optical sensing device and a manufacturing method therefor and a display device. The optical sensing device comprises a display area (AA) and a non-display area (DA). In the non-display area (DA), the optical sensing device includes a thin film transistor; the thin film transistor comprises an active layer (4), a gate insulation layer (5), a gate layer (6), a source drain layer (8) and an inter-layer dielectric layer (7). In the display area (AA), the optical sensing device includes a first insulating layer (7), a conducting layer (8) and a second insulating layer (9) which are stacked in sequence. The conducting layer (8) and the source drain layer (8) or the gate layer (6) are disposed in the same layer. In the display area (AA), the first insulating layer (7) is provided with a first opening (7A); the optical sensing device further comprises a photosensitive sensing device, and the photosensitive sensing device is located in the first opening (7A). Since the photosensitive sensing device is disposed in the first opening (7A), the photosensitive sensing device is protected by the metal of the source drain layer (8) or the gate layer (6), thereby avoiding the influence of environment light on the off-state current of the photosensitive sensing device.

**本国际公布：**

— 包括国际检索报告(条约第21条(3))。

---

**(57) 摘要：**公开了一种光学传感器器件及其制作方法、显示器件。该光学传感器包括显示区(AA)和非显示区(DA)。在非显示区(DA)，光学传感器件包括薄膜晶体管，薄膜晶体管包括有源层(4)、栅极绝缘层(5)、栅极层(6)、源漏极层(8)和层间介质层(7)。在显示区(AA)，光学传感器件包括依次堆叠的第一绝缘层(7)、导电层(8)和第二绝缘层(9)。导电层(8)与所述源漏极层(8)或者栅极层(6)同层设置。在显示区(AA)，第一绝缘层(7)设有第一开孔(7A)，光学传感器件还包括光敏传感器件，并且光敏传感器件位于第一开孔(7A)内。由于光敏传感器件设置在第一开孔(7A)中，光敏传感器件被源漏极层(8)或栅极层(6)的金属保护，避免了环境光对光敏传感器件静态电流的影响。

## 光学传感器件及其制作方法、显示器件

### 相关申请的交叉引用

本公开主张于 2018 年 6 月 11 日提交的中国专利申请  
5 No.201810594582.9 的优先权，其全部内容通过引用结合于此。

### 技术领域

本公开一般涉及显示技术，尤其涉及一种光学传感器件及其制作方法、显示器件。

10

### 背景技术

现有的电路补偿方案是电学补偿，它只能对 TFT (Thin Film Transistor, 薄膜晶体管) 阈值电压和迁移率变化造成的显示 Mura (显示器亮度不均匀，造成各种痕迹的现象) 进行补偿，但是无法应对 OLED 器件老化引起的亮度变化的补偿。虽然可以在面板出厂时对面板整体进行一次光学补偿，但无法解决伴随 EL (electroluminescence, 冷光片) 效率衰减造成的 Mura，即无法实现光学实时补偿。因此需要引入光学传感器内置补偿，即在 OLED (Organic Light-Emitting Diode, 有机发光二极管) 显示器件添加 PD (photo diode/光敏二极管，例如 PIN 型光敏二极管)，用于实时监控 EL 亮度变化，并且通过外围 IC (integrated circuit, 集成电路) 计算对面板进行实时光学补偿。

通常做法是在做 TFT 过程中制作光敏传感器件，例如 PD。在 PD 制作完成后，TFT 的后续制备过程中的湿刻工艺会对使 PD 的侧壁受损，造成 PD 的漏电流增大，影响显示器件的性能。

25

### 发明内容

第一方面，本公开实施例提供一种光学传感器件，包括显示区和非显示区。在所述显示区，所述光学传感器件包括薄膜晶体管，所述薄膜晶体管包括有源层、栅极绝缘层、栅极层、源漏极层和层间介质层，所述栅极绝缘层配置成将所述有源层和所述栅极层绝缘，并且所述层间介质层配置成将所述栅极层和所述源漏极层绝缘。在所述非显示区，所述光学传感器件包括依次堆叠的第一绝缘层、导电层和第二

绝缘层，并且所述导电层与所述源漏极层或者所述栅极层同层设置。在所述非显示区，所述第一绝缘层设有第一开孔，所述光学传感器件还包括光敏传感器件，并且所述光敏传感器件位于所述第一开孔内。

在一个或多个实施例中，所述导电层覆盖所述第一开孔的底部和5侧壁，所述第二绝缘层至少覆盖所述导电层的覆盖所述第一开孔的侧壁的部分以形成凹槽，并且所述光敏传感器件设置在所述凹槽内。

在一个或多个实施例中，所述凹槽的深度小于或等于所述光敏传感器件的厚度。

在一个或多个实施例中，所述光学传感器件还包括在所述显示区10和所述非显示区位于基板上的缓冲层，并且所述第一开孔贯穿所述第一绝缘层的全部厚度和所述缓冲层的至少部分厚度。

在一个或多个实施例中，所述光学传感器件为 PIN 型光敏二极管，并且包括依次堆叠的半导体材料的 N 型层、I 型层和 P 型层。

在一个或多个实施例中，所述半导体材料的 N 型层与所述导电层15电连接。

在一个或多个实施例中，所述导电层与所述源漏极层同层设置，并且所述第一绝缘层与所述层间介质层同层设置。

在一个或多个实施例中，所述光学传感器件还包括在所述显示区覆盖所述源漏极层的第一钝化层，并且所述第二绝缘层与所述第一钝20化层同层设置。

在一个或多个实施例中，所述导电层与所述源漏极层其中之一为一体部件。

在一个或多个实施例中，所述导电层与所述栅极层同层设置，所述第一绝缘层与所述栅极绝缘层同层设置，并且所述第二绝缘层与所述层间介质层同层设置。<sup>25</sup>

第二方面，本公开实施例提供一种显示器件，包括如上所述的光学传感器件。

在一个或多个实施例中，该显示器件还包括：

黑矩阵，其位于所述光学传感器件上并且限定所述显示区；

30 彩膜层，其位于所述显示区，覆盖所述光敏传感器件并部分覆盖所述黑矩阵；

覆盖层，其位于所述黑矩阵和所述彩膜层上；

隔垫物层，其位于所述非显示区并且在所述覆盖层上；  
辅助电极，其设置在所述隔垫物层上；以及  
透明阴极，其覆盖所述辅助电极、所述隔垫物层和所述覆盖层，  
并且与所述辅助电极电连接。

5 第三方面，本公开实施例提供一种光学传感器件制作方法。所述光学传感器件包括显示区和非显示区。所述方法包括：

在所述显示区，依次形成有源层、栅极绝缘层、栅极层、源漏极层和层间介质层以形成薄膜晶体管，所述栅极绝缘层配置成将所述有源层和所述栅极层绝缘，并且所述层间介质层配置成将所述栅极层和  
10 所述源漏极层绝缘，并且

在所述非显示区，形成第一绝缘层，在所述第一绝缘层内形成第一开孔，形成导电层和第二绝缘层，以及在所述第一开孔内形成光敏传感器件，其中所述导电层与所述源漏极层或者所述栅极层同层设置。

在一个或多个实施例中，形成所述导电层包括，形成所述导电层  
15 以覆盖所述第一开孔的底部和侧壁，

形成所述第二绝缘层包括，形成所述第二绝缘层以至少覆盖所述导电层的覆盖所述第一开孔的侧壁的部分以形成凹槽，以及

形成所述光敏传感器件包括，在所述凹槽内形成所述光敏传感器件。

20 在一个或多个实施例中，该方法还包括：在形成所述有源层之前，在所述显示区和所述非显示区中，在基板上形成缓冲层，并且

其中形成所述第一开孔包括，形成所述第一开孔，以贯穿所述第一绝缘层的全部厚度和所述缓冲层的至少部分厚度。

在一个或多个实施例中，所述导电层与所述源漏极层同层设置，  
25 并且所述第一绝缘层与所述层间介质层同层设置。

在一个或多个实施例中，在形成所述光敏传感器件之后，形成所述源漏极层。

30 在一个或多个实施例中，所述导电层与所述栅极层同层设置，所述第一绝缘层与所述栅极绝缘层同层设置，并且所述第二绝缘层与所述层间介质层同层设置。

在一个或多个实施例中，所述凹槽的深度小于或等于光敏传感器件的厚度。

在一个或多个实施例中，形成所述光敏传感器件包括：  
依次沉积半导体材料的 N 型层、I 型层和 P 型层；  
在所述 P 型层上沉积第一透明导电层；以及  
图形化所述半导体材料的 N 型层、I 型层和 P 型层以及所述第一透  
5 明导电层，以形成所述光敏传感器件。  
该显示器件为顶发射显示器件或者底发射显示器件。

### 附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描  
10 述，本公开的其它特征、目的和优点将会变得更明显：  
图 1 为本公开实施例提供的光学传感器件结构示意图；  
图 2 为本公开实施例提供的光学传感器件制作方法流程图；  
图 3 为本公开实施例提供的具体实施例中光学传感器件制作方法  
流程图；  
15 图 4a、4b、4c、4d、4e 为本公开实施例提供的在制作过程中的光  
学传感器件结构示意图；  
图 5 为本公开实施例提供的光学传感器件结构示意图；以及  
图 6 为本公开实施例提供的光学传感器件制作方法流程图。

### 20 具体实施方式

下面结合附图和实施例对本公开作进一步的详细说明。可以理解  
的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发  
明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与  
发明相关的部分。

25 需要说明的是，在不冲突的情况下，本公开中的实施例及实施例  
中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本  
公开。

请参考图 1，本公开实施例提供一种光学传感器件，包括显示区  
AA 和非显示区 DA。该光学传感器件包括诸如玻璃或树脂的基板 1。  
30 在非显示区 DA，该光学传感器件包括形成于基板 1 上的 TFT。该 TFT  
包括有源层 4、栅极层 6 和源漏极层 8。

在示例性实施例中，该光学传感器件包括布置在基板 1 和 TFT 之

间的遮光层 2。TFT 的有源层 4 在基板 1 上的正投影落入遮光层 2 在基板 1 上的正投影，从而减少或避免光线对有源层的照烧，由此减少 TFT 的关态电流（即漏电流），提升显示品质。

在示例性实施例中，该光学传感器件包括设置在基板 1 上的缓冲层 3。如图 1 所示，缓冲层 3 覆盖遮光层 2 和基板 1。例如，缓冲层 3 包括氧化硅、氮化硅、氮氧化硅等绝缘材料。

为了降低有源层 2 和源漏极层 8 的接触电阻，改善 TFT 的性能，有源层 4 包括用于与源漏极层 8 接触的欧姆接触区，即源极接触区 4S 和漏极接触区 4D。

例如，TFT 还包括栅极绝缘层 5 和层间介质层 7。栅极绝缘层 5 位于有源层 4 上方，栅极层 6 位于栅极绝缘层 5 上方，并且层间介质层 7 位于栅极层 6 上方。源漏极层 8 位于层间介质层 7 上方，并通过第二开孔 7B 与有源层 4 电连接，即分别与上述的源极接触区 4S 和漏极接触区 4D 电连接。在图 1 所示的示例性实施例中，第二开孔 7B 贯穿层间介质层 7。

例如，TFT 还包括第一钝化层 9 和第二钝化层 12。第一钝化层 9 覆盖源漏极层 8 的表面。第二钝化层 12 覆盖第一钝化层 9，并且提供大致平坦的表面。

在显示区 AA，该光学传感器件包括光敏传感器件 10。在显示区 AA，该光学传感器件包括依次堆叠在基板 1 上的缓冲层 3，层间介质层 7，以及贯穿缓冲层 3 和层间介质层 7 的第一开孔 7A。源漏极层 8 覆盖第一开孔 7A 的底部和侧壁。第一钝化层 9 至少覆盖源漏极层 8 的覆盖第一开孔 7A 的侧壁的部分，由此形成用于容纳光敏传感器件 10 的凹槽。光敏传感器件 10 填充该凹槽。即，光敏传感器件 10 设置在凹槽中的源漏极层 8 上，并且光敏传感器件 10 与覆盖第一开孔 7A 侧壁的源漏极层 8 之间设置有第一钝化层 9。

由于光敏传感器件 10 设置在由第一开孔 7A 形成的该凹槽中，光敏传感器件 10 被源漏极层 8 的金属保护，避免了环境光对光敏传感器件关态电流的影响。由于第一钝化层 9 对光敏传感器件 10 的侧壁进行保护，在后续 TFT 制作过程中，光敏传感器件 10 的侧壁不会受损，进而提高显示器件的性能。在显示器件中添加该具有光敏传感器件和光学补偿控制 TFT 的光学传感器件，可以实现光学实时补偿，有效解决

了 EL 器件亮度变化造成的显示 Mura，提高了显示效果。

光敏传感器件 10 还包括第一透明导电层 19 以及第二透明导电层 11。第二透明导电层 11 通过贯穿第二钝化层 12 的过孔与第一透明导电层 19 电连接，并且充当第一透明导电层 19 的引线。

在本公开实施例中，该凹槽的深度小于或等于光敏传感器件的厚度。凹槽的深度大于或等于光敏传感器件的厚度时，凹槽能更好的保护光敏传感器件的侧壁。当凹槽的深度大于光敏传感器件的厚度时，光敏传感器件上面的第一透明导电层 19 与源漏极层 8 发生容易短路。当较难做到凹槽的深度等于光敏传感器件的厚度时，凹槽的深度可以略小于光敏传感器件的厚度。

若层间介质层 7 厚度小于光敏传感器件 10 的厚度，可以在去除全部厚度的层间介质层 7 的基础上，进一步去除全部或部分厚度的缓冲层 3，从而增加第一开孔 7A 的深度，进而增加该凹槽的深度。也就是说，第一开孔 7A 可以贯穿层间介质层 7 的部分厚度，贯穿层间介质层 7 的全部厚度，贯穿层间介质层 7 的全部厚度和缓冲层 3 的部分厚度，或者贯穿层间介质层 7 和缓冲层 3 二者的全部厚度（即图 1 所示的情形）。

继续参考图 1，该光学传感器件还包括位于 TFT 上方的黑矩阵（Black Matrix，BM）13。该黑矩阵 13 限定非显示区 DA 并且围绕显示区 AA。换言之，黑矩阵 13 限定显示区 AA。该光学传感器件还包括在显示区 AA 中位于光敏传感器件 10 上方的彩膜层 14。彩膜层 14 包括三个或多个彩膜单元，例如 R、G、B 彩膜单元，从而提供相应基色以实现彩色显示。

该光学传感器件还包括覆盖层(overcoating)15。覆盖层 15 包含树脂、SOG（Silicon On Glass，硅-玻璃键合结构材料）和 BCB（苯并环丁烯）等平坦化材料，并且覆盖黑矩阵 13 和彩膜层 14 以提供大致平坦的上表面。

该光学传感器件还包括例如设置于非显示区 DA 的辅助电极 16，设置在辅助电极 16 上方的隔垫物（Photo Spacer）17，以及阴极 18。阴极 18 覆盖辅助电极 16 和隔垫物 17 的叠层，并且覆盖该覆盖层 15 的其余表面。辅助电极 16 包括 Mo、Al、Ti、Au、Cu、Hf、Ta 等常用金属，或其合金如 AlNd、MoNb 等，也可为多层金属如 MoNb/Cu/MoNb、

AlNd/Mo/AlNd 等。辅助电极 16 与阴极 18 电连接。辅助电极的设置可以降低显示装置由于阴极太薄、电阻太大而产生的电压降，使得显示装置具有良好的显示均匀性。

本公开实施例还相应提供一种光学传感器件制作方法，所述光学传感器件包括显示区和非显示区，并且所述方法包括：在所述显示区，依次形成有源层、栅极绝缘层、栅极层、源漏极层和层间介质层以形成薄膜晶体管，所述栅极绝缘层配置成将所述有源层和所述栅极层绝缘，并且所述层间介质层配置成将所述栅极层和所述源漏极层绝缘。所述方法还包括：在所述非显示区，形成第一绝缘层，在所述第一绝缘层内形成第一开孔，形成导电层和第二绝缘层，以及在所述第一开孔内形成光敏传感器件，其中所述导电层与所述源漏极层或者所述栅极层同层设置。

结合图 2，示例性描述如图 1 所示的光学传感器件的制作方法。例如，该方法包括：

步骤 S201、在对应光敏传感器件的位置去除层间介质材料层形成第一开孔；

步骤 S202、沉积源漏极材料层，该源漏极材料层覆盖第一开孔的底部和侧壁；

步骤 S203、在该源漏极材料层上制作第一钝化层，该第一钝化层至少覆盖源漏极材料层的覆盖第一开孔的侧壁的部分以形成凹槽；

步骤 S204、在该凹槽中的源漏极材料层上制作光敏传感器件；以及

步骤 S205、图形化源漏极材料层以形成源漏极层。

由于光敏传感器件设置在凹槽中，且具有钝化层对其侧壁进行保护，所以，后续的 TFT 制作过程中，光敏传感器件的侧壁不会受损。这提高显示器件的性能，提高显示效果。

以 PIN 型 PD 作为光敏传感器件的例子。PD 通常包括（同一）半导体材料的 P 型层（以空穴作为载流子传导电荷的层）、I 型层（本征层）和 N 型层（以电子作为载流子传导电荷的层）。PD 的 P 型层和 N 型层通常是采用对非晶硅掺杂而形成的，这个过程中会引入大量的 H（氢），H 很容易扩散到 TFT，从而严重影响 TFT 的特性。通过该方法，在形成源漏极材料层之后但是在图形化源漏极材料层以形成源漏

极层之前制作光敏传感器件，由于源漏极材料层的遮挡，避免了 H 扩散到 TFT，从而提高显示器件的性能，提高显示效果。

进一步，凹槽的深度等于光敏传感器件的厚度。凹槽的深度等于光敏传感器件的厚度时，凹槽对光敏传感器件具有较好的保护作用，  
5 若较难做到等于，凹槽的深度可以略小于光敏传感器件的厚度，从而防止第一透明导电层与源漏极层发生短路。

进一步，当层间介质层厚度小于光敏传感器件的厚度时，在对应光敏传感器件的位置去除全部或部分厚度的层间介质材料层形成凹槽，包括：

10 在对应光敏传感器件的位置去除全部厚度的层间介质材料层和全部或部分厚度的缓冲层材料形成凹槽。

进一步，步骤 S204 中，在凹槽中的源漏极层上制作光敏传感器件，包括：

依次沉积半导体材料的 N 型层、I 型层和 P 型层；

15 在 P 型层上沉积第一透明导电层；以及

图形化该 N 型层、I 型层和 P 型层以及该第一透明导电层，以形成光敏传感器件。

由于连续沉积光敏传感器件的 N 型层、I 型层、P 型层和第一透明导电层，一次刻蚀工艺完成图形化，工艺步骤简单，节约成本。

20 下面对光学传感器件的制作工艺进行详细说明，如图 3 所示，包括下述步骤 S301-S308。

步骤 S301、如图 4a 所示，在基板 1 上沉积金属材料，之后涂覆光刻胶，通过刻蚀进行图形化以形成金属遮光层 2。该金属材料可为 Mo、Al、Ti、Au、Cu、Hf、Ta 等常用金属，也可为 AlNd、MoNb 等合金。

25 步骤 S302、如图 4a 所示，依次沉积缓冲层 3 和有源材料层，然后通过湿刻图形化该有源材料层以形成有源层 4。缓冲层 3 例如包括氧化硅、氮化硅、氮氧化硅等绝缘材料。有源层 4 例如包括金属氧化物材料，如 IGZO 材料。

步骤 S303、如图 4a 所示，依次沉积栅极绝缘材料层和栅极材料层，  
30 并且涂覆光刻胶。利用一块掩膜版先湿刻栅极材料层以形成栅极层 6。接着利用栅极层 6 为掩膜版，干刻栅极绝缘材料层以形成栅极绝缘层 5，由此形成栅极绝缘层 5 和栅极层 6 的叠层。栅极绝缘层 5 材料可为氧

化硅、氮化硅、氮氧化硅等绝缘材料。栅极层 6 材料可为 Mo、Al、Ti、Au、Cu、Hf、Ta 等常用金属，也可为 Cu 工艺制程，如 MoNd/Cu/MoNd。

可选地，步骤 S303 还包括以利用栅极层 6，或者利用栅极绝缘层 5 和栅极层 6 的叠层为掩模版，对有源层 4 的露出区域进行离子注入，  
5 以形成有源层 4 的欧姆接触区，即源极接触区 4S 和漏极接触区 4D。

步骤 S304、如图 4a 所示，沉积层间介质层 7，通过光刻进行图形化，以形成第一开孔 7A 和第二开孔 7B。第一开孔 7A 位于显示区 AA，并且位于层间介质层 7 中。例如，在图 4a 所示实施例中，第一开孔 7A 贯穿层间介质层 7 和缓冲层 3 以露出基板 1 的表面。第二开孔 7B 位于  
10 非显示区 DA，贯穿层间介质层 7 并且露出有源层 4 的欧姆接触区，即源极接触区 4S 和漏极接触区 4D。

步骤 S305、如图 4b 所示，依次沉积源漏极材料层 8'和第一钝化材料层，并图形化该第一钝化材料层以形成第一钝化层 9。源漏极材料层 8'覆盖第一开孔 7A 的底部和侧壁。第一钝化层 9 至少覆盖源漏极材料  
15 层 8'的覆盖第一开孔 7A 的侧壁的部分，由此形成用于容纳光敏传感器件 10 的凹槽。

步骤 S306、如图 4c 所示，通过 PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)依次沉积 PIN 型光敏传感器件 10 的 N 型半导体层、I 型半导体层和 P 型半导体层。该半导体层可以是无机半导体，也可以是有机半导体。I 型半导体层为本征半导体层，N 型半导体层为磷或砷掺杂的半导体层，P 型半导体层为硼掺杂的半导体。然后沉积第一透明导电材料层。只用一块掩膜版先湿润刻后干刻进行图形化，以形成光敏传感器件 10 的图形化的 N 型半导体层、I 型半导体层和 P 型半导体层的叠层，以及位于光敏传感器件 10  
20 上并且与其电连接的第一透明导电层 19。第一透明导电层 19 充当光敏传感器件 10 的电极。  
25

步骤 S307、如图 4d 所示，通过湿刻图形化源漏极材料层 8'以形成源漏极层 8。源漏极层 8 例如包括 Mo、Al、Ti、Au、Cu、Hf、Ta 等常用金属，也可采用 Cu 工艺制程，例如包括 MoNd/Cu/MoNd。

步骤 S308、如图 4e 所示，沉积第二钝化层 12，通过图形化以形成过孔 (Via)。沉积第二透明导电材料层以填充该过孔，并且图形化该第二透明导电材料层，以形成第二透明导电层 11。该第二透明导电  
30

层 11 作为第一透明导电层 19 的引线。

至此光学传感器件制作完成，如果是制作顶发射显示器件，后续工艺包括下述步骤 S309-S313。

步骤 S309、如图 1 所示，沉积黑矩阵材料层并图形化，以在非显示区 DA 中形成位于 TFT 上方的黑矩阵 13。

步骤 S310、如图 1 所示，在显示区 AA 中形成彩膜层 14。形成彩膜层 14 包括依次沉积 R、G、B 彩膜单元。与黑矩阵 13 邻接的各彩膜单元部分地覆盖黑矩阵 13，以防止漏光和串扰。

步骤 S311、如图 1 所示，沉积覆盖层 15，并且通过沉积和图形化以形成辅助电极 16。覆盖层 15 的材料包含但不限于树脂、SOG(Silicon On Glass, 硅-玻璃键合结构材料) 和 BCB(苯并环丁烯) 等平坦化材料。辅助电极 16 的材料可为 Mo、Al、Ti、Au、Cu、Hf、Ta 等常用金属，或其合金如 AlNd、MoNb 等，也可为多层金属如 MoNb/Cu/MoNb、AlNd/Mo/AlNd 等。

步骤 S312、如图 1 所示，在非显示区 DA 中，在辅助电极 16 上沉积隔垫物材料层，并且图形化以形成隔垫物 17。

步骤 S313、如图 1 所示，沉积透明导电氧化物(TCO)薄膜作为透明阴极 18。阴极 18 的材料包含但不限于透明导电氧化物，如 AZO、IZO、AZTO 或其组合。例如阴极 18 的材料也可以是较薄的金属材料，如 Mg/Ag、Ca/Ag、Sm/Ag、Al/Ag、Ba/Ag 等复合材料。

通过以上步骤，TFT 盖板部分制作完成。

上述实施方案设计了顶栅自对准结构的控制 TFT，该技术方案同样适用于 ESL(蚀刻阻挡层)型 TFT、BCE(背沟道蚀刻)型 TFT 等。有源层材料为诸如 IGZO 的氧化物半导体，也可以是 a-Si 等材料。

应当注意，尽管在附图中以特定顺序描述了本公开方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

本公开实施例还相应提供一种显示器件，包括本公开上述实施例提供的光学传感器件。

该显示器件还可以包括：

设置在光学传感器件上的黑矩阵；

覆盖光敏传感器件并部分覆盖黑矩阵的彩膜层；

设置在黑矩阵和彩膜层上的覆盖层；

5 设置在覆盖层上的隔垫物层；

设置在隔垫物层上的辅助电极；以及

覆盖覆盖层、隔垫物层和辅助电极的透明阴极。

该显示器件为顶发射显示器件或者底发射显示器件。

在图 1 所示的光学传感器件中，第一开孔 7A 位于层间介质层 7 内，

10 至少贯穿层间介质层 7 的部分厚度。例如，第一开孔 7A 贯穿层间介质层 7 以及缓冲层 3。光敏传感器件 10 设置在由第一开孔 7A 形成的凹槽内。图 5 示出了该光学传感器件的一种变型。该变型与图 1 所示实

施例的不同之处仅在于显示区 AA 中第一开孔 7A 和凹槽的设置方式不  
同。如图 5 所示，在显示区 AA，该光学传感器件包括依次堆叠在基板

15 1 上的缓冲层 3，栅极绝缘材料层 5'，以及贯穿缓冲层 3 和栅极绝缘材  
料层 5'的第一开孔 7A。栅极绝缘材料层 5'与栅极绝缘层 5 同层设置。

栅极材料层 6'与栅极层 6 同层设置，并且覆盖第一开孔 7A 的底部和侧  
壁。层间介质层 7 至少覆盖栅极材料层 6'的覆盖第一开孔 7A 的侧壁的

20 部分，由此形成用于容纳光敏传感器件 10 的凹槽。光敏传感器件 10  
填充该凹槽。即，光敏传感器件 10 设置在凹槽中的栅极材料层 6'上，  
且光敏传感器件 10 与覆盖第一开孔 7A 侧壁的栅极材料层 6'之间设置  
有层间介质层 7。

应指出，在本公开的上下文中，第一部件和第二部件同层设置是  
指第一部件和第二部件的材料相同并且通过同一图形化工艺形成。

25 由于光敏传感器件 10 设置在由第一开孔 7A 形成的该凹槽中，光  
敏传感器件 10 被栅极材料层 6'的金属保护，避免了环境光对光敏传感  
器件关态电流的影响。由于层间介质层 7 对光敏传感器件 10 的侧壁进  
行保护，在后续 TFT 制作过程中，光敏传感器件 10 的侧壁不会受损，  
进而提高显示器件的性能。

30 与图 1 实施例类似，第一开孔 7A 可以贯穿栅极绝缘材料层 5'的部  
分厚度，贯穿栅极绝缘材料层 5'的全部厚度，贯穿栅极绝缘材料层 5'  
的全部厚度和缓冲层 3 的部分厚度，或者贯穿栅极绝缘材料层 5'和缓

冲层 3 二者的全部厚度（即图 5 所示的情形）。

下文简要描述图 5 所示的光学传感器件制作方法。如图 6 所示，该方法例如包括：

步骤 S601、在对应光敏传感器件的位置去除栅极绝缘材料层形成  
5 第一开孔；

步骤 S602、沉积栅极材料层，该栅极材料层覆盖第一开孔的底部  
和侧壁；

步骤 S603、在该栅极材料层上制作层间介质层，该层间介质层至  
少覆盖栅极材料层的覆盖第一开孔的侧壁的部分以形成凹槽；以及

10 步骤 S604、在该凹槽中的栅极材料层上制作光敏传感器件。

本公开实施例提供一种光学传感器件及其制作方法、显示器件。  
由于光敏传感器件设置在第一开孔中，光敏传感器件被源漏极层或栅  
极层的金属保护，避免了环境光对光敏传感器件关态电流的影响，此  
外，由于钝化层对其侧壁进行保护，所以，后续的 TFT 制作过程中，  
15 光敏传感器件的侧壁不会受损，进而提高显示器件的性能，提高显示  
效果。在显示器件中添加该具有光敏传感器件即光敏传感器件和光学  
补偿控制 TFT 的光学传感器件，可以实现光学实时补偿，有效解决了  
EL 器件亮度变化造成的显示 Mura，提高了显示效果。

以上描述仅为本公开的优选实施例以及对所运用技术原理的说  
20 明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限  
于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离  
所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合  
而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)  
具有类似功能的技术特征进行互相替换而形成的技术方案。

## 权 利 要 求

1、一种光学传感器件，包括显示区和非显示区，

其中在所述显示区，所述光学传感器件包括薄膜晶体管，所述薄膜晶体管包括有源层、栅极绝缘层、栅极层、源漏极层和层间介质层，所述栅极绝缘层配置成将所述有源层和所述栅极层绝缘，并且所述层间介质层配置成将所述栅极层和所述源漏极层绝缘，  
5

其中在所述非显示区，所述光学传感器件包括依次堆叠的第一绝缘层、导电层和第二绝缘层，并且所述导电层与所述源漏极层或者所  
10述栅极层同层设置，以及

其中在所述非显示区，所述第一绝缘层设有第一开孔，所述光学传感器件还包括光敏传感器件，所述光敏传感器件位于所述第一开孔内。  
15

2、如权利要求 1 所述的光学传感器件，其中所述导电层覆盖所述第一开孔的底部和侧壁，所述第二绝缘层至少覆盖所述导电层的覆盖所述第一开孔的侧壁的部分以形成凹槽，并且所述光敏传感器件设置在所述凹槽内。  
20

3、如权利要求 1 所述的光学传感器件，其中所述凹槽的深度小于或等于所述光敏传感器件的厚度。

4、如权利要求 2 所述的光学传感器件，其中所述光学传感器件还包括在所述显示区和所述非显示区位于基板上的缓冲层，并且所述第一开孔贯穿所述第一绝缘层的全部厚度和所述缓冲层的至少部分厚度。  
25

5、如权利要求 2 所述的光学传感器件，其中所述光学传感器件为 PIN 型光敏二极管，并且包括依次堆叠的半导体材料的 N 型层、I 型层和 P 型层。  
30

6、如权利要求 5 所述的光学传感器件，其中所述半导体材料的 N 型层与所述导电层电连接。

7、如权利要求 1 所述的光学传感器件，其中所述导电层与所述源漏极层同层设置，并且所述第一绝缘层与所述层间介质层同层设置。  
35

8、如权利要求 7 所述的光学传感器件，其中所述光学传感器件还包括在所述显示区覆盖所述源漏极层的第一钝化层，并且所述第二绝

缘层与所述第一钝化层同层设置。

9、如权利要求 7 所述的光学传感器件，其中所述导电层与所述源漏极层其中之一为一体部件。

10、如权利要求 1 所述的光学传感器件，其中所述导电层与所述 5 棚极层同层设置，所述第一绝缘层与所述棚极绝缘层同层设置，并且所述第二绝缘层与所述层间介质层同层设置。

11、一种显示器件，包括如权利要求 1-10 中任一所述的光学传感器件。

12、如权利要求 11 所述的显示器件，还包括：

10 黑矩阵，其位于所述光学传感器件上并且限定所述显示区；

彩膜层，其位于所述显示区，覆盖所述光敏传感器件并部分覆盖所述黑矩阵；

覆盖层，其位于所述黑矩阵和所述彩膜层上；

隔垫物层，其位于所述非显示区并且在所述覆盖层上；

15 辅助电极，其设置在所述隔垫物层上；以及

透明阴极，其覆盖所述辅助电极、所述隔垫物层和所述覆盖层，并且与所述辅助电极电连接。

13、一种光学传感器件制作方法，其中所述光学传感器件包括显示区和非显示区，并且所述方法包括：

20 在所述显示区，依次形成有源层、棚极绝缘层、棚极层、源漏极层和层间介质层以形成薄膜晶体管，所述棚极绝缘层配置成将所述有源层和所述棚极层绝缘，并且所述层间介质层配置成将所述棚极层和所述源漏极层绝缘，并且

25 在所述非显示区，形成第一绝缘层，在所述第一绝缘层内形成第一开孔，形成导电层和第二绝缘层，以及在所述第一开孔内形成光敏传感器件，其中所述导电层与所述源漏极层或者所述棚极层同层设置。

14、如权利要求 13 所述的方法，其中形成所述导电层包括，形成所述导电层以覆盖所述第一开孔的底部和侧壁，

30 形成所述第二绝缘层包括，形成所述第二绝缘层以至少覆盖所述导电层的覆盖所述第一开孔的侧壁的部分以形成凹槽，以及

形成所述光敏传感器件包括，在所述凹槽内形成所述光敏传感器件。

15、如权利要求 14 所述的方法，还包括：在形成所述有源层之前，在所述显示区和所述非显示区中，在基板上形成缓冲层，并且

其中形成所述第一开孔包括，形成所述第一开孔，以贯穿所述第一绝缘层的全部厚度和所述缓冲层的至少部分厚度。

5 16、如权利要求 13 所述的方法，其中所述导电层与所述源漏极层同层设置，并且所述第一绝缘层与所述层间介质层同层设置。

17、如权利要求 16 所述的方法，其中在形成所述光敏传感器件之后，形成所述源漏极层。

18、如权利要求 13 所述的方法，其中所述导电层与所述栅极层同 10 层设置，所述第一绝缘层与所述栅极绝缘层同层设置，并且所述第二绝缘层与所述层间介质层同层设置。

19、如权利要求 14 的方法，其中所述凹槽的深度小于或等于光敏传感器件的厚度。

20、如权利要求 4 所述的方法，其中形成所述光敏传感器件包括：  
15 依次沉积半导体材料的 N 型层、I 型层和 P 型层；  
在所述 P 型层上沉积第一透明导电层；以及  
图形化所述半导体材料的 N 型层、I 型层和 P 型层以及所述第一透明导电层，以形成所述光敏传感器件。




图 1




图 2




图 3




图 4a

3 / 4




图 4b




图 4c




图 4d




图 4e




图 5




图 6

**INTERNATIONAL SEARCH REPORT**

International application No.

**PCT/CN2019/090651**

**A. CLASSIFICATION OF SUBJECT MATTER**

H01L 31/105(2006.01)i; H01L 31/18(2006.01)i; H01L 27/32(2006.01)i; H01L 25/16(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

**B. FIELDS SEARCHED**

Minimum documentation searched (classification system followed by classification symbols)

H01L,G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS; CNTXT: 显示, 埋, 嵌, 开口, 孔, 槽, 侧壁, 黑矩阵, 栅, 层间, 介电层, 薄膜晶体管, TFT, 光敏, 光电, PD, mura, 绝缘层, PIN; DWPI; USTXT; WOTXT; SIPOABS: display, groove?, trench??, hole?, window?, black, matrix, sidewall?, side-wall?, photodiode, diode, PD, sensor?, thin film transistor, TFT, mura, interlayer, isolation, PIN

**C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 108807556 A (BOE TECHNOLOGY GROUP CO., LTD.) 13 November 2018 (2018-11-13) description, paragraphs 32, 33, and 40-89, and figures 1-8	1-14
Y	CN 107978609 A (SHANGHAI AVIC OPTOELECTRONICS CO. LTD.) 01 May 2018 (2018-05-01) description, paragraphs 113-136, and figure 3	1-14
Y	CN 106684202 A (BOE TECHNOLOGY GROUP CO., LTD.) 17 May 2017 (2017-05-17) description, paragraphs 32-66, and figure 6	1-14
Y	CN 104681655 A (BOE TECHNOLOGY GROUP CO., LTD.) 03 June 2015 (2015-06-03) description, paragraphs 24-53, and figure 2	1-14
A	CN 105789226 A (BOE TECHNOLOGY GROUP CO., LTD. ET AL.) 20 July 2016 (2016-07-20) entire document	1-14
A	US 2015349016 A1 (SILICON DISPLAY TECHNOLOGY) 03 December 2015 (2015-12-03) entire document	1-14

Further documents are listed in the continuation of Box C.

See patent family annex.

\* Special categories of cited documents:

- “A” document defining the general state of the art which is not considered to be of particular relevance
- “E” earlier application or patent but published on or after the international filing date
- “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- “O” document referring to an oral disclosure, use, exhibition or other means
- “P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

**27 June 2019**

Date of mailing of the international search report

**26 August 2019**

Name and mailing address of the ISA/CN

**China National Intellectual Property Administration (ISA/CN)**  
**No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088 China**

Authorized officer

Faxsimile No. (86-10)62019451

Telephone No.

**INTERNATIONAL SEARCH REPORT**

International application No.

**PCT/CN2019/090651****C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 107611159 A (HKC CORPORATION LIMITED ET AL.) 19 January 2018 (2018-01-19) entire document	1-14

**INTERNATIONAL SEARCH REPORT**  
**Information on patent family members**

International application No.

**PCT/CN2019/090651**

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	108807556	A	13 November 2018		None		
CN	107978609	A	01 May 2018		None		
CN	106684202	A	17 May 2017	CN	106684202	B	23 March 2018
CN	104681655	A	03 June 2015	US	9947713	B2	17 April 2018
				US	2016365381	A1	15 December 2016
				WO	2016112608	A1	21 July 2016
CN	105789226	A	20 July 2016	CN	105789226	B	05 April 2019
US	2015349016	A1	03 December 2015	KR	101400282	B1	28 May 2014
				WO	2014112705	A1	24 July 2014
CN	107611159	A	19 January 2018	WO	2019041485	A1	07 March 2019
				US	2019067402	A1	28 February 2019

## 国际检索报告

国际申请号

PCT/CN2019/090651

## A. 主题的分类

H01L 31/105(2006.01)i; H01L 31/18(2006.01)i; H01L 27/32(2006.01)i; H01L 25/16(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

## B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H01L, G09G

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS;CNTXT:显示, 埋, 嵌, 开口, 孔, 槽, 侧壁, 黑矩阵, 栅, 层间, 介电层, 薄膜晶体管, TFT, 光敏, 光电, PD, mura, 绝缘层, PIN DWPI;USTXT;WOTXT;SIP0ABS:display, groove?, trench??, hole?, window?, black, matrix, sidewall?, side-wall?, photodiode, diode, PD, sensor?, thin film transistor, TFT, mura, interlayer, isolation, PIN

## C. 相关文件

类型*	引用文件, 必要时, 指明相关段落	相关的权利要求
PX	CN 108807556 A (京东方科技股份有限公司) 2018年 11月 13日 (2018 - 11 - 13) 说明书32-33、40-89段, 附图1-8	1-14
Y	CN 107978609 A (上海中航光电子有限公司) 2018年 5月 1日 (2018 - 05 - 01) 说明书第113至136段, 附图3	1-14
Y	CN 106684202 A (京东方科技股份有限公司) 2017年 5月 17日 (2017 - 05 - 17) 说明书32段至66段, 附图6	1-14
Y	CN 104681655 A (京东方科技股份有限公司) 2015年 6月 3日 (2015 - 06 - 03) 说明书24段至53段, 附图2	1-14
A	CN 105789226 A (京东方科技股份有限公司 等) 2016年 7月 20日 (2016 - 07 - 20) 全文	1-14
A	US 2015349016 A1 (SILICON DISPLAY TECHNOLOGY) 2015年 12月 3日 (2015 - 12 - 03) 全文	1-14
A	CN 107611159 A (惠科股份有限公司 等) 2018年 1月 19日 (2018 - 01 - 19) 全文	1-14

 其余文件在C栏的续页中列出。 见同族专利附件。

\* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&amp;” 同族专利的文件

国际检索实际完成的日期

2019年 6月 27日

国际检索报告邮寄日期

2019年 8月 26日

ISA/CN的名称和邮寄地址

中国国家知识产权局(ISA/CN)  
中国北京市海淀区蓟门桥西土城路6号 100088

受权官员

杨永

传真号 (86-10)62019451

电话号码 86-(20)-28950400

国际检索报告  
关于同族专利的信息

国际申请号

PCT/CN2019/090651

检索报告引用的专利文件		公布日 (年/月/日)		同族专利		公布日 (年/月/日)	
CN	108807556	A	2018年 11月 13日	无			
CN	107978609	A	2018年 5月 1日	无			
CN	106684202	A	2017年 5月 17日	CN	106684202	B	2018年 3月 23日
CN	104681655	A	2015年 6月 3日	US	9947713	B2	2018年 4月 17日
				US	2016365381	A1	2016年 12月 15日
				WO	2016112608	A1	2016年 7月 21日
CN	105789226	A	2016年 7月 20日	CN	105789226	B	2019年 4月 5日
US	2015349016	A1	2015年 12月 3日	KR	101400282	B1	2014年 5月 28日
				WO	2014112705	A1	2014年 7月 24日
CN	107611159	A	2018年 1月 19日	WO	2019041485	A1	2019年 3月 7日
				US	2019067402	A1	2019年 2月 28日

表 PCT/ISA/210 (同族专利附件) (2015年1月)