



(19)
Bundesrepublik Deutschland
Deutsches Patent- und Markenamt

(10) **DE 698 24 659 T2** 2005.07.07

(12)

Übersetzung der europäischen Patentschrift

(97) **EP 0 871 040 B1**

(21) Deutsches Aktenzeichen: **698 24 659.4**

(96) Europäisches Aktenzeichen: **98 201 053.0**

(96) Europäischer Anmeldetag: **02.04.1998**

(97) Erstveröffentlichung durch das EPA: **14.10.1998**

(97) Veröffentlichungstag

der Patenterteilung beim EPA: **23.06.2004**

(47) Veröffentlichungstag im Patentblatt: **07.07.2005**

(51) Int Cl.7: **G01R 35/04**

(30) Unionspriorität:

9707134 08.04.1997 GB

(73) Patentinhaber:

Actaris UK Limited, Felixstowe, Suffolk, GB

(74) Vertreter:

König . Szyuka . von Renesse, 81479 München

(84) Benannte Vertragsstaaten:

BE, DE, ES, FR, GB, IT, SE

(72) Erfinder:

Devane, Conor Joseph, 75007 Paris, FR

(54) Bezeichnung: **Kalibrierungsverfahren für einen elektronischen Elektrizitätszähler**

Anmerkung: Innerhalb von neun Monaten nach der Bekanntmachung des Hinweises auf die Erteilung des europäischen Patents kann jedermann beim Europäischen Patentamt gegen das erteilte europäische Patent Einspruch einlegen. Der Einspruch ist schriftlich einzureichen und zu begründen. Er gilt erst als eingelegt, wenn die Einspruchsgebühr entrichtet worden ist (Art. 99 (1) Europäisches Patentübereinkommen).

Die Übersetzung ist gemäß Artikel II § 3 Abs. 1 IntPatÜG 1991 vom Patentinhaber eingereicht worden. Sie wurde vom Deutschen Patent- und Markenamt inhaltlich nicht geprüft.

Beschreibung

[0001] Die vorliegende Erfindung betrifft ein Verfahren zur Kalibrierung eines elektronischen Elektrizitätszählers mit einem Wandler, der geeignet ist, mindestens ein analoges Eingabesignal zu empfangen und ein digitales Ausgabesignal zu liefern, welches mindestens von dem Wert des Eingabesignals abhängt.

[0002] Wandler dieser Art, die in der Messtechnik benutzt werden, umfassen beispielsweise einen Gegenwirkleitwandler, der geeignet ist, Spannungs- und Stromeingabesignale zu empfangen und ein die Momentanleistung darstellendes Pulssignal auszugeben. In diesem Fall hängt die Frequenz des Pulssignals von den multiplizierten Spannungs- und Stromwerten ab. Ein ähnlicher Wandler ist der, der als Raum-Markier-Größenordnung oder MSA-Wandler bekannt ist. Noch kürzlicher sind elektronische Elektrizitätszähler vorgeschlagen worden, welche Sigma-Delta-Wandler anwenden, um eine der gemessenen Spannung und dem Strom entsprechende digitale Ausgabe zu liefern, entweder als einzelne isolierte Werte oder wie bei der Gegenwirkleit- oder MSA-Vorrichtung, als einen der zusammen multiplizierten Spannung und Strom darstellenden Wert.

[0003] Ein Beispiel eines Elektrizitätszählers mit einem MSA Wandler wird in den europäischen Patentschriften EP 0296968, EP 0296966 gezeigt. Auf gleiche Weise werden Beispiele eines doppelten Sigma-Delta-Wandlers zur Lieferung von multiplizierter Spannungs- und Stromausgabe in den Patentschriften EP 0607711, EP 0607712 und in der französischen Patentschrift FR 2570854 beschrieben.

[0004] Herkömmlicherweise wurde das Kalibrieren solcher Wandler innerhalb des Zählers auf verschiedene Arten durchgeführt. In dem einfachsten und geäußigsten Kalibrierverfahren wird der analoge Eingabewert der online Spannung über einen Spannungsteiler geführt, wobei der Wert einer der Widerstände in dem Teiler während des Kalibrierschritts eingestellt wird, beispielsweise durch Lasertrimmen des Widerstandes. Andere Verfahren umfassen die Anwendung von EE-Potentiometern (wesentlich ein elektronisches Potentiometer) und R-2R Leitern, welche entweder von einem Mikroprozessor gesteuert werden oder durch Bohrspuren eingestellt werden. Von diesen Verfahren ist das Lasertrimmen relativ preisgünstig und am geäußigsten, leidet aber an Präzisionsmangel, wobei die Anwendung von spezifischen elektronischen Teilen in den anderen Verfahren die Kosten der Vorrichtung stark erhöhen.

[0005] Alternative Kalibrierverfahren sind auf die Verarbeitung der pulsierten Ausgabe in einem Mikroprozessor innerhalb des Zählers gerichtet. In dem Falle einer solchen Nachbearbeitung kann die Verzö-

gerung, die aufgrund der benötigten Zeit, die zur Ansammlung der pulsierten Ausgabe eingeführt wird, zu Präzisionsproblemen über kurze Zeitspannen führen, insbesondere wenn die Frequenz der Pulsausgabe des Wandlers nicht sehr hoch ist, was oft der Fall ist.

[0006] Aufgabe der vorliegenden Erfindung ist es, ein Kalibrierverfahren zu liefern, welches die Nachteile der Verfahren des bisherigen Standes der Technik überwältigt und sie gewährleistet eine einfache und kostengünstige Art, eine Kalibrierung des Eingabesignals durchzuführen.

[0007] Die vorliegende Erfindung ist dadurch gekennzeichnet, dass das analoge Eingabesignal dem Wandler über ein Gatewiderstandteil zugeführt wird, wobei das Widerstandteil einem Betriebssignal entsprechend ein- und ausgestellt wird, wobei das Verhältnis zwischen der Ein- und Auszeiten aufgrund eines äußeren Vergleichs zwischen den Eingabe- und Ausgabewerten ausgewählt wird, um den digitalen Ausgabewert hinsichtlich der analogen Eingabe zu kalibrieren.

[0008] Der äußere Vergleich zwischen der Eingabe und Ausgabe und die entstehende Einstellung des Betriebszyklus kann von einem Techniker oder einem automatischen Standgerät durchgeführt werden. Was geschätzt wird, ist, dass der umschlagende Betriebszyklus den Eingabewert zwischen einem Grundwert und einem zweiten Wert schaltet, wenn er über das Widerstandteil geführt wird, und die über eine Zeitdauer von dem Wandler ermittelte Spannung ein Durchschnitt dieser beiden Werte sein wird. Das Erzeugen eines solchen Betriebssignals ist relativ einfach und kann von den einfachsten Mikroprozessoren durchgeführt werden.

[0009] Gleicherweise sind die Hardwareteile, die zur Durchführung der Erfindung benötigt sind recht einfach. In einer Ausführungsform kann das Eingabesignal über einen Widerstandteiler zugeführt werden, mit einem ersten und zweiten zusammen gereihten Widerstand mit einem dritten Gatewiderstand parallel zu dem zweiten Widerstand, wobei die Spannung über den zweiten und dritten Widerständen in den Wandler eingegeben werden.

[0010] Vorzugsweise kann das Betriebssignal von einem Mikroprozessor geliefert werden, der geeignet ist, ein oder mehrere Betriebssignalschemen zu speichern. Typischerweise werden eine Serie von Betriebssignalschemen in einem dedizierten PC gespeichert, wobei eins dieser Schemen als Betriebssignal ausgewählt wird und während der Kalibrierung des Zählers in den Mikroprozessor programmiert wird.

[0011] Vorzugsweise entspricht das analoge Eingabesignal der vom Zähler gemessenen Spannung. Zu Kalibrierzwecken ist die Spannung der praktischste

Wert, da sie relativ konstant ist. Die vorliegende Erfindung lässt sich dennoch auf gleiche Weise zur Kalibrierung des von dem Zähler gemessenen Stroms anwenden.

[0012] In einer Ausführungsform kann die Schaltfrequenz des Gatesignals (d. h. die einem ganzen EIN und AUS Zyklus des Signals entsprechende Frequenz) so der Leitungsspannungsfrequenz entsprechen und mit ihr synchronisiert sein, dass beispielsweise ein Schaltübergang bei der Null-Kreuzung der Leitungsspannung bewirkt wird. Synchronisierung dieser Art bietet bestimmte Vorteile hinsichtlich der Einschaltungen, induzierten sinusförmigen Bewegungen, usw.. In vielen Fällen kann auf Synchronisierung verzichtet werden ohne Probleme zu schaffen.

[0013] In den meisten Kalibriervorrichtungen des bisherigen Standes der Technik wird der Zähler nur einmal kalibriert, typischerweise mit Bezug auf den Verbrauch für eine normale oder Standardbelastung. Auf gleiche Weise kann in der vorliegenden Erfindung ein einziges Betriebssignal zu allen Zeiten eingesetzt werden. Unter manchen Umständen, beispielsweise wo eine sehr niedrige Belastung abwärts von dem Zähler verbunden ist, kann diese allerdings zu Ungenauigkeiten führen und es kann in diesen Fällen vorteilhaft sein, die Kalibrierung neu zu kalkulieren.

[0014] Nach einer besonders bevorzugten Ausführungsform der vorliegenden Erfindung wird eine Mehrzahl von Betriebszyklen in einem Mikroprozessor innerhalb des Zählers gespeichert, wobei der Mikroprozessor angepasst wird, um einen oder mehrere Betriebszyklen in Abhängigkeit von der Größenordnung des Ausgabesignals von dem Wandler einzusetzen.

[0015] Im Gegensatz zu solchen Verfahren wie das Lasertrimmen eines Widerstands, wo ein einziger Kalibrierwert für die ganze Zeit festgelegt ist, ermöglicht die vorliegende Erfindung die Kalibrierung des Zählers in Abhängigkeit von der verbrauchten Elektrizitätsmenge, wie es durch das Ausgabesignal des Wandlers dargestellt wird. Dieses erlaubt es dem Zähler, Nicht-Linearitäten in der Messschaltung, die beispielsweise bei Bedingungen mit niedriger Belastung erscheinen können.

[0016] In einer bevorzugten Ausführungsform kann der Mikroprozessor angepasst werden, um zwei Betriebszyklen, welche zwei Kalibriereinstellungen darstellen, einzusetzen, wobei die Ausgabe des Wandlers benutzt wird, um den Anteil an der Zeit, für den jeder Betriebszyklus eingesetzt wird, zu bestimmen.

[0017] Mittels eines sozusagen zweiten Betriebskontrollverfahrens bietet diese Ausführungsform eine besonders einfache und elegante Art, mit zwei Belas-

tungsbedingungen umzugehen (z. B. niedrig und normal), so wie mit Bedingungen zwischen den beiden. Beispielsweise wird bei sehr niedrigen Belastungen ein Betriebszyklus eingesetzt, bei normalen Belastungen ein zweiter Betriebszyklus, und für dazwischenliegende Belastungen eine Mischung der zwei Betriebszyklen.

[0018] Vorzugsweise ist das Betriebszyklussignal durch ein binäres Bitschema bestimmt. In einer Ausführungsform der zwei oben beschriebenen Betriebszyklusrealisierungen kann der Mikroprozessor angepasst werden, um ein erstes Binärschema-Betriebsignal (z. B. normale Belastung) zu liefern, es sei denn, es wird von einem Puls von dem Wandler unterbrochen, in welchem Fall das zweite Binärschemasignal (z. B. normale Belastung) eingesetzt wird.

[0019] Dadurch wird die Länge des Binärschemasignals selbst benutzt, um die relativen Belastungsbedingungen zu messen und der Betriebszyklus für normale Belastung wird eingesetzt, es sein denn, die Pulsgeschwindigkeit von dem Wandler fällt unter eine von der Paketlänge des binären Signals bestimmte Schwelle.

[0020] In dieser ganzen Anwendung soll der Begriff „Wandler“ sowohl analoge als auch digitale Wandler decken, welche einen Wert, der unmittelbar proportional zu dem Einzeleingabewert ist und Vorrichtungen, welche eine Ausgabe erzeugen, die eine Kombination von Eingabewerten ist, z. B. wie mit einem MSA- oder Gegenwirkleitwandler. Die Ausgabe kann eine digitale Ausgabe oder ein pulsiertes Signal sein.

[0021] Die vorliegende Erfindung ist obenstehend bezüglich eines Kalibrierverfahrens eines Zählers beschrieben worden. Die Erfindung umschließt ferner einen Zähler, welcher die für eine solche Kalibrierung nötigen Elemente umfasst, wie obenstehend beschrieben.

[0022] Eine bevorzugte Ausführungsform der Erfindung wird nun, nur als Beispiel, mit Bezug auf die beigefügten Figuren beschrieben, es zeigen

[0023] [Fig. 1](#) ein Schema der Elemente eines Zählers, der geeignet ist, Kalibrierung gemäß dieser Ausführungsform der Erfindung durchzuführen;

[0024] [Fig. 2](#) das in [Fig. 1](#) benutzte Betriebszyklus-signal, welches über die der Eingabe des Wandlers eingesetzte Spannung gesetzt ist.

[0025] [Fig. 1](#) zeigt schematisch die mit der Messungs- und Kalibrierfunktionen eines Elektrizitätszählers verbundenen Elemente, mit einem Wandler **1**, zum Beispiel ein Gegenwirkleit-, MSA- oder Sigma-Delta-Wandler des bekannten Typs, zusammen mit einem Mikroprozessor **2**, welcher geeignet ist, die

Ausgabe von dem Wandler **1** zu empfangen und ein Betriebssignal auszugeben, das benutzt wird, eine Eingabekalibrierschaltung **3** zu steuern. Der Mikroprozessor **2** bietet ferner ein Leistungsausgabesignal P , welches die verbrauchte Leistung darstellt und an ein Register und/oder eine Anzeige gesandt werden kann, um die verbrauchte Leistung anzuzeigen.

[0026] Die vorliegende Erfindung betrifft insbesondere die Elemente, die nötig sind, Kalibrierung gemäß der vorliegenden Erfindung durchzuführen. Von daher bieten wir nicht an, die anderen herkömmlichen Elemente (Register, Anzeige, Spannungszähler, usw.), welche normalerweise in einem elektronischen Zähler vorhanden sind, zu bestimmen. Weitere Einzelheiten bezüglich solcher Vorrichtungen (falls notwendig) können in den in der Einführung erwähnten Patentschriften gefunden werden.

[0027] Bezüglich der [Fig. 1](#) werden folgende Abkürzungen benutzt:

I = Strom

V = Unkalibrierte Spannung

V^1 = Kalibrierte Spannung

F_{clock} = Uhrsignal zum Wandler

F_{out} = Pulsierte Ausgabe, welche die Leistung darstellt, von dem Wandler geliefert

P = Stromausgabemessung, von dem Mikroprozessor geliefert.

[0028] In der Schaltung **3** der [Fig. 1](#) wird das unkalibrierte Spannungssignal auf einen Widerstandsteiler eingesetzt, welcher einen ersten und zweiten Widerstand **4, 5** umfasst, welche gereiht verbunden sind, zusammen mit einem dritten Gatewiderstand **6**, welcher parallel zu dem zweiten Widerstand **5** ist. Der Gatewiderstand wird mittels eines FET-Schalters **7**, welcher ein Betriebszyklus-Ausgabesignal von dem Mikroprozessor **2** empfängt, EIN und AUS geschaltet.

[0029] Das von dem Mikroprozessor ausgegebene Betriebszyklussignal ist als Binärschema wie 00000000, 10001000, 10101010, 11111111 ausgebildet. In der Praxis können Schemen einer annehmbaren Länge, beispielsweise bis zu 256 Bits benutzt werden, um eine gegebene Kalibrierauflösung zu liefern. Die hohen und niedrigen Bits in den Schemen sollten gleichmäßig verteilt werden, um die Konvergenzzeit für jedes Schema zu verbessern. Ein Satz dieser Schemen kann in dem Mikroprozessor gespeichert werden und ein oder mehrere ausgewählte Schemen benutzt werden, wenn der Zähler kalibriert ist.

[0030] Wie es erscheinen wird, hängt die von der Eingabeschaltung **3** ausgegebene Spannung V^1 von dem auf den FET-Schalter eingesetzten Betriebszyklus ab. Für ein 00000000 Bitschema ist der FET-Schalter permanent AUS und die auf den Wand-

ler eingesetzte Spannung V^1 wird allein von dem Widerstand **4, 5** bestimmt und entspricht einem maximalen Wert V_{max} . Ähnlicherweise für ein Bitschema 11111111 ist der FET-Schalter permanent EIN und die Spannung V^1 entspricht einer minimalen V_{min} . Bei Mischbitschemen, wie 10101010 wird über die Zeit eine Durchschnittsspannung mit einem Wert zwischen den beiden gefunden.

[0031] [Fig. 2](#) ist eine graphische Darstellung des Einsatzes des 10101010 Signals (50% Betriebsverhältnis), um die Spannung V^1 zu erzeugen, welche der Eingabe des Wandlers **1** gesandt wird. Wie ersichtlich wird, wechselt die Spannung zwischen den minimalen und maximalen Werten, was zu einem zeitdurchschnittlichen Wert V^1 , welcher $(V_{max} + V_{min})/2$ entspricht, führt.

[0032] In [Fig. 2](#) sind die Schaltübergänge des Betriebszyklus synchronisiert dargestellt, mit den Nullkreuzungen des a. c.

[0033] Signals. Dennoch, wenn auch vorteilhaft, ist dies nicht wesentlich für die wirksame Durchführung der Erfindung.

[0034] In der einfachsten Ausführung wird eine Leistungsmessung während der Kalibrierung des Zählers vorgenommen, mit einem bekannten Wert des Stroms und der Spannung und einem einzigen Betriebszyklusschema, welches die richtige Leistungsausgabe abgibt, welche von einer Anzahl von in einem dedizierten, dem Zähler zugeordneten PC gespeicherten Schemen ausgewählt ist, die in den Mikroprozessor programmiert sind. Die Kalibrierung wird bezüglich eines integrierten Wertes der Ausgabe durchgeführt, um die Wirkungen des Betriebszyklus auf das Eingabesignal zu assimilieren. Dieses Schema wird von dem Moment an zu allen Zeiten eingesetzt, bis entschieden wird, dass der Zähler neukalibriert werden muss.

[0035] Die Auswahl des zu gebrauchenden Schemas wird von dem Betriebspersonal, das die Kalibrierung durchführt, getroffen oder bei Automatisierung von der geeigneten Kalibriereinrichtung (z. B. einem PC, geeignet, den Mikroprozessor zu steuern und alle Schemen durchzulaufen, bis das Schema, welches den präzisesten Zwischenwert angibt, gefunden wird).

[0036] In komplizierteren Ausführungsformen kann der Zähler für eine Reihe von Belastungen kalibriert werden, so dass zwei oder mehr Betriebszyklen je nach dem Belastungswert, wie von dem Ausgabesignal F_{out} von dem Wandler **1** dargestellt, gebraucht werden. In einer besonders einfachen Ausführungsform kann der Mikroprozessor ein erstes Betriebszyklusschema (A) umfassen, welches im Fall von niedriger Belastung eingesetzt wird und einen zweiten

Betriebszyklus, welcher bei normaler Belastung eingesetzt wird. Die Länge des Bitschemas selber kann als Schwellenbedingung zur Bestimmung des einzusetzenden Betriebszyklusschemas benutzt werden.

[0037] Insbesondere kann der folgende Algorithmus von dem Mikroprozessor benutzt werden, um den Einsatz der beiden Betriebszyklussignale zu steuern: WENN Pulsausgabe von dem Wandler während des Schemas empfangen, DANN nächstes Schema = Schema B
SONST
Nächstes Schema = Schema A

[0038] In diesem Fall, wo die Pulsausgabe beständig ist (d. h. mehr als ein Puls pro Schema) wird stets Schema B (normale Belastung) eingesetzt. Für dazwischenliegende Belastungen schaltet das Ausgabepulssignal automatisch zwischen den beiden Schemen, so dass beide in größer- oder kleinerem Verhältnis eingesetzt werden. Dadurch ermöglicht die Erfindung einen gleitenden Einsatz der beiden Schemen, was zu einer Kalibrierkurve führt, welche mit Belastungsschwankungen Spur hält. Die Betriebssteuerung zweiter Ebene ist eine besonders einfache und elegante Art, einen variablen Kalibrierwert zu erhalten.

[0039] Obwohl die Beschreibung durchweg auf die Anwendung eines Mikroprozessors verweist, wird der Fachmann natürlich verstehen, dass andere Mittel, geeignet, dem Gatewiderstand ein angemessenes Betriebssteuerungssignal zu liefern, benutzt werden können, darunter Hardware- und/oder Software-Elemente. Diese können einen EEPROM umfassen, welcher ein geeignetes Bitschema speichern kann oder gar, in der einfachsten Ausführung der Erfindung, ein Satz manuell zu steuernder Schalter, die geeignet sind, das einzusetzende Betriebsverhältnis einzustellen.

Patentansprüche

1. Verfahren zur Kalibrierung eines elektronischen Elektrizitätszählers mit einem Wandler, dazu geeignet, mindestens ein analoges Eingabesignal zu empfangen und ein digitales Ausgabesignal zu liefern, welches mindestens von dem Wert des Eingabesignals abhängt, **dadurch gekennzeichnet**, dass das analoge Eingabesignal dem Wandler über ein Gatewiderstandteil zugeführt wird, wobei das Widerstandteil einem Betriebssignal entsprechend ein- und ausgestellt wird, wobei das Verhältnis zwischen der Ein- und Auszeiten aufgrund eines äußeren Vergleichs zwischen den Eingabe- und Ausgabewerten ausgewählt wird, um den digitalen Ausgabewert hinsichtlich der analogen Eingabe zu kalibrieren.

2. Kalibrierverfahren nach Anspruch 1, in welchem das Eingabesignal dem Wandler über einen

Widerstandsteiler zugeführt wird, mit einem ersten und einem zweiten gereihten Widerstand zusammen mit dem Gatewiderstandteil parallel zu dem zweiten Widerstand, wobei die Spannung über dem zweiten Widerstand in den Wandler eingegeben wird.

3. Kalibrierverfahren nach Anspruch 1 oder 2, in welchem das Betriebssignal von einem Mikroprozessor geliefert wird, welcher geeignet ist, ein oder mehrere Betriebssignalschemen zu speichern.

4. Kalibrierverfahren nach einem der vorangehenden Ansprüche, in welchem das analoge Eingabesignal der von dem Zähler gemessenen Spannung entspricht.

5. Kalibrierverfahren nach Anspruch 4, in welchem die Schaltfrequenz des Gatesignals der Frequenz der von dem Zähler gemessenen Spannung entspricht und mit ihr synchronisiert ist.

6. Kalibrierverfahren nach einem der vorangehenden Ansprüche, in welchem eine Mehrzahl von Betriebszyklen in einem Mikroprozessor innerhalb des Zählers gespeichert ist, wobei der Mikroprozessor geeignet ist, einen oder mehrere Betriebszyklen in Abhängigkeit von der Größenordnung des Ausgabesignals von dem Wandler einzusetzen.

7. Kalibrierverfahren nach Anspruch 6, in welchem der Mikroprozessor dazu geeignet sein kann, zwei Betriebszyklen, welche zwei Kalibriereinstellungen darstellen, einzusetzen, wobei die Ausgabe des Wandlers benutzt wird, um den Zeitanteil, für den jeder Betriebszyklus eingesetzt wird, zu bestimmen.

8. Kalibrierverfahren nach Anspruch 6, in welchem der Betriebszyklus durch ein binäres Bitschema bestimmt wird, und in welchem der Mikroprozessor geeignet ist, ein erstes Binärschema-Betriebssignal zu liefern, es sei denn es wird durch einen Puls von dem Wandler unterbrochen, in welchem Fall ein zweites Binärschema-Betriebssignal eingesetzt wird.

9. Elektronischer Elektrizitätszähler mit unter anderem einem Wandler und einem Gatewiderstandteil und welcher Kalibriermittel umfasst, welche dem Kalibrierverfahren nach einem der vorangehenden Ansprüche entsprechen.

Es folgen 2 Blatt Zeichnungen

FIG.1




FIG.2

