(12) 特許公報(B2) (19) **日本国特許庁(JP)**

(11) 特許番号

特許第6479698号

(P6479698)

(45) 発行日 平成31年3月6日(2019.3.6)

(24) 登録日 平成31年2月15日 (2019.2.15)

(51) Int.Cl.			ΓI				
HO1L	21/3065	(2006.01)	HO1L	21/302	1 O 1 B		
HO5H	1/46	(2006.01)	HO1L	21/302	101C		
HO1L	27/1155	6 (2017.01)	HO5H	1/46	R		
HO1L	21/336	(2006.01)	HO1L	27/11556			
HO1L	29/788	(2006.01)	HO1L	29/78	371		
		••		,	請求項の数 3	(全 10 頁)	最終頁に続く
(21) 出願番号		特願2016-28964	(P2016-28964)	(73)特許権者	着 318010018		
(22) 出願日		平成28年2月18日	(2016. 2. 18)		東芝メモリ株式	代会社	
(65) 公開番号		特開2017-14737() (P2017-147370A)		東京都港区芝浦	前一丁目1番1	号
(43) 公開日		平成29年8月24E	(2017.8.24)	(74) 代理人	110002147		
審査請求日		平成30年2月5日(2018.2.5)			特許業務法人酒井国際特許事務所		
				(72)発明者	松田 祐弥		
					東京都港区芝浦	前一丁目1番1	号 株式会社
					東芝内		
				安本合	巨公川 直扣		
				音直日	支谷川 直也		
						最	₩ 額 に 続 く

- (54) 【発明の名称】半導体製造装置および半導体装置の製造方法
- (57)【特許請求の範囲】

【請求項1】

- ウェハを収容するチャンバと、
- 前記チャンバ内で前記ウェハを保持する基台と、
- 前記基台に第1周波数電圧をパルス状に印加するバイアス制御電源と、
- 前記基台に基台電圧を印加する基台電源と、
- 前記第1周波数電圧のパルス波形のタイミングを制御するタイミング制御部と、
- 前記ウェハの電位を測定する電位測定部と、
- 前記パルス波形のタイミングに同期させつつ、前記ウェハの電位に基づいて前記基台電 圧の振幅を制御する電圧制御部とを備え、

10

前記バイアス制御電源は、前記基台に前記第1周波数電圧をパルス状に印加する前に前 記基台に前記第1周波数電圧を連続的に印加し、

- 前記電位測定部は、前記基台に前記第1周波数電圧が連続的に印加されている時に前記 ウェハの電位を測定し、
- 前記電圧制御部は、前記基台に前記第1周波数電圧がパルス状に印加されている時に、 前記ウェハの電位に基づいて前記基台電圧の振幅を制御する半導体製造装置。

【請求項2】

- 第1絶縁層と第2絶縁層とが交互に積層された積層体をウェハに形成し、
- 第1開口部が形成されたマスクパターンを前記積層体上に形成し、
- 20 前記マスクパターンを介して前記積層体をエッチングすることで前記積層体に第2開口

部を形成する半導体装置の製造方法であって、

前記第2開口部の形成時において、

前記ウェハが基台上に置かれている状態で前記基台に第1周波数電圧が印加されている 時に前記ウェハの電位を測定し、

前記基台に前記第1周波数電圧をパルス状に印加するとともに、前記基台に基台電圧を 印加し、

前記第1周波数電圧のパルス波形のタイミングに同期させつつ、前記ウェハの電位に基づいて前記基台電圧の振幅を制御し、

____前記基台に前記第1周波数電圧をパルス状に印加する前に前記基台に前記第1周波数電 圧を連続的に印加し、

10

20

前記基台に前記第1周波数電圧が連続的に印加されている時に前記ウェハの電位を測定し、

前記基台に前記第1周波数電圧がパルス状に印加されている時に、前記ウェハの電位に 基づいて前記基台電圧の振幅を制御する半導体装置の製造方法。

【請求項3】

メモリ膜を有する柱状体を前記第2開口部に埋め込み、

前記積層体にスリットを形成し、

前記スリットを介してエッチング剤を前記積層体に侵入させることで前記第2絶縁層を 除去し、

前記第2絶縁層が除去された空隙に導電体を埋め込む工程をさらに備え、

前記スリットの形成時において、

前記ウェハが基台上に置かれている状態で前記基台に前記第1周波数電圧が印加されて いる時に前記ウェハの電位を測定し、

前記基台に前記第1周波数電圧をパルス状に印加するとともに、前記基台に基台電圧を 印加し、

前記第1周波数電圧のパルス波形のタイミングに同期させつつ、前記ウェハの電位に基づいて前記基台電圧の振幅を制御する請求項2に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明の実施形態は、半導体製造装置および半導体装置の製造方法に関する。

【背景技術】

[0002]

プラズマエッチング装置では、アスペクト比の増大などに伴って、バイアス制御用パワ ーを高パワー化させることがある。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2009-246091号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

本発明の一つの実施形態は、プラズマ処理時のウェハからの放電を低減することが可能な半導体製造装置および半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明の一つの実施形態によれば、<u>半導体製造装置は、チャンバと、基台と、バイアス</u> 制御電源と、基台電源と、タイミング制御部と、電位測定部と、電圧制御部と、を備える <u>。前記チャンバは、ウェハを収容する。前記基台は、前記チャンバ内で前記ウェハを保持</u> する。前記バイアス制御電源は、前記基台に第1周波数電圧をパルス状に印加する。前記

30

基台電源は、前記基台に基台電圧を印加する。前記タイミング制御部は、前記第1周波数 電圧のパルス波形のタイミングを制御する。前記電位測定部は、前記ウェハの電位を測定 する。前記電圧制御部は、前記パルス波形のタイミングに同期させつつ、前記ウェハの電 位に基づいて前記基台電圧の振幅を制御する。前記バイアス制御電源は、前記基台に前記 第1周波数電圧をパルス状に印加する前に前記基台に前記第1周波数電圧を連続的に印加 する。前記電位測定部は、前記基台に前記第1周波数電圧が連続的に印加されている時に 前記ウェハの電位を測定する。前記電圧制御部は、前記基台に前記第1周波数電圧がパル ス状に印加されている時に、前記ウェハの電位に基づいて前記基台電圧の振幅を制御する

【図面の簡単な説明】

[0006]

0

【図1】図1は、第1実施形態に係る半導体製造装置の概略構成を示す断面図である。 【図2】図2(a)は、図1のソース電源の電圧波形を示す図、図2(b)は、図1のバ イアス制御電源の電圧波形を示す図、図2(c)は、図1のウェハにかかる電圧波形を示 す図、図2(d)は、図1の基台電源の電圧波形を示す図である。

【図3】図3は、第2実施形態に係る半導体製造装置の基台電圧の制御方法を示すフロー チャートである。

【図4】図4は、第3実施形態に係る半導体製造装置の基台電圧の制御方法を示すフロー チャートである。

【図5】図5(a)~図5(c)は、第4実施形態に係る半導体装置の製造方法を示す断 20 面図である。

【図6】図6(a)~図6(c)は、第4実施形態に係る半導体装置の製造方法を示す断 面図、図6(d)は、図6(c)のE1部分を拡大して示す断面図である。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、実施形態に係る半導体製造装置を詳細に説明する。なお、 これらの実施形態により本発明が限定されるものではない。

[0008]

(第1実施形態)

図1は、第1実施形態に係る半導体製造装置の概略構成を示す断面図、図2(a)は、 図1のソース電源の電圧波形を示す図、図2(b)は、図1のバイアス制御電源の電圧波 形を示す図、図2(c)は、図1のウェハにかかる電圧波形を示す図、図2(d)は、図 1の基台電源の電圧波形を示す図である。なお、図1では、容量結合型(平行平板型)プ ラズマエッチング装置を例にとった。

図1において、エッチング装置には、ウェハWを収容するチャンバ1が設けられている 。チャンバ1内には、ウェハWを保持する基台2が設けられている。チャンバ1および基 台2は、A1などの導電体で構成することができる。この時、チャンバ1は接地すること ができる。基台2は、支持体5でチャンバ1内に保持されている。基台2の周囲には絶縁 リング3が設けられている。基台2と絶縁リング3との境界には、ウェハWの外周に沿っ てフォーカスリング4が埋め込まれている。フォーカスリング4は、ウェハWの周縁部で の電界の偏向を防止することができる。

【 0 0 0 9 】

チャンバ1内の上方にはシャワーヘッド6が設置されている。シャワーヘッド6は、ウ ェハW上からウェハ面に向かってガスG1を鉛直方向に噴出することができる。この時、 シャワーヘッド6には、ガスG1を噴出する噴出孔7を設けることができる。シャワーヘ ッド6上には、シャワーヘッド6にガスG1を供給する配管8が設けられている。ガスG 1は、チャンバ1内でのプラズマエッチング処理を進行させることができる。なお、シャ ワーヘッド6は、プラズマ生成時の上部電極として用いることができる。基台2は、プラ ズマ生成時の下部電極として用いることができる。チャンバ1の下方には排気管9が設け られている。 10

[0010]

基台2上には、ウェハWを固定する静電チャック13が設けられている。静電チャック 13には、チャック電極15が埋め込まれている。チャック電極15はチャック電源16 に接続されている。チャック電極15は、ウェハWを引き寄せる静電気力を発生させるこ とができる。静電チャック13の表面には、凹凸面14が設けられている。凹凸面14は 、エンボス加工面であってもよい。

[0011]

基台2および静電チャック13には、貫通孔10、11が設けられている。貫通孔10 は、冷却剤G2をウェハW裏面に送ることができる。冷却剤G2は、例えば、Heガスを 用いることができる。この時、ウェハW裏面に送られた冷却剤G2は凹凸面14に侵入す ることができる。ウェハW裏面に送られた冷却剤G2は凹凸面14を介してウェハW裏面 全体に行き渡ることができる。貫通孔11内には、ピン12が設けられている。ピン12 は上下に移動可能である。この時、ピン12が上下に移動することで、ウェハWの搬送時 にウェハWを昇降させることができる。

[0012]

また、このエッチング装置には、ソース電源19、バイアス制御電源22および基台電源23が設けられている。バイアス制御電源22は、基台2に第1周波数電圧V1をパルス状に印加することができる。ソース電源19は、基台2に第2周波数電圧V2を連続的に印加することができる。第2周波数は第1周波数は40MHz以上に設定することができる。の時、第2周波数電圧V2は、チャンバ1内でプラズマを発生させるために用いることができる。第1周波数電圧V1は、チャンバ1内で発生したイオンをウェハWに引き込むためのバイアス電圧として用いることができる。基台電源23は、基台2に基台電圧V4を印加することができる。基台電圧V4は、ウェハWの電位V3をキャンセルするために用いることができる。

【0013】

バイアス制御電源22は、ブロッキングコンデンサ20および整合器21を順次介して 基台2に接続されている。ソース電源19は、ブロッキングコンデンサ17および整合器 18を順次介して基台2に接続されている。基台電源23は、基台2に接続されている。 ブロッキングコンデンサ17、20は、エッチング時のイオン衝突による損傷を緩和する ことができる。整合器18は、ソース電源19の負荷とインピーダンス整合をとることが できる。整合器21は、バイアス制御電源22の負荷とインピーダンス整合をとることが できる。

[0014]

また、このエッチング装置には、タイミング制御部24、電位測定部25および電圧制 御部26が設けられている。タイミング制御部24は、第1周波数電圧V1のパルス波形 のタイミングを制御することができる。第1周波数電圧V1のパルス波形のタイミングを 制御するために、第1周波数電圧V1のオン/オフのタイミングを制御することができる。 電位測定部25は、ウェハWの電位V3を測定することができる。電圧制御部26は、 第1周波数電圧V1のパルス波形のタイミングに同期させつつ、ウェハWの電位V3に基 づいて基台電圧V4の振幅を制御することができる。

【 0 0 1 5 】

そして、ウェハWがチャンバ1内に搬送される場合、ピン12が静電チャック13上に 突出される。そして、ウェハWがピン12上に置かれた状態でピン12が降下し、ウェハ Wが静電チャック13上に置かれる。そして、静電チャック13にウェハWが引き寄せら れることでウェハWが静電チャック13上に固定される。

[0016]

さらに、貫通孔10を介して冷却剤G2がウェハW裏面に送られ、凹凸面14を介して ウェハW裏面全体に行き渡ることで、ウェハWが冷却される。そして、排気管9を介して チャンバ1内が排気されながら、シャワーヘッド6からガスG1が噴出される。そして、 10

20

図 2 (a) に示すように、ソース電源 1 9 から基台 2 に第 2 周波数電圧 V 2 が供給される と、ガスG1が電離され、ウェハW上でプラズマが発生する。この時、図2(b)に示す ように、バイアス制御電源22から基台2に第1周波数電圧V1をパルス状に印加するこ とで、チャンバ1内で発生したイオンをウェハWに引き込むことができる。ここで、タイ ミング制御部24は、第1周波数電圧V1のオン/オフのタイミングを制御することで、 第1周波数電圧V1のパルス形状PS1を制御することができる。この時、基台電源23 から基台2に基台電圧V4が印加される。そして、ウェハW上で発生したイオンがウェハ Wを攻撃したり、ウェハW上で反応することで、エッチング処理が行われる。 [0017]

(5)

10 ここで、電位測定部25において、ウェハWが基台2上に置かれている状態で基台2に 第1周波数電圧V1が印加されている時にウェハWの電位V3が測定される。ここで、第 1 周波数電圧 V 1 が基台 2 にパルス状に印加されると、図 2 (c) に示すように、ウェハ Wの電位V3もパルス状になり、パルス波形PS1と同様のパルス波形PS3を持つ。こ のため、ウェハWの電位V3は高電位VHと低電位VLとを交互に繰り返す。この時、電 位測定部25は、ウェハWの電位V3として、ウェハWのDC電圧VAを測定するように してもよい。この時、パルス波形PS1のデューティに基づいてウェハWのDC電圧VA を補正するようにしてもよい。そして、電圧制御部26において、図2(d)に示すよう に、第1周波数電圧V1のパルス波形PS1のタイミングに同期させつつ、ウェハWの電 位V3に基づいて基台電圧V4の振幅VBが制御される。この時、基台電圧V4は、パル ス波形PS1と同様のパルス波形PS4を持つことができる。また、電圧制御部26は、 基台2とウェハWとの電位差V5が0に近づくように基台電圧V4の振幅VBを制御する ことができる。

20

[0018]

これにより、第1周波数電圧V1が基台2にパルス状に印加され、ウェハWの電位V3 が高電位VHと低電位VLとを交互に繰り返す場合においても、基台2とウェハWとの間 に高電圧がかかるのを防止することができる。このため、貫通孔10、11上のウェハW 裏面から放電が発生するのを防止することができる。

なお、電圧制御部26は、基台2とウェハWとの電位差V5が0に一致するように基台 電圧V4の振幅VBを制御する必要は必ずしもなく、貫通孔10、11上のウェハW裏面 から放電が発生しない範囲内に基台2とウェハWとの電位差V5が収まるように、基台電 圧V4の振幅VBを制御するようにしてもよい。

[0019]

なお、実施形態では、半導体製造装置として容量結合型プラズマエッチング装置を例に とったが、誘導結合型プラズマエッチング装置であってもよいし、マイクロ波ECR(E lectron Cyclotron Resonance) プラズマエッチング装置で あってもよい。

(第2実施形態)

図3は、第2実施形態に係る半導体製造装置の基台電圧の制御方法を示すフローチャー トである。

図3において、基台2上にウェハWが搬送されると、バイアス制御電源22は、パルス 状のバイアス電圧(第1周波数電圧V1)を基台2に印加するとともに、基台電源23は 、パルス状の基台電圧V4を基台2に印加する(S1)。

[0021]

次に、電位測定部25は、ウェハWの電位V3を測定する(S2)。そして、ウェハW の電位V3が所定範囲内かどうかを判断する(S3)。ウェハWの電位V3が所定範囲内 にない場合、電圧制御部26は基台電圧V4の振幅VBを調整する(S4)。ウェハWの 電位V3が所定範囲内の場合、電圧制御部26は基台電圧V4の振幅VBの調整をスキッ プする。この所定範囲は、例えば、貫通孔10、11上のウェハW裏面から放電が発生し ない範囲内に設定することができる。貫通孔10、11上のウェハW裏面から放電が発生

30

しない範囲にマージンを見込んでもよい。

[0022]

次に、エッチング処理が終了したかどうかを判断する(S5)。エッチング処理が終了 していない場合、S2に戻り、エッチング処理が終了するまで、S2~S5の処理を繰り 返す。

これにより、エッチング処理の途中でウェハWの電位V3が変化した場合においても、 ウェハWの電位V3の変化に基台電圧V4の振幅VBを追従させることができ、貫通孔1 0、11上のウェハW裏面から放電が発生するのを防止することができる。

[0023]

(第3実施形態)

10

20

図4は、第3実施形態に係る半導体製造装置の基台電圧の制御方法を示すフローチャートである。 図4にないて、其会2トにウェルWが搬送されるトーボイマス制御電源2.2は、ボイマ

図4において、基台2上にウェハWが搬送されると、バイアス制御電源22は、バイア ス電圧(第1周波数電圧V1)を連続的に基台2に印加する(S11)。 【0024】

次に、電位測定部25は、ウェハWの電位V3を測定する(S12)。ここで、バイア ス電圧を連続的に基台2に印加することで、図2(c)のウェハWの電位V3の測定値を DC電圧VAと等しくすることができる。次に、電圧制御部26は、ウェハWの電位V3 に基づいて基台電圧V4の振幅VBを設定する(S13)。

[0025]

次に、バイアス制御電源22は、パルス状のバイアス電圧(第1周波数電圧V1)を基 台2に印加するとともに、基台電源23は、パルス状の基台電圧V4を基台2に印加する (S14)。

[0026]

次に、エッチング処理が終了したかどうかを判断する(S15)。エッチング処理が終 了していない場合、S14に戻り、エッチング処理が終了するまで、S14~S15の処 理を繰り返す。

ここで、バイアス電圧を連続的に基台2に印加しながら、ウェハWの電位V3を測定す ることにより、ウェハWの電位V3の測定値をDC電圧VAと等しくすることができる。 このため、パルス状のバイアス電圧を基台2に印加しながら、ウェハWの電位V3を測定 する方法に比べて、ウェハWの電位V3の測定精度を向上させることができる。

30

(第4実施形態)

[0027]

図5(a)~図5(c)および図6(a)~図6(c)は、第4実施形態に係る半導体 装置の製造方法を示す断面図、図6(d)は、図6(c)のE1部分を拡大して示す断面 図である。

図5(a)において、ウェハWにはベース層31が形成されている。なお、ベース層3 1は、ウェハW自体であってもよいし、絶縁層であってもよいし、半導体層であってもよい。ベース層31には、集積回路や配線などが形成されていてもよい。

ベース層31上には、積層体SKが形成されている。積層体SKは、互いに材料の異な 40 る絶縁層32、33がCVDなどの方法にて交互に積層されている。例えば、絶縁層32 はシリコン酸化膜、絶縁層33はシリコン窒化膜を用いることができる。絶縁層32、3 3の膜厚は、例えば、数十nmに設定することができる。絶縁層32、33の層数は、例 えば、数十~数百程度に設定することができる。

【0028】

そして、図5(b)に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、積層体SKにメモリホール34を形成する。メモリホール34の 径は、例えば、数十nmに設定することができる。このメモリホール34の形成には、図 1のエッチング装置を用いることができる。ここで、図1のエッチング装置を用いること により、メモリホール34のアスペクト比の増大に対応しつつ、メモリホール34の寸法 精度および面内均一性を向上させることができる。

[0029]

次に、図5(c)に示すように、CVDなどの方法にてメモリホール34内に柱状体3 5を埋め込む。柱状体35には、データを記憶するメモリ膜をメモリホール34の内周に 沿って設けることができる。

[0030]

次に、図6(a)に示すように、フォトリソグラフィ技術およびドライエッチング技術 を用いることにより、積層体SKにスリット36を形成する。このスリット36の形成に は、図1のエッチング装置を用いることができる。ここで、図1のエッチング装置を用い ることにより、スリット36のアスペクト比の増大に対応しつつ、スリット36の寸法精 度および面内均一性を向上させることができる。

10

次に、図6(b)に示すように、ウェットエッチングなどの方法にて絶縁層33を選択 的にエッチングすることにより、絶縁層32間に空隙37を形成する。

次に、図6(c)に示すように、CVDなどの方法にて空隙37に導電膜38を埋め込 む。導電膜38の材料は、例えば、タングステンまたは多結晶シリコンを用いることがで きる。最上層および最下層の導電膜38は、NANDフラッシュメモリにおけるセレクト ゲート線として用いることができる。中間層の導電膜38は、NANDフラッシュメモリ におけるワード線として用いることができる。

[0031]

20 ここで、図6(d)に示すように、柱状体35の中心には柱状半導体41が形成されて いる。メモリホール34の内面と柱状半導体41との間にはトンネル絶縁膜42が形成さ れ、メモリホール34の内面とトンネル絶縁膜42との間にはチャージトラップ層43が 形成され、メモリホール34の内面とチャージトラップ層43との間にはブロック絶縁膜 44が形成されている。チャージトラップ層43は、データを記憶するメモリ膜として用 いることができる。柱状半導体41は、例えば、Siなどの半導体を用いることができる 。トンネル絶縁膜42およびブロック絶縁膜44は、例えば、シリコン酸化膜を用いるこ とができる。チャージトラップ層43は、例えば、シリコン窒化膜またはONO膜(シリ コン酸化膜 / シリコン窒化膜 / シリコン酸化膜の 3 層構造)を用いることができる。図 6 (d)の構成は、NANDフラッシュメモリにおけるメモリセルとして用いることができ る。

[0032]

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その 他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の 省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や 要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる

【符号の説明】

[0033]

40 1 チャンバ、2 基台、19 ソース電源、22 バイアス制御電源、23 基台電 源、24 タイミング制御部、25 電位測定部、26 電圧制御部



【図2】





【図3】











フロントページの続き

(51) Int.CI. H 0 1 L 29/792 (2006.01)

(56)参考文献 特開2014-186994(JP,A) 国際公開第2013/1186600(WO,A1) 特表2010-504614(JP,A) 特開2012-151187(JP,A) 特開2016-152252(JP,A) 国際公開第03/009363(WO,A1) 特開2015-046564(JP,A) 特現2015-046564(JP,A)
(58)調査した分野(Int.CI.,DB名) H01L 21/302、21/3065、21/336、21/461、

2 1 / 8 2 2 9、2 1 / 8 2 3 9 - 2 1 / 8 2 4 7、 2 7 / 1 0 - 2 7 / 1 1 5 9 7、2 7 / 2 8、 2 9 / 7 8 8 - 2 9 / 7 9 2、5 1 / 0 5、 H 0 1 J 3 7 / 3 0 - 3 7 / 3 6、 H 0 5 H 1 / 0 0 - 1 / 5 4

FΙ