



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2022-0072219
(43) 공개일자 2022년06월02일

(51) 국제특허분류(Int. Cl.)
H01L 23/60 (2006.01) H01L 23/485 (2006.01)
H01L 23/528 (2006.01)
(52) CPC특허분류
H01L 23/60 (2021.01)
H01L 23/485 (2013.01)
(21) 출원번호 10-2020-0159586
(22) 출원일자 2020년11월25일
심사청구일자 2020년11월25일

(71) 출원인
(주)티에스이
충청남도 천안시 서북구 직산읍 군수1길 189
(72) 발명자
오창수
충청남도 천안시 서북구 직산읍 군수1길 189
김보현
충청남도 천안시 서북구 직산읍 군수1길 189
남윤찬
충청남도 천안시 서북구 직산읍 군수1길 189
(74) 대리인
김정옥


전체 청구항 수 : 총 10 항

(54) 발명의 명칭 **신호 전송 커넥터 및 그 제조방법**

(57) 요약

본 발명은 신호 전송 커넥터 및 그 제조방법에 관한 것으로, 두 도전부 사이에 차폐막을 형성함으로써, 차폐막을 통해서 신호선인 도전부에서 발생하는 전자기파장이 인접한 도전부에 간섭을 주지 않기 때문에, 양질의 신호를 수신단에서 송신단까지 전달할 수 있으며, 특성 임피던스 정합에 유리한 구조를 취함으로써 고속 신호 전송에 유리하다.

대표도 - 도5



(52) CPC특허분류

H01L 23/528 (2013.01)

H01L 23/5286 (2013.01)

명세서

청구범위

청구항 1

반도체 디바이스에 접속하여 전기 신호를 전송하는 신호 전송 커넥터에 있어서,

반도체 디바이스의 단자와 접속할 수 있도록 탄성 절연물질 내에 다수의 도전성 입자가 포함되는 복수의 도전부;

탄성 절연물질로 이루어지며, 상기 도전부를 상호 이격되도록 지지하는 절연부; 및

상기 도전부 간의 전자기파장에 의한 신호전달 간섭을 방지할 수 있도록 상기 도전부 사이에 도체로 구성되는 차폐막; 을 포함하는 신호 전송 커넥터.

청구항 2

제1항에 있어서,

상기 차폐막은 도전성 파우더와 실리콘 러버가 혼합된 형태로 구성되는 것을 특징으로 하는 신호 전송 커넥터.

청구항 3

제1항에 있어서,

상기 차폐막은 메탈 재질의 프레임 형태로 구성되는 것을 특징으로 하는 신호 전송 커넥터.

청구항 4

제1항에 있어서,

상기 차폐막은 상기 도전부와 전기적으로 연결되지 않은 구조이며, 상기 차폐막은 직선형이나 반호형 중 어느 하나로 구성되는 것을 특징으로 하는 신호 전송 커넥터.

청구항 5

제1항에 있어서,

상기 차폐막은 상기 절연부에 형성된 접지부에 전기적으로 연결되는 구조이며, 상기 차폐막은 직선형이나 반호형 중 어느 하나로 구성되는 것을 특징으로 하는 신호 전송 커넥터.

청구항 6

제1항에 있어서,

상기 도전부의 상면은 상기 절연부의 상면과 동일한 높이로 형성되며,

상기 도전부의 하면은 상기 절연부의 하면보다 하방으로 더 돌출되어 형성되는 것을 특징으로 하는 신호 전송 커넥터.

청구항 7

제1항에 있어서,

상기 차폐막과 상기 반도체 디바이스의 단자가 서로 단락되지 않도록 상기 절연부의 상면에 상부 절연 필름이 형성되며,

상기 차폐막과 테스트의 인쇄회로기판 단자가 서로 단락되지 않도록 상기 절연부의 하면에 하부 절연 필름이 형성되는 것을 특징으로 하는 신호 전송 커넥터.

청구항 8

반도체 디바이스에 접속하여 전기 신호를 전송할 수 있는 신호 전송 커넥터의 제조방법에 있어서,

복수의 범프 홀이 상호 이격되게 형성된 절연부를 성형하는 제1 단계;

탄성 절연물질 내에 도전성 입자들이 포함된 도전성 입자 혼합물을 상기 범프 홀에 채워서 도전부를 형성하는 제2 단계;

상기 도전부 사이의 상기 절연부에 차폐막 홀을 가공하는 제3 단계;

상기 차폐막 홀에 도전성 물질을 채워서 차폐막을 형성하는 제4 단계;

상기 차폐막과 상기 반도체 디바이스의 단자가 서로 단락되지 않도록 상기 절연부의 상면에 상부 절연필름을 형성하는 제5 단계; 및

상기 차폐막과 테스트의 인쇄회로기판 단자가 서로 단락되지 않도록 상기 절연부의 하면에 하부 절연필름을 형성하는 제6 단계; 를 포함하는 신호 전송 커넥터의 제조방법.

청구항 9

제8항에 있어서,

상기 제2 단계에서는,

상기 도전부의 상면은 상기 절연부의 상면과 동일한 높이로 형성하며,

상기 도전부의 하면은 상기 절연부의 하면보다 하방으로 더 돌출되어 형성하는 것을 특징으로 하는 신호 전송 커넥터의 제조방법.

청구항 10

제8항에 있어서,

상기 제3 단계에서는, 레이저 가공, 커터 가공, 또는 드릴 가공 중 어느 하나를 이용하는 것을 특징으로 하는 신호 전송 커넥터의 제조방법.

발명의 설명

기술 분야

[0001] 본 발명은 신호 전송 커넥터에 관한 것으로, 더욱 상세하게는 반도체 디바이스에 접속하여 전기적 신호를 전달하는 데에 이용되는 신호 전송 커넥터 및 그 제조방법에 관한 것이다.

배경 기술

[0002] 현재, 전자 산업분야나 반도체 산업분야 등 다양한 분야에서 전기적 신호를 전송하기 위한 다양한 종류의 커넥터가 사용되고 있다.

- [0003] 한 예로, 반도체 디바이스(혹은 반도체 패키지)의 경우, 전 공정, 후 공정 그리고 테스트 공정을 거쳐 제조되며, 이러한 제조공정에 커넥터가 사용된다. 전 공정은 팹(FAB) 공정이라고도 불리며, 단결정 실리콘 재질의 웨이퍼에 집적회로를 형성하는 공정이다. 후 공정은 어셈블리 공정이라고도 불리며, 웨이퍼를 각각의 칩들로 분리시키고, 외부 장치와 전기적 신호의 연결이 가능하도록 칩에 도전성의 리드나 볼을 접속시키고, 칩을 외부 환경으로부터 보호하기 위한 에폭시 수지와 같은 수지로 몰딩시킴으로써, 반도체 디바이스를 형성하는 공정이다. 그리고 테스트 공정은 반도체 디바이스가 정상적으로 동작하는지를 테스트하여 양품과 불량품을 선별하는 공정이다.
- [0004] 테스트 공정에 적용되는 핵심 부품 중의 하나가 소위 테스트용 소켓이라 불리는 커넥터이다. 테스트용 소켓은 집적회로 테스트용 테스터에 전기적으로 연결된 인쇄회로기판에 장착되어 반도체 디바이스의 검사에 이용된다.
- [0005] 테스트용 소켓은 콘택트 핀(Contact pin)을 구비하며, 이 콘택트 핀이 반도체 디바이스의 단자(리드)와 인쇄회로기판의 단자를 전기적으로 연결시킨다. 테스터는 테스트용 소켓과 접속될 반도체 디바이스를 테스트하기 위한 전기적 신호를 생성하여 반도체 디바이스로 출력시킨 후, 반도체 디바이스를 거쳐 입력되는 전기적 신호를 이용하여 반도체 디바이스가 정상적으로 동작하는지를 테스트하여, 그 결과에 따라 반도체 디바이스가 양품 또는 불량품으로 결정된다.
- [0006] 테스트 소켓으로는 대표적으로 포고 소켓과 러버 소켓이 있다.
- [0007] 포고 소켓은, 개별로 제작되는 포고핀을 하우징에 조립하는 방식으로 구성하는 것으로, 특별한 경우를 제외하고는 포고핀과 포고핀 사이에 쇼트 및 리키지(leakage)가 발생하는 경우가 적다. 그러나 포고 소켓에서 문제되는 패키지 불 손상이나, 단가 상승 등으로 인해 반도체 테스트 공정에서 포고 소켓보다 러버 소켓의 수요가 증가하고 있다.
- [0008] 그리고 러버 소켓은 실리콘 등 탄성력을 갖는 소재의 내부에 다수의 도전성 입자가 포함되어 있는 형태의 도전부가 실리콘 등 탄성력을 갖는 소재로 이루어지는 절연부 안쪽에 서로 절연되도록 배치된 구조를 갖는다. 이러한 러버 소켓은 두께방향으로만 도전성을 나타내는 특성을 가지며, 납땜 또는 스프링과 같은 기계적 수단이 사용되지 않으므로, 내구성이 우수하며 간단한 전기적 접속을 달성할 수 있는 장점이 있다. 또한, 기계적인 충격이나 변형을 흡수할 수 있기 때문에, 반도체 디바이스 등과 부드러운 접속이 가능한 장점이 있다.
- [0009] 러버 소켓은 저항 값이 낮고 안정적으로 유지되는 것이 중요한 설계 요건 중 하나이다. 저항 값을 낮고 안정적으로 유지하기 위해 도전로의 직경은 도전로 사이 간격 대비하여 결정된다. 고속 신호 전송을 위해서는 신호 도전로와 그라운드 도전로 간의 특성 임피던스 정합은 필수이다. 하지만, 도전로의 직경을 도전로 사이 간격 대비하여 결정한 종래의 러버 소켓은 고속 신호 전송을 위한 특성 임피던스 정합이 원활하게 이루어지지 않는다. 러버 소켓은 도전로의 길이가 짧기 때문에 고속 신호 전송에 유리한 장점을 가지고 있지만, 더 높은 고속 신호 전송을 위해서 신호 도전로와 그라운드 도전로 간에 특성 임피던스 정합이 이루어져야 한다.
- [0010] 도 1 및 도 2는 반도체 디바이스의 테스트 공정에 이용되는 종래의 신호 전송 커넥터를 개략적으로 나타낸 것이다.
- [0011] 도 1 및 도 2에 나타낸 종래 신호 전송 커넥터(10)는 반도체 디바이스의 단자가 접촉하는 복수의 도전부(11)와, 그 도전부(11)를 상호 이격되도록 지지하는 절연부(12)를 포함한다. 도전부(11)는 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 형태로 이루어진다.
- [0012] 종래의 신호 전송 커넥터(10)는, 테스터의 인쇄회로기판에 설치되며, 도전부(11)가 반도체 디바이스의 단자와 접촉함으로써, 테스터의 인쇄회로기판과 반도체 디바이스를 전기적으로 연결한다.
- [0013] 그러나 종래의 신호 전송 커넥터(10)는, 신호가 고속으로 전달됨에 따라 신호선인 도전부(11)에서 전자기파장이 형성되며, 이 전자기파장은 인접한 도전부(11)에 영향을 끼치게 되어 인접한 도전부(11)의 신호전달 특성을 방해하는 문제가 있다. 즉, 종래의 신호 전송 커넥터(10)는 탄성체 역할을 하는 실리콘 러버(Silicone Rubber)의 절연부(12)와, 도전성 파우더(Powder)의 도전부(11)로 구성된다.
- [0014] 인접한 도전부(11) 사이는 탄성 절연물질인 실리콘 러버로 구성되는데, 실리콘 러버는 절연물질이므로, 실리콘 러버를 통해 신호선인 도전부(11)에서 발생하는 전자기파장이 인접한 도전부(11)에 악영향을 끼쳐 신호전달 특성을 방해하는 문제가 있다.
- [0015] 또한, 종래의 신호 전송 커넥터(10)는, 서로 이웃하는 두 도전부(11)의 상호 마주하는 부분 사이의 평균적인 간격이 좁다. 이와 같이, 두 도전부(11) 사이의 전반적인 간격이 좁으면 고속 신호 전송을 위한 특성 임피던스 정

함에 불리하게 작용할 수 있다.

[0016] 특성 임피던스는 아래의 수식으로 나타낼 수 있다.

$$Z_0 = \sqrt{\frac{R + j\omega L}{G + j\omega C}} \approx \sqrt{\frac{L}{C}}$$

[0017]

[0018] (L: 인덕턴스, C: 커패시턴스)

[0019] 종래의 신호 전송 커넥터(10)는 이웃하는 두 도전부(11) 간의 전반적인 간격이 좁아 커패시턴스가 크고 인덕턴스를 증가시키기 어려우므로, 결과적으로 임피던스를 고속 신호 전송을 위한 설계값으로 매칭시키기가 어려운 문제가 있다.

선행기술문헌

특허문헌

[0020] (특허문헌 0001) 공개특허공보 제2006-0062824호 (2006. 06. 12)

발명의 내용

해결하려는 과제

[0021] 본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 두 도전부 사이에 차폐막을 형성함으로써, 차폐막을 통해서 신호선인 도전부에서 발생하는 전자기파장이 인접한 도전부에 간섭을 주지 않기 때문에, 양질의 신호를 수신단에서 송신단까지 전달할 수 있으며, 특성 임피던스 정합에 유리한 구조를 취함으로써 고속 신호 전송에 유리한 신호 전송 커넥터 및 그 제조방법을 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0022] 상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 신호 전송 커넥터는, 반도체 디바이스에 접속하여 전기 신호를 전송하는 신호 전송 커넥터에 있어서, 반도체 디바이스의 단자와 접속할 수 있도록 탄성 절연물질 내에 다수의 도전성 입자가 포함되는 복수의 도전부; 탄성 절연물질로 이루어지며, 상기 도전부를 상호 이격되도록 지지하는 절연부; 및 상기 도전부 간의 전자기파장에 의한 신호전달 간섭을 방지할 수 있도록 상기 도전부 사이에 도체로 구성되는 차폐막; 을 포함한다.

[0023] 또한, 상기 차폐막은 도전성 파우더와 실리콘 러버가 혼합된 형태로 구성될 수 있다.

[0024] 또한, 상기 차폐막은 메탈 재질의 프레임 형태로 구성될 수 있다.

[0025] 또한, 상기 차폐막은 상기 도전부와 전기적으로 연결되지 않은 구조이며, 상기 차폐막은 직선형이나 반호형 중 어느 하나로 구성될 수 있다.

[0026] 또한, 상기 차폐막은 상기 절연부에 형성된 접지부(Ground)에 전기적으로 연결되는 구조이며, 상기 차폐막은 직선형이나 반호형 중 어느 하나로 구성될 수 있다.

[0027] 또한, 상기 도전부의 상면은 상기 절연부의 상면과 동일한 높이로 형성되며, 상기 도전부의 하면은 상기 절연부의 하면보다 하방으로 더 돌출되어 형성될 수 있다.

[0028] 또한, 상기 차폐막과 상기 반도체 디바이스의 단자가 서로 단락되지 않도록 상기 절연부의 상면에 상부 절연 필름이 형성되며, 상기 차폐막과 테스트의 인쇄회로기판 단자가 서로 단락되지 않도록 상기 절연부의 하면에 하부 절연 필름이 형성될 수 있다.

[0029] 한편, 본 발명에 따른 신호 전송 커넥터 제조방법은, 반도체 디바이스에 접속하여 전기 신호를 전송할 수 있는 신호 전송 커넥터의 제조방법에 있어서, 복수의 범프 홀이 상호 이격되게 형성된 절연부를 성형하는 제1단계; 탄성 절연물질 내에 도전성 입자들이 포함된 도전성 입자 혼합물을 상기 범프 홀에 채워서 도전부를 형성하는 제2단계; 상기 도전부 사이의 상기 절연부에 차폐막 홀을 가공하는 제3단계; 상기 차폐막 홀에 도전성 물질을

채워서 차폐막을 형성하는 제4단계; 상기 차폐막과 상기 반도체 디바이스의 단자가 서로 단락되지 않도록 상기 절연부의 상면에 상부 절연필름을 형성하는 제5단계; 및 상기 차폐막과 테스트의 인쇄회로기판 단자가 서로 단락되지 않도록 상기 절연부의 하면에 하부 절연필름을 형성하는 제6단계; 를 포함한다.

[0030] 또한, 상기 제2단계에서는, 상기 도전부의 상면은 상기 절연부의 상면과 동일한 높이로 형성하며, 상기 도전부의 하면은 상기 절연부의 하면보다 하방으로 더 돌출되어 형성한다.

[0031] 또한, 상기 제3단계에서는, 레이저(Laser) 가공, 커터(Cutter) 가공, 또는 드릴(Drill) 가공 중 어느 하나를 이용할 수 있다.

발명의 효과

[0032] 본 발명에 따른 신호 전송 커넥터에서는, 두 도전부 사이에 차폐막을 형성함으로써, 차폐막을 통해서 신호선인 도전부에서 발생하는 전자기파장이 인접한 도전부에 간섭을 주지 않기 때문에, 양질의 신호를 수신단에서 송신단까지 전달할 수 있는 효과가 있다.

[0033] 또한, 본 발명에 따른 신호 전송 커넥터의 차폐막이 접지화되면, 도전부와 차폐막 간의 간격을 조정하여 고속 신호 전달에 적합한 특성 임피던스 정합을 이룰 수 있다.

도면의 간단한 설명

- [0034] 도 1은 종래의 신호 전송 커넥터를 나타낸 사시도이다.
- 도 2는 종래의 신호 전송 커넥터를 나타낸 평면도이다.
- 도 3은 종래의 신호 전송 커넥터에서 인접한 두 도전부 사이의 전자기파장 간섭을 보인 도면이다.
- 도 4는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터를 나타낸 사시도이다.
- 도 5는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터를 나타낸 평면도이다.
- 도 6은 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터가 반도체 디바이스의 테스트에 이용되는 모습을 나타낸 종단면도이다.
- 도 7은 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터에서, 차폐막이 도전부와 전기적으로 연결되지 않은 구조로서, 직선형 차폐막의 차폐효과를 나타낸 평면도이다.
- 도 8은 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터에서, 차폐막이 도전부와 전기적으로 연결되지 않은 구조로서, 반호형 차폐막의 차폐효과를 나타낸 평면도이다.
- 도 9는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터에서, 차폐막이 접지 부에 전기적으로 연결되는 구조로서, 직선형 차폐막의 차폐효과를 나타낸 평면도이다.
- 도 10은 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터에서, 차폐막이 접지 부에 전기적으로 연결되는 구조로서, 반호형 차폐막의 차폐효과를 나타낸 평면도이다.
- 도 11 내지 도 14는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터를 제조하는 과정을 나타낸 도면이다.
- 도 15는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터 제조방법을 도시한 흐름도이다.

발명을 실시하기 위한 구체적인 내용

- [0035] 이하, 본 발명에 따른 신호 전송 커넥터 및 그 제조방법을 도면을 참조하여 상세히 설명한다.
- [0036] 도 4는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터를 나타낸 사시도이며, 도 5는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터를 나타낸 평면도이며, 도 6은 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터가 반도체 디바이스의 테스트에 이용되는 모습을 나타낸 종단면도이며, 도 7은 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터에서, 차폐막이 도전부와 전기적으로 연결되지 않은 구조로서, 직선형 차폐막의 차폐효과를 나타낸 평면도이며, 도 8은 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터에서, 차폐막이 도전부와 전기적으로 연결되지 않은 구조로서, 반호형 차폐막의 차폐효과를 나타낸 평면도이며, 도 9는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터에서, 차폐막이 접지 부에 전기적으로 연결되는 구조로서, 직선형 차폐막의 차폐효과를 나타낸 평면도이며, 도 10은 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터에서, 차

폐막이 접지 부에 전기적으로 연결되는 구조로서, 반호형 차폐막의 차폐효과를 나타낸 평면도, 그리고 도 11 내지 도 14는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터를 제조하는 과정을 나타낸 도면이다.

- [0037] 도면에 나타난 것과 같이, 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터(100)는 반도체 디바이스(20)에 접속하여 전기 신호를 전송할 수 있는 장치로서, 반도체 디바이스(20)의 단자(21)와 접속할 수 있도록 탄성 절연물질 내에 다수의 도전성 입자가 포함되는 복수의 도전부(110); 탄성 절연물질로 이루어지며, 도전부(110)를 상호 이격되도록 지지하는 절연부(120); 및 도전부(110) 간의 전자기과장에 의한 신호전달 간섭을 방지할 수 있도록 도전부(110) 사이에 형성되는 차폐막(130); 을 포함한다.
- [0038] 본 발명의 신호 전송 커넥터(100)는 반도체 디바이스(20)에 접속하여 전기 신호를 전송함으로써, 테스트를 통한 반도체 디바이스(20)의 검사, 또는 반도체 디바이스(20)와 다양한 전자장치를 전기적으로 연결하여 전기 신호를 전송하는데 이용될 수 있다.
- [0039] 이하에서는, 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터(100)가 테스트의 인쇄회로기판(25)에 설치되어 인쇄회로기판(25)과 반도체 디바이스(20) 사이에서 전기적 신호를 전달하는 기능을 수행하는 예를 들어 설명한다.
- [0040] 우선, 도전부(110)는 전자 디바이스(20)의 단자(21)와 접속할 수 있도록 탄성 절연물질 내에 다수의 도전성 입자가 절연부(120)의 두께 방향으로 정렬되어 있는 형태로 이루어질 수 있다.
- [0041] 상기 도전부(110)는 복수가 접속 대상이 되는 전자 디바이스(20)에 구비되는 단자(21)에 대응하도록 절연부(120)의 내측에 이격 배치된다.
- [0042] 복수의 도전부(110) 중에서 일부는 신호 전송 도전로로, 다른 일부는 그라운드 도전로로 이용될 수 있다.
- [0043] 상기 도전부(110)는 절연부(120)에 형성된 범프 홀(H) 안에 배치되는 범프 몸체(111), 및 절연부(120)의 하면보다 하방으로 돌출되도록 범프 몸체(111)의 하측으로부터 연장 형성되는 하부 범프(112)를 포함한다.
- [0044] 상기 하부 범프(112)의 도전성 입자 밀도는 범프 몸체(111)의 도전성 입자 밀도와 같거나, 또는 다를 수 있다.
- [0045] 상기 범프 홀(H)에 채워진 도전성 입자 혼합물에 자기장을 가하여 도전성 입자가 절연부의 두께 방향으로 정렬되도록 한 후 경화시키는데, 도전성 입자 혼합물을 경화시키는 방법은 일정 온도로 가열 후, 상온으로 냉각시키는 방법 등 도전성 입자 혼합물의 특성에 따라 다양한 방법이 이용될 수 있다.
- [0046] 또한 탄성 절연물질 내에 다수의 도전성 입자가 산재되어 있는 시트를 금형에 배치한 후 전자 디바이스(20)의 단자(21)와 대응되는 위치에 상하방향으로 자장을 가하여 자장 인가 위치로 도전성 입자가 집합된 도전부(110)와 절연부(120)를 형성한 후 경화시키는 방법으로 도전부(110)와 절연부(120)가 마련될 수도 있다. 즉, 본 발명의 바람직한 실시 예에서는 절연부(120)에 범프 홀(H)을 형성하고, 범프 홀(H)에 도전부(110)가 배치된 것을 가지고 설명하지만, 자장 인가 방식으로 도전부(110)를 형성할 수 있음은 물론이다.
- [0047] 또한 도전부(110)는 절연부(120)의 상면보다 상방으로 돌출되는 상부 범프(미도시)를 포함할 수도 있다. 하부 범프(112)와 마찬가지로 상부 범프의 도전성 입자 밀도는 범프 몸체(111)의 도전성 입자 밀도와 같거나, 또는 다를 수 있다.
- [0048] 또한, 상기 도전부(110)를 구성하는 탄성 절연물질로는 가교 구조를 갖는 내열성의 고분자 물질, 예를 들어, 실리콘 고무, 폴리부타디엔 고무, 천연고무, 폴리이소플렌 고무, 스틸렌-부타디엔 공중합체 고무, 아크릴로니트릴-부타디엔 공중합체 고무, 스틸렌-부타디엔-디엔 블록 공중합체 고무, 스틸렌-이소플렌 블록 공중합체 고무, 우레탄 고무, 폴리에스테르계 고무, 에피크롤히드린 고무, 에틸렌-프로필렌 공중합체 고무, 에틸렌-프로필렌-디엔 공중합체 고무, 연질 액상 에폭시 고무 등이 이용될 수 있다.
- [0049] 또한, 상기 도전부(110)를 구성하는 도전성 입자로는 자장에 의해 반응할 수 있도록 자성을 갖는 것이 이용될 수 있다.
- [0050] 예를 들어, 도전성 입자로는 철, 니켈, 코발트 등의 자성을 나타내는 금속의 입자, 혹은 이들의 합금 입자, 또는 이들 금속을 함유하는 입자 또는 이들 입자를 코어 입자로 하고 그 코어 입자의 표면에 금, 은, 팔라듐, 라듐 등의 도전성이 양호한 금속이 도금된 것, 또는 비자성 금속 입자, 글라스 비드 등의 무기 물질 입자, 폴리머 입자를 코어 입자로 하고 그 코어 입자의 표면에 니켈 및 코발트 등의 도전성 자성체를 도금한 것, 또는 코어 입자에 도전성 자성체 및 도전성이 양호한 금속을 도금한 것 등이 이용될 수 있다.

- [0051] 또한, 상기 절연부(120)는 탄성 절연물질로 이루어질 수 있다. 절연부(120)는 복수의 도전부(110) 각각의 측부를 둘러싸면서 복수의 도전부(110)를 상호 이격되도록 지지한다.
- [0052] 절연부(120)에는 도전부(110)가 배치되기 위한 복수의 범프 홀(H)이 형성되고, 그 범프 홀(H) 안에 도전부(110)가 형성되는 것이다. 상기 절연부(120)를 구성하는 탄성 절연물질은 도전부(110)를 구성하는 탄성 절연물질과 동일한 물질로 이루어질 수 있다.
- [0053] 또한, 상기 도전부(110)의 상면은 절연부(120)의 상면과 동일한 높이로 형성되며, 도전부(110)의 하면은 절연부(120)의 하면보다 하방으로 더 돌출되어 형성될 수 있다. 물론 도전부(110)의 상면이 절연부(120)의 상면보다 상방으로 더 돌출되어 형성될 수도 있고 도전부(110)의 상면과 하면이 모두 절연부(120)의 상면과 하면보다 더 돌출되어 형성될 수도 있다.
- [0054] 또한, 본 발명의 기술적 특징으로는, 상기 도전부(110) 간의 전자기과장에 의한 신호전달 간섭을 방지할 수 있도록 도전부(110) 사이에 도체로 구성되는 차폐막(130)이 형성된다.
- [0055] 상기 차폐막(130)은 도전성 파우더와 실리콘 러버(Silicone Rubber)가 혼합된 형태로 구성되거나, 메탈(Metal) 재질의 프레임 형태로 구성될 수 있다.
- [0056] 또한, 도 7 및 도 8에 도시된 바와 같이, 상기 차폐막(130)은 도전부(110)와 전기적으로 연결되지 않은 구조이며, 직선형이나 반호형 중 어느 하나로 구성될 수 있다.
- [0057] 또한, 도 9 및 도 10에 도시된 바와 같이, 상기 차폐막(130)은 절연부(120)에 형성된 접지부(Ground)에 전기적으로 연결되는 구조이며, 직선형이나 반호형 중 어느 하나로 구성될 수 있다.
- [0058] 또한, 상기 차폐막(130)과 반도체 디바이스(20)의 단자(21)가 서로 단락되지 않도록 절연부(120)의 상면에 상부 절연 필름(140)이 형성되며, 차폐막(130)과 테스트의 인쇄회로기판(25) 단자가 서로 단락되지 않도록 절연부(120)의 하면에 하부 절연 필름(150)이 형성된다.
- [0059] 상기 상부 절연 필름(140)은 절연부(120)의 상면, 즉 절연부(120)의 반도체 디바이스(20)와 마주하는 면에 배치된다. 상기 상부 절연 필름(140)은 형상이 안정적으로 유지될 수 있도록 합성수지 등 절연부(120)의 강성보다 큰 강성을 갖는 다양한 소재로 이루어질 수 있다. 상기 상부 절연 필름(140)에는 복수의 도전부(110) 각각에 대응하는 위치마다 상부 필름 홀(141)이 형성되어 있다.
- [0060] 그리고 상기 하부 필름(150)은 절연부(120)의 하면, 즉 테스트의 인쇄회로기판(25)과 마주하는 면에 배치된다. 하부 절연 필름(150)은 형상이 안정적으로 유지될 수 있도록 합성수지 등 절연부(120)의 강성보다 큰 강성을 갖는 다양한 소재로 이루어질 수 있다. 상기 하부 절연 필름(150)에는 복수의 도전부(110) 각각에 대응하는 위치마다 하부 필름 홀(151)이 형성되어 있다.
- [0061] 이와 같이 구성된 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터(100)에서는, 인접한 도전부(110) 사이에 차폐막(130)을 형성함으로써, 차폐막(130)을 통해서 신호선인 도전부(110)에서 발생하는 전자기과장이 인접한 도전부(110)에 신호선에 간섭을 주지 않기 때문에, 양질의 신호를 수신단에서 송신단까지 전달할 수 있는 효과가 있다.
- [0062] 즉, 도 3의 하측에 도시된 시뮬레이션 데이터에 의하면, 두 도전부(11)에서 발생하는 전자기과장이 간섭을 주어 신호전달 특성을 방해하는 문제가 있지만, 본 실시 예에 있어서 도 7 및 도 8의 우측에 도시된 시뮬레이션 데이터에 의하면, 두 도전부(110) 사이에 차폐막(130)을 형성함으로써, 신호선인 도전부(110)에서 발생하는 전자기과장이 인접한 도전부(110)에 신호선에 간섭을 주지 않음을 확인하였으며, 양질의 신호를 수신단에서 송신단까지 전달할 수 있는 효과가 있는 것이다.
- [0063] 또한, 본 발명에 따른 신호 전송 커넥터의 차폐막이 접지화되면, 도전부와 차폐막 간의 간격을 조정하여 고속 신호 전달에 적합한 특성 임피던스 정합을 이룰 수 있다.
- [0064] 이러한 신호 전송 커넥터(100)에 대한 특성 임피던스는 아래의 수식으로 나타낼 수 있다.

[0065]
$$Z_0 = \sqrt{\frac{R + j\omega L}{G + j\omega C}} \approx \sqrt{\frac{L}{C}}$$

[0066] (L: 인덕턴스, C: 커패시턴스)

- [0067] 전송선 이론을 기준으로 전송선을 매우 짧은 구간으로 보았을 때, 신호 전송 커넥터(100)의 도전부(110)에는 인덕턴스와 커패시턴스가 존재한다. 신호 전송 커넥터(100)의 특성 임피던스는, 이 도전부(110)의 인덕턴스와 커패시턴스를 조절하여 정합할 수 있다. 도전부(110) 사이의 간격이 멀어지면 커패시턴스는 작아지고 인덕턴스는 커진다. 반대로, 도전부(110) 사이의 간격이 가까워지면 커패시턴스는 커지고 인덕턴스는 작아진다. 또한, 도전부(110)의 길이에 따라 커패시턴스와 인덕턴스의 조절이 가능하다.
- [0068] 본 발명에 따른 신호 전송 커넥터(100)에서는, 도전부(110) 사이에 차폐막이 설치됨으로써, 특성 임피던스 정합이 가능하다. 즉, 차폐막을 접지화하면 도전부와 차폐막 간의 간격을 조정하여 고속 신호 전달에 적합한 특성 임피던스 정합을 이룬다.
- [0069] 또한 차폐막이 접지화 되지 않는다면 임피던스 정합은 두 도전부 간의 간격을 조정하여 특성 임피던스를 정합하고, 이때의 차폐막은 두 도전부 간에 발생하는 전자기파형을 차단하여 양질의 신호를 전송할 수 있게 된다.
- [0070] 한편, 도 15는 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터 제조방법을 도시한 흐름도이다.
- [0071] 도 11 내지 도 14, 그리고 도 15를 참조하면, 본 발명의 바람직한 실시 예에 따른 신호 전송 커넥터의 제조방법은 복수의 범프 홀(H)이 상호 이격되게 형성된 절연부(120)를 성형하는 제1 단계(S110); 탄성 절연물질 내에 도전성 입자들이 포함된 도전성 입자 혼합물을 범프 홀(H)에 채워서 도전부(110)를 형성하는 제2 단계(S120); 도전부(110) 사이의 절연부(120)에 차폐막 홀(131)을 가공하는 제3 단계(S130); 차폐막 홀(131)에 도전성 물질을 채워서 차폐막(130)을 형성하는 제4 단계(S140); 차폐막(130)과 반도체 디바이스(20)의 단자(21)가 서로 단락되지 않도록 절연부(120)의 상면에 상부 절연필름(140)을 형성하는 제5 단계(S150); 및 차폐막(130)과 테스트의 인쇄회로기판(25) 단자가 서로 단락되지 않도록 절연부(120)의 하면에 하부 절연필름(150)을 형성하는 제6 단계(S160); 를 포함한다.
- [0072] 상기 제2 단계(S120)에서, 상기 도전부(110)의 상면은 절연부(120)의 상면과 동일한 높이로 형성하며, 상기 도전부(110)의 하면은 절연부(120)의 하면보다 하방으로 더 돌출되어 형성되도록 하거나, 상기 도전부(110)의 상면도 절연부(120)의 상면보다 돌출되도록 형성할 수 있다.
- [0073] 상기 도전부(110)를 형성함에 있어서, 범프 홀(H)에 채워진 도전성 입자 혼합물을 일체로 경화시키는데, 도전성 입자 혼합물을 경화시키는 방법은 일정 온도로 가열 후, 상온으로 냉각시키는 방법 등 도전성 입자 혼합물의 특성에 따라 다양한 방법이 이용될 수 있다.
- [0074] 본 발명의 신호 전송 커넥터(100)의 제조방법에 있어서, 도전성 입자 혼합물을 경화시키기 전에 도전성 입자 혼합물에 자기장을 인가하는 공정이 수행될 수 있다. 도전성 입자 혼합물에 자기장을 인가하면, 탄성 절연물질 중에 분산되어 있던 도전성 입자들이 자기장의 영향으로 절연부(120)의 두께 방향으로 배향되면서 전기적 통로를 형성할 수 있다.
- [0075] 또한, 상기 제3 단계(S130)에서는, 레이저 가공, 커터 가공, 또는 드릴 가공 중 적어도 어느 하나를 이용할 수 있다.
- [0076] 본 발명에 따른 신호 전송 커넥터에서는, 두 도전부 사이에 차폐막을 형성함으로써, 차폐막을 통해서 신호선인 도전부에서 발생하는 전자기파장이 인접한 도전부에 간섭을 주지 않기 때문에, 양질의 신호를 수신단에서 송신단까지 전달할 수 있는 효과가 있다.
- [0077] 또한, 본 발명에 따른 신호 전송 커넥터의 차폐막이 접지화되면, 도전부와 차폐막 간의 간격을 조정하여 고속 신호 전달에 적합한 특성 임피던스 정합을 이룰 수 있다.
- [0078] 이상 본 발명에 대해 바람직한 예를 들어 설명하였으나 본 발명의 범위가 앞에서 설명되고 도시되는 형태로 한정되는 것은 아니다.
- [0079] 예를 들어, 도면에는 차단막의 형상이 직선형이나 반호형으로 이루어진 것으로 나타냈으나, 이에 국한되지 않으며, 이외의 다른 형상으로 형성될 수 있다.
- [0080] 또한, 도면에는 복수의 도전부가 모두 동일한 폭을 갖는 것으로 나타냈으나, 복수의 도전부 중 적어도 하나는 특성 임피던스 정합을 위해 신호 특성 및 관계되는 전자 디바이스의 종류 등에 따라 다른 폭을 갖도록 설계될 수 있다.
- [0081] 이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시 예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 청구범위의


사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정할 수 있음을 당업자들은 잘 이해할 수 있을 것이다.

부호의 설명


- [0082] 20: 반도체 디바이스 21: 반도체 디바이스의 단자
- 100 : 신호 전송 커넥터 110 : 도전부
- 111 : 범프 몸체 112 : 하부 범프
- 120 : 절연부 130 : 차폐막
- 140: 상부 절연 필름 141 : 상부 필름 홀
- 150 : 하부 절연 필름 151 : 하부 필름 홀

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12



도면13



도면14



도면15

