




ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГИИТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



- (21) 4142781/24-24
- (22) 04.11.86
- (46) 07.03.89. Бюл. № 9
- (71) Институт теплофизики СО АН СССР
- (72) Е.В.Кожухова
- (53) 681.325 (088.8)
- (56) Титце У. и др. Полупроводниковая схемотехника, 1982, с. 457-459, рис. 24, 23.

Заявка Англии № 2004150, кл. Н 3 Н, 1979.

- (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
- (57) Изобретение относится к измерительной технике и может использоваться для аналого-цифрового преобразования широкополосных динамических сигналов. Целью изобретения является повышение быстродействия и точности. Устройство содержит резистивный делитель напряжения из 2 резисторов, первый и второй входы которого соединены с общей шиной и шиной опорного напряжения, а выходы - с первыми входами двух групп компараторов. Измеряемый сигнал U_x поступает через элемент

задержки на вторые входы одной из групп компараторов и сравнивается со шкалой опорных напряжений делителя, с которой также сравнивается с помощью компараторов другой группы выходной сигнал U_x^1 аналогового сумматора, на один вход которого поступает измеряемый сигнал, а на другой вход - сигнал с выхода масштабного усилителя, равный половине кванта шкалы делителя. В момент t_1 по синхросигналу S результаты сравнений сигнала со шкалой делителя запоминаются в первом регистре и поступают на информационные входы мультиплексора, а результаты сравнения сигнала U_x со шкалой делителя запоминаются во втором регистре и к моменту t_1 преобразуются приоритетным шифратором в двоичный код P старших разрядов оценки сигнала $U_x(t_0)$, в соответствии с которым на выходах мультиплексора выделяется значение младшего разряда оценки сигнала $U_x(t_0)$, и, таким образом, формируется P+1-разрядная оценка измеряемого сигнала, 2 ил.

(19) **SU** (11) **1464289** **A1**

1
Изобретение относится к измерительной технике и предназначено для аналого-цифрового преобразования широкополосных динамических сигналов.

Цель изобретения - повышение быстродействия и точности.

На фиг.1 изображено предлагаемое устройство; на фиг.2 - временные диаграммы.

Устройство содержит резистивный делитель 1 напряжения, шину 2 опорного напряжения, две группы компарато-

2
ров 3 и 4 с регистрами 5 и 6 на выходе (стробирующих компараторов), элемент 7 задержки, аналоговый сумматор 8, источник 9 смещения, выполненный на масштабирующем усилителе, приоритетный шифратор 10 и мультиплексор 11. Входные каскады первой и второй групп компараторов выполнены соответственно на транзисторах противоположной проводимости.

На временных диаграммах (фиг.2) показаны измеряемый сигнал U_x на вто-

рых входах компараторов 3, входящих в состав трехразрядного устройства, сигнал U_x на выходе сумматора 8, сигналы U_1, U_4 на выходе делителя 1, величина U_m опорного напряжения, величина t_n времени преобразования и сигнал S на входах синхронизации регистров 5 и 6.

Устройство работает следующим образом.

На выходах делителя 1 формируется шкала опорных напряжений с квантом $U_m/2^P$, где 2^P - число резисторов делителя 1. С этой шкалой сравнивается сигнал U_x , поступающий на вторые входы компараторов 3 через элемент 7 задержки, обеспечивающий такую же задержку сигнала U_x , как аналоговый сумматор 8, с помощью которого и масштабного усилителя входной сигнал сдвигается на величину полкванта $U_m/2^P$ опорной шкалы. С выхода аналогового сумматора 8 сигнал U_x' , равный $U_x - U_m/2^{P+1}$, поступает на вторые входы компараторов 4. Сравнение сигнала U_x' со шкалой делителя 1 эквивалентно сравнению сигнала U_x со шкалой опорных напряжений, сдвинутой на полкванта $U_m/2^P$ относительно шкалы делителя 1.

Таким образом, в устройстве обеспечивается сравнение сигнала U_x с уровнями напряжений четных квантов $2 U_m/2^{P+1}, 4 U_m/2^{P+1}, \dots, 2^{P+1} U_m/2^{P+1}$ и с уровнями напряжений нечетных квантов $U_m/2^{P+1}, 3 U_m/2^{P+1}, \dots, (2^{P+1}-1) U_m/2^{P+1}$. В момент t_0 передним фронтом сигнала S , поступающего на входы синхронизации регистров 5 и 6, результаты сравнения сигнала U_x со шкалой четных квантов запоминаются в регистре 5 и преобразуются приоритетным шифратором 10 к моменту t_1 в оценку P старших разрядов сигнала $U_x(t_0)$, а результаты сравнения сигнала U_x со шкалой нечетных квантов запоминаются в регистре 6 и поступают на информационные входы мультиплексора 11, на адресные входы которого поступает код с выходов шифратора 10. В соответствии с этим кодом из всех результатов сравнений, записанных в регистр 6 в момент t_0 , на выход мультиплексора поступает один результат сравнения сигнала $U_x(t_0)$ с уровнем ближайшего опорного напряжения, которое отличается от сигнала $U_x(t_0)$ на величину, меньшую, чем $U_m/2^{P+1}$, т.е. на выходе мультиплексора формируется

значение младшего разряда $P+1$ -разрядного эквивалента сигнала $U_x(t_0)$.

На временных диаграммах (фиг.2) показаны сигналы трехразрядного устройства, содержащего четыре компаратора 3 и четыре компаратора 4. В момент t_0 в регистре 5 запоминается унитарный код двойки, так как сигнал $U_2 < U_x(t_0) < U_3$, а в регистре 6 - унитарный код двойки, так как сигнал $U_2 < U_x'(t_0) < U_3$.

К моменту t_1 код регистра 5 преобразуется приоритетным шифратором 10 в двоичный код двойки, который поступает на старшие выходные шины устройства и адресные входы мультиплексора 11. В соответствии с этим кодом на выход мультиплексора 11 поступает равный нулю результат сравнения сигнала $U_x'(t_0)$ с опорным уровнем U_3 . Таким образом, к моменту t_1 на выходах устройства формируется код $100_2 = 4_{10}$, что соответствует сигналу $4 U_m/8 < U_x(t_0) < 5 U_m/8$.

В предлагаемом устройстве, содержащем делитель из 2^P резисторов, обеспечивается формирование $P+1$ -разрядной оценки входного сигнала U_x . Причем, поскольку средние входные токи I_{Bx1} и I_{Bx2} компараторов 3 и 4 равны по величине, но противоположны по направлению, то величина дифференциальной нелинейности от входных токов равна

$$2^P / I_p \cdot R + 2^P \cdot I_p \cdot R / 2,$$

где $I_p = I_{Bx1} - I_{Bx2}$

I_{Bx1} - средний входной ток компараторов 3;

I_{Bx2} - средний входной ток компараторов 4.


Таким образом, устройство имеет в два раза лучшую разрешающую способность и в I_{Bx1}/I_p раз меньшую дифференциальную нелинейность одновременно.

Ф о р м у л а и з о б р е т е н и я


Аналого-цифровой преобразователь, содержащий резистивный делитель напряжения, первый и второй входы которого подключены соответственно к общей шине и шине опорного напряжения, а выходы соединены с первыми входами первой группы n -каскадных стробирующих компараторов, вторые входы которых объединены и подключены к выходу аналогового сумматора, первый вход которого является шиной входного сигнала, а второй вход сое-

динен с выходом источника смещения, а стробирующие входы первой группы n -каскадных стробирующих компараторов подключены к шине стробирующего сигнала, приоритетный шифратор, отличающийся тем, что, с целью повышения быстродействия и точности, в него введена вторая группа n -каскадных стробирующих компараторов, мультиплексор и элемент задержки, через которые шина входного сигнала соединена с первыми входами второй группы стробирующих компараторов, вторые входы которых объединены с соответствующими входами первой группы n -каскадных стробирующих компараторов, причем входные каскады первой и второй групп n -каскадных

стробирующих компараторов выполнены на транзисторах противоположной проводимости, стробирующие входы второй группы n -каскадных стробирующих компараторов соединены с шиной стробирующего сигнала, выходы через приоритетный шифратор соединены с управляющим входом мультиплексора и являются выходной шиной старших разрядов, информационные входы мультиплексора соединены с соответствующими выходами первой группы n -каскадных стробирующих компараторов, а выход является выходной шиной младшего разряда, при этом источник смещения выполнен на масштабирующем усилителе, вход которого подключен к шине опорного напряжения.



Фиг. 1



Фиг. 2

Составитель В.Махнанов

Редактор Н.Рогоulich Техред Л.Олийных

Корректор И.Муска

Заказ 833/58

Тираж 879

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101