TEST STRUCTURE AND METHOD FOR DETERMINING OVERLAY ACCURACY IN SEMICONDUCTOR DEVICES USING RESISTANCE MEASUREMENT.

Главная
TEST STRUCTURE AND METHOD FOR DETERMINING OVERLAY ACCURACY IN SEMICONDUCTOR DEVICES USING RESISTANCE MEASUREMENT

TEST STRUCTURE AND METHOD FOR DETERMINING OVERLAY ACCURACY IN SEMICONDUCTOR DEVICES USING RESISTANCE MEASUREMENT

Номер патента: US20130048979A1
Опубликовано: 28-02-2013
Автор(ы): Piper Daniel
Принадлежит: WAFERTECH, LLC
Получить PDF файл: Открыть в новом окне

Термины и условия
Политика конфиденциальности

TEST STRUCTURE AND METHOD FOR DETERMINING OVERLAY ACCURACY IN SEMICONDUCTOR DEVICES USING RESISTANCE MEASUREMENT

Главная

Проекты и услуги

Контакты