Instruction testing and debugging method and multi-core digital signal processor thereof

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

需要说明的是，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

现有的技术多是测试芯片的程序，而对内核指令集的开发测试和新指令集的适配测试做的很少，尤其是在数字信号处理器芯片领域，因此，如何更好的验证或确认数字信号处理器芯片是否能够完美的运行新增指令集或现有指令集是现阶段亟待解决的一个问题。

在领域中，为了不断的提升数字信号处理器的使用范围，需要不断的增加新的指令集，进而实现新功能。这些新增的指令集以及原有的指令集都需要在数字信号处理器测试和调试的时候快速进行指令集的测试和调试，尤其是在设计到多核内核测试时，于是本申请提出了一种指令测试和调试方法，用于降低芯片的测试时间，减少芯片的测试成本。

请参照图1，本申请的一个实施例提供了一种指令测试和调试方法，用于多核数字信号处理器，指令测试和调试方法包括如下步骤S100和S200：

步骤S100、当接收测试使能信号，进入测试模式并执行第一流程；当进入测试模式后，接收调试使能信号，进入调试模式并执行第二流程。

在本申请的一些实施例中，本实施例的数字信号处理器具有多个内核，如：具有若干个定点内核或者若干浮点内核。

数字信号处理器在上电完成，且退出上电复位模式后，可通过其GPIO(General-purpose input/output)管脚输入测试使能信号，使得数字信号处理器执行步骤S200中的第一流程(这里称为测试模式)。当数字信号处理器处于测试模式时，可通过其GPIO管脚向数字信号处理器输入调试使能信号，使得数字信号处理器执行步骤S200中的第二流程(这里称为调试模式)。本申请将第一流程和第二流程和称之为本申请的指令适配过程。

如图2所示，在本申请一些实施例中，在接收测试使能信号时，本方法还包括如下步骤S301和S302：

步骤S301、接收测试模式进入密码指令。

步骤S302、当密码指令核对成功后，进入测试模式。

向数字信号处理器发出测试使能信号的同时，还基于管脚输入测试模式进入密码指令，只有当密码指令核对成功后，数字信号处理器才进入第一流程。这里设置密码的作用是为了防止未拥有密码的用户对数字信号处理器进行处理。另外，本方法主要是作用于数字信号处理器的原厂测试和调试，发出密码能防止使用者来测试和调试。

步骤S200、第一流程包括：通过总线从本地存储器中调用测试指令，并启动多个内核中的至少一个内核作为测试内核，以使测试内核通过测试内核内置的流水线运行测试指令，得到测试指令在流水线上不同阶段的第一运行状态；将第一运行状态与预先测试的测试指令在不同阶段的第二运行状态进行比对，得到测试内核对测试指令的测试结果。第二流程包括：通过总线从本地存储器中调用若干待调试指令，并启动多个内核中的至少一个内核作为调试内核，以使调试内核运行若干待调试指令，得到若干待调试指令的调试结果。

以下介绍第一流程：数字信号处理器在进入测试模式后，先启动测试内核。这里可以将任意一或多个内核作为测试内核。然后由测试内核通过总线从数字信号处理器内置存储器调用的待测试指令并运行。待测试指令是预先输入至数字信号处理器中的存储器中的指令，其可以是单独一条的指令，也可以是多条指令。测试内核通过内置流水线运行待测试指令，将会得到待测试指令在流水线上不同阶段的第一运行状态，这里的第一运行状态包括指令在各个阶段(获取、译码和执行等)上的运行状态(其中，不同阶段都会将指令分解为32位的2进制数据)。数字信号处理器还会从存储器中调用待测试指令预先测试过的一次第二运行状态(标准结果)，将第一运行状态和第二运行状态进行对比就能得知指令运行出错的状态，从而快速定位内核执行指令时出错的具体电路结构，快速的进行指令分析和确认。

如图3所示，在本申请的一些实施例中，将第一运行状态和第二运行状态进行比对，包括步骤S401至S403：

步骤S401、根据待测试指令的指令标志位，从本地存储器中的指令查找表中查找待测试指令在不同阶段的第二运行状态。

步骤S402、将第二运行状态和第一运行状态分别输入至比较器中。

步骤S403、通过比较器对第二运行状态和第一运行状态进行指令数据位异或比对。

如图4所示，存储器内设置一个指令查找表，该表中记载有待测试指令的指令标志位和指令数据位，通过标志位就能从指令查找表中找到该指令在运行过程中的第二运行状态(其状态是通过数据位表示)。然后将第二运行状态和第一运行状态分别输入至比较器，由比较器快速比对来测试指令在获取、译码和执行阶段的数值是否正确。

在本申请的一些实施例中，当通过多个测试内核测试一个待测试指令时，使得其中一个测试内核通过内置的流水线运行待测试指令，得到待测试指令在流水线上不同阶段的第一运行状态，并将不同阶段的第一运行状态存储于本地的寄存器中，另外的其中一个测试内核从寄存器中提取第一运行状态，并将第一运行状态与第二运行状态进行比对。

在本申请的一些实施例中，当通过多个测试内核测试多个待测试指令时，通过每一个测试内核运行对应一条待测试指令，得到对应一条待测试指令在流水线上不同阶段的第一运行状态并存储于本地的寄存器中；使任意一个测试内核从寄存器中提取每一条待测试指令的第一运行状态，并将每一个第一运行状态与对应一个第二运行状态进行比对。

当两个相同的内核测试同一待测试指令时，由于内核结构完全相同。故执行相同指令得出数据应该完全一致，故可以通过一个内核加载指令进行待测试指令的全阶段测试，而另外一个内核则只需要对比该指令完成执行完的执行数据对比测试。

当两个相同的内核分别测试对应一条待测试指令时，进行指令交叉验证，同时将两条待测试指令的获取、译码、执行的数据写入内核内置的寄存器中，再由测试内核快速查找比对，可减少大量测试的时间。

以下介绍第二流程：

数字信号处理器从存储器中调用若干条待调试指令，待调试指令是新增的指令，预先存储于存储器中。数字信号处理器启动多个内核中的至少一个内核作为调试内核，通过总线调用待调试指令，通过调试内核运行指令，得到指令的调试结果。

参照图5，当若干待调试指令的数量为多条时，调试内核运行若干待调试指令，得到若干待调试指令的调试结果，包括步骤S501至S502：

步骤S501、将多条待调试指令形成待调试程序，将待调试程序存储于本地存储器中。

步骤S502、通过总线从本地存储器中调用待调试程序并运行，得到待调试程序在流水线上不同阶段的调试结果。

参照图6，在本申请一实施例中，第二流程还有包括如下步骤S601和S602：

步骤S601、连接测试机。

步骤S602、通过测试机从本地存储器中加载待调试指令并运行，得到待调试指令的调试结果。

将多核数字信号处理器连接测试机，基于测试机进行指令的测试。

本方法实现了对多核数字信号处理器的指令进行单步测试和交叉调试。在测试模式下，可设置任意的内核作为测试内核，通过测试内核加载存储器中内置的测试程序进行指令的全阶段的详细测试，能快速定位指令执行时出错的状态，提高测试覆盖率，而且无需在测试时进行测试机台测试程序的编写，也不需要通过外接加载，减少的测试成本和测试时间；在调试模式下，可直观获取单指令全阶段获取调试指令状态，实现单条指令的调试，同时也可以多条指令形成程序进行调试，提高调试覆盖率。本方法极大的提高多核数字信号处理器内核指令的测试和调试能力，降低后续测试程序开发的难度，提高了测试覆盖率，有利于多核数字信号处理器在使用过程中对指令的分析和判断。

为了便于理解，以下提供一种多核数字信号处理器的测试和调试方法，本方法所选用的多核数字信号处理器为湖南进芯设计的一款多核数字信号处理器，其结构如图7示，该数字信号处理器具有两个定点内核和两个浮点内核，其设计都是基于哈弗总线构架，内核支持16位和32位指令模式，其执行DSP的32位指令集，其通过32位的数据总线、32位的地址总线和32位的指令总线获取数据及指令，其在正常工作状态时，其指令执行状态为内核内置流水线获取数据，在内核获取指令后进行指令的获取、译码、执行和存储，内核只有在执行阶段才执行指令的执行结果，执行指令集指令，如果在指令集出现问题则只能看到执行阶段出错的结果，无法快速的确认其出错阶段从而进行指令集的快速分析测试。如图9示，本方法包括如下步骤：

步骤S201、当多核数字信号处理器上电完成且退出上电复位模式后，向多核数字信号处理器两个GPIO管脚分别输入：测试使能信号和一组串行的32位的测试模式进入密码指令。同时多核数字信号处理器在128个时钟周期窗口内获取该测试使能信号后，多核数字信号处理器进入测试模式，执行步骤S202；当多核数字信号处理器测试模式后，向多核数字信号处理器GPIO管脚输入：调试使能信号，多核数字信号处理器进入调试模式，执行步骤S203。

步骤S202、多核数字信号处理器启动测试内核和待测试指令，通过测试内核对待测试指令进行测试，得到全阶段的第一运行状态，将第一运行状态输入比较器中，将待测试指令预先测试一次得到的第二运行状态输入至比较器中，通过比较器对比第一运行状态和第二运行状态之间的异或关系，得到测试结果。

参照图8，测试内核为两个浮点内核和两个定点内核中的至少一个，测试内核快速通过数据总线加载调用待测试指令，并执行，得到该条指令在获取、译码和执行阶段的第一运行状态，将该状态存储于本地寄存器(测试专用的)中；

测试内核可以基于查找表快速的通过指令的标志码识别指令的类型，快速的适配该条指令在获取、译码和执行阶段的第二运行状态，从寄存器提取第一运行状态；将第一运行状态和第二运行状态输入至比较器中进行异或比对，分析其指令执行的状态，通过比对指令的不同阶段的执行状态(不同阶段都会将指令分解为32位的2进制数据)，快速定位指令执行时出错的状态，从而快速定位内核执行指令时出错的具体电路结构，快速的进行指令集的分析和确认。

本申请的测试模式下支持两个浮点内核、两个定点内核同时进行指令集运行测试，不同内核将执行指令不同阶段的数据存储到寄存器(测试专用)中，测试内核通过测试执行指令和指令标志位确定指令的类型，通过寄存器中的指令执行数据进行不同内核执行指令状态的快速比对测试。

步骤S203、不启动测试内核，将多核数字信号处理器连接测试机进行调试，测试机运行加载一条或多条待调试指令，指令的执行结果输出到边界扫描寄存器，通过边界扫描结果读取指令调试结果，判断指令调试情况。另外也可由至少一个内核作为调试内核，通过数据总线运行加载一条或多条待调试指令，将指令的执行结果输出到寄存器中(调试专用)，得到指令的调试结果。

本方法实现了对多核数字信号处理器的指令进行单步测试和交叉调试。在测试模式下，可设置任意的内核作为测试内核，通过测试内核加载存储器中内置的测试程序进行指令的全阶段的详细测试，能快速定位指令执行时出错的状态，提高测试覆盖率，而且无需在测试时进行测试机台测试程序的编写，也不需要通过外接加载，减少的测试成本和测试时间；在调试模式下，可直观获取单指令全阶段获取调试指令状态，实现单条指令的调试，同时也可以多条指令形成程序进行调试，提高调试覆盖率。本方法极大的提高多核数字信号处理器内核指令的测试和调试能力，降低后续测试程序开发的难度，提高了测试覆盖率，有利于多核数字信号处理器在使用过程中对指令的分析和判断。

以上是对本申请实施例的较佳实施进行了具体说明，但本申请实施例并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请实施例精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请实施例权利要求所限定的范围内。