Устройство для кодирования и декодирования дискретной информации

1П5 Изобретение относится к вычислительной технике и технике связки и можат быть использовано в системах передачи дискретной информации. Известно устройство для кодирования и декодиррвания сигналов в системах передачи цифрових данных, содержащее в передающей части входной регистр , блок сравнения посьшок, кодер и хронизатор, а в приемной части формирователь импульсов, блок определения временного положения, декодер и формирователь тактовых импульсов Ц Недостатком известного устройства является затрата дополнительного времени на передачу избыточных элементов кода, позволяющих обнаруживать ошибки, т.е. ухудшение пропускной способности. Наиболее близким к изобретению является устройство для кодирования и декодирования дискретной информации, содержащее в передающей преобразователь кода, состоящий из шифраторов , распределителд-накопителя и блока кодирования, входы которого соед1шены с входами устройства, а выходы подключены к соответствующим входам преобразователя кода, выходы которого соединены с соответствующими информационными входами распредели .теля-накопителя, тактЬвьш вход которого соединен с тактовой шиной, а выход подключен к выходу передающей части, а также генератор эталонного кода, блоки сумматоров по модулю два синхронизатор и блок считывания, а в приемной части дешифратор, а также генератор эталонного кода , блоки сумматоров по модулю два, cинxpoн rзaтop корректоры, инверторы, элементы задержки , элементы И и ИЛИ 2 . Однако для данного устройства ха рактерно недостаточно эффективное использование канала связи вследствие того, что дополнительные символы, поз воляющие обнаружить ошибку при передаче , следуют за информационными символами во время перэдачи кодового сло ва, снижая тем самым пропускную способность канала при заданных потерях достоверности. Цель изобретения - снижение потерь пропускной способности. Поставленная цель достигается тем что в устройство для кодирования и декодирования дискретной информации, содержащее в передающей части преобра 6 2 зователь кода, состоящий из двух шифраторов , распределитель-накопитель и блок кодироваЯия входы которого соединены с входами устройства, а выходьт подключены к соответствующим входаг- шифраторов преобразователя кода, выходы которых соединены с соответствующими информационными входами распределителя-накопителя , тактовый вход которого соединен с первой тактовой шиной , а выход подключен к выходу пере дающей части, ав приемной части дешифратор , введены в передающую часть.- решающий блок, входы которого подключены к выходам соответствующих шифраторов преобразователя кода, а выходы - к дополнительным входам распределителя-накопителя , а в приемную часть - блок обнаружения ошибок, выходной регистр сдвига и распределитель-накопитель , информационньй и тактовьй входы которого подключены соответственно к входу приемной час ти и первой тактовой шине, а вьтходы соединены с соответствующими входами дешифратора, первые, выходы которого подключены к соответствующим входам выходного регистра сдвига, а вторые выходы - к входам блока обнаружения ошибки, вькод которого соединен с шиной индикации .ошибкр, тактовый вход выходного регистра сдвига подключен к второй тактовой шине, а выход соединен с выходом устройства. На фиг. I показана блок-схёмй передающей части; на фиг, 2 - блоксхема приемной части;.иа фиг, 3 диаграммы , поясняющие работу устройства . Передающая, часть (фиг. О содержит блок I кодирования, преобразовател .ъ 2 кода, состоящий из первого и второго шифраторов 3 и 4, решающий блок 5, р.аспределитель-накопитель 6, тактовый вход которого подключен к первой тактовой шине 7, Входы блока 1 кодирования подключены ко входам устройства, а выходы - к соответствукмцим входам шифраторов 3 и 4 в преобразователе 2 кода. Выходы первого и второго шифраторов 3 и 4 соединены соответственно с первыми и вторыми входами решающего блока 5, Выходы шифраторов 3 и 4 и выходы блока 5 подключены к соответствующим информацрюнным входам распределителянакопителя 6, выход которого подключен к выходу передающей части. 3 1.1 Приемная часть (фиг. 2) содержит распределитель-накопитель 8, информационные н тактовый входы которого соединены со входом приемной части 1 первой тактовой шиной, а. выходы подключены к соответствующим входам дешифратора 9, первые выходы которого соединены со входами выходного регистра 10 сдвига, а вторые выходы подключены ко входам блока 11 об наружения ошибки. Вторая тактовая шина 12 подключена к тактовому входу регистра 10, его выход соединен с выходом устройства. Выход блока 11 подключен к шине 13 индикации 1 ошибки. Блок 1 кодирования служит для представления исходного пятиэлементного кода МТКг2 в виде многоразрядного (например, трвдцатидвухразрядного) J числа. В преобразователе 2 кода с помощью шифраторов 3 и 4 импульсы и пауузы мезкду ними модулируют по длительности и получают таким образом двухвалентньй м 1огопозиционньй код, в ко-2 тором информация заложена во временномположении передних и задних информационньк .фронтов. Первый шифратор 3 формирует первый из двух элементов 1664 многопозиционного кода, второй шифратор 4 второй элемент (i). Дпя обнаружения ошибок в каждую двухэлементную кодовую комбинацию вводится с решающего блока 5 третий эле ° местоположение вы,бирается из условия А{Х,- + Ajxj + Ajj.x,j OCracd Л,) (1) гдеАр. А:, Ац, А, - коэффициенты, оп ределяемые параметрами помех в канале и допустимой вероятностью пропуска ошибки кодового . символа на приеме; - значения элементов i, j и k в кодовой комбинации . В таблице представлен один из вариантов построения трехэлементного многопозиционного кода, rge каждый элемент может принимать шесть значений .