СИСТЕМА И СПОСОБ ТЕСТИРОВАНИЯ И КОНФИГУРИРОВАНИЯ FPGA

Группа изобретений относится к программируемым логическим устройствам. Техническим результатом является уменьшение пространства кристалла, выделенного для адресации ячеек запоминающих устройств, улучшение тестирования. Программируемая пользователем вентильная матрица (FPGA), выполненная с возможностью реализации логической функции, при этом FPGA содержит множество аппаратных поисковых таблиц (LUT), причем линии выбора или выходы каждой LUT программируемым образом взаимно подключаются к линиям выбора или выходам другой LUT посредством множества программируемых переключателей, множество триггеров в конфигурации сдвигового регистра, при этом каждая LUT имеет по меньшей мере один вход, соединенный с выходом соответствующего триггера, и каждый программируемый переключатель соединен с выходом дополнительного соответствующего триггера; причем FPGA выполнена с возможностью работы в первом режиме, в котором сдвиговый регистр загружается заранее определенными тестовыми значениями, и во втором режиме ...

СИСТЕМА И СПОСОБ ТЕСТИРОВАНИЯ И КОНФИГУРИРОВАНИЯ FPGA