Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год
Применить Всего найдено 4. Отображено 4.
20-02-2019 дата публикации

반도체 패키지 및 그 제조방법

Номер: KR1020190017266A
Автор: 석경림, 이석현
Принадлежит:

... 본 발명은 반도체 패키지 및 그 제조 방법이 제공된다. 반도체 패키지는 제1 절연 패턴, 제1 절연층, 및 재배선 패턴을 포함하는 재배선층; 및 상기 재배선층 상에 배치되고, 칩 패드를 갖는 반도체칩을 포함할 수 있다. 상기 제1 절연 패턴은 폴리머 및 제1 무기 필러를 포함할 수 있다. 상기 제1 절연층은 상기 제1 절연 패턴 상에 제공될 수 있다. 상기 재배선 패턴은 상기 제1 절연 패턴 및 상기 제1 절연층을 관통하며, 상기 칩 패드와 접속할 수 있다.

Подробнее
Номер записи: 1
01-02-2019 дата публикации

반도체 패키지 및 이의 제조 방법

Номер: KR1020190011125A
Автор: 김종윤, 이석현, 민윤지, 석경림, 이석원
Принадлежит:

... 본 발명의 기술적 사상에 따른 반도체 패키지는, 반도체 칩, 반도체 칩의 측면을 감싸는 몰딩부, 반도체 칩의 아래에 반도체 칩과 연결되고 반도체 칩에서 수직 방향으로 멀어질수록 폭이 좁아지는 컨택 플러그를 가지는 패시베이션, 및 패시베이션의 아래에 반도체 칩과 외부 접속 단자를 전기적으로 연결하는 재배선부를 포함하되, 재배선부는 상부에 컨택 플러그와 연결되는 상부 패드 및 상부 패드와 동일한 레벨에 위치하는 미세 패턴, 몸체부에 재배선 및 반도체 칩에서 수직 방향으로 멀어질수록 폭이 넓어지는 비아 플러그, 및 하부에 외부 접속 단자와 연결되고 외부로 노출되는 하부 패드를 포함한다.

Подробнее
Номер записи: 2
12-02-2019 дата публикации

반도체 패키지의 제조 방법

Номер: KR1020190014271A
Автор: 민윤지, 이석현, 김종윤, 석경림, 이석원
Принадлежит:

... 본 발명은 반도체 패키지의 제조 방법에 관한 것이다. 제1 개구를 포함하는 예비 제1 절연 층을 형성하는 것; 상기 예비 제1 절연 층을 경화하여, 제1 절연 층을 형성하는 것; 상기 제1 절연 층 상에, 상기 제1 개구를 채우는 예비 제2 절연 층을 형성하는 것; 상기 예비 제2 절연 층에 상기 제1 개구와 중첩되는 제2 개구를 형성하는 것, 상기 제2 개구를 형성하는 동안 상기 제1 개구의 측벽이 노출되고; 상기 제2 개구가 형성된 상기 예비 제2 절연 층을 경화하여, 제2 절연 층을 형성하는 것; 상기 제1 개구의 측벽과 상기 제2 개구의 측벽을 따라서 배리어 금속 층을 형성하는 것; 상기 배리어 금속 층 상에 재배선 도전 패턴을 형성하는 것; 및 평탄화 공정을 수행하여 상기 제2 절연 층을 노출하는 것을 포함할 수 있다.

Подробнее
Номер записи: 3
24-12-2018 дата публикации

SEMICONDUCTOR PACKAGE AND METHOD OF FABRICATING SAME

Номер: KR1020180136371A
Автор: SUK KYOUNG LIM, RYU SEUNG KWAN, LEE SEOKHYUN
Принадлежит:

The present invention provides a semiconductor package with improved reliability and durability and a method of fabricating the same. The method of fabricating the semiconductor package may comprise: preparing a semiconductor device including a chip pad and a protective pattern exposing the chip pad; forming a capping pattern on the chip pad to cover the chip pad; and forming a redistribution layer on the capping pattern. The redistribution layer formation may include: forming a first insulation pattern on the capping pattern and the protective pattern; performing an exposure and development process on the first insulation pattern to form a first opening exposing the capping pattern in the first insulation pattern; and forming a redistribution pattern in the first opening. COPYRIGHT KIPO 2019 ...

Подробнее
Номер записи: 4