Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год
Применить Всего найдено 25. Отображено 25.
27-07-2016 дата публикации

플래시 메모리 장치의 로컬 셀프 부스팅 방법 및 그것을 이용한 프로그램 방법

Номер: KR0101642932B1
Автор: 조병규, 설광수, 허성회, 최정달
Принадлежит: 삼성전자주식회사

... 여기에는 워드 라인들에 각각 연결된 메모리 셀들을 갖는 적어도 하나의 스트링을 포함하는 플래시 메모리 장치의 로컬 셀프 부스팅 방법이 제공되며, 로컬 셀프 부스팅 방법은 상기 스트링의 채널에 전위 웰을 형성하고, 상기 메모리 셀들 중 선택된 메모리 셀의 채널의 양측에 위치하도록 상기 전위 웰에 전위 장벽들을 형성하는 것을 포함하되, 상기 선택된 메모리 셀의 채널은 상기 전위 장벽들에 의해서 국부적으로 제한되고 상기 선택된 메모리 셀에 프로그램 전압이 인가될 때 부스팅된다.

Подробнее
Номер записи: 1
07-04-2016 дата публикации

NON-VOLATILE MEMORY DEVICES INCLUDING VERTICAL NAND CHANNELS

Номер: KR0101609793B1
Автор: 설광수, 김석필, 박윤동
Принадлежит: 삼성전자주식회사

... 비휘발성 메모리 장치는 단일의 상부 선택 게이트 라인 또는 단일의 하부 선택 게이트 라인과 전기적으로 결합하는 복수 개의 바로 인접하여 오프셋되는 수직 낸드 채널들을 포함할 수 있다.

Подробнее
Номер записи: 2
07-12-2016 дата публикации

SEMICONDUCTOR DEVICE

Номер: KR1020160139119A
Автор: KIM, NAM BIN, KANG, DAE WOONG, KIM, DAE SIN, SEOL, KWNAG SOO, SON, HO MIN, LEE, CHANG SUB, LIM, SEUNG HYUN, HUR, SUNG HOI
Принадлежит:

The present invention relates to a semiconductor device. Provided is the semiconductor device which includes a substrate, gate electrodes which are vertically laminated on the substrate, insulation patterns which are located between the gate electrodes, an active pillar which is electrically connected to the substrate by penetrating through the gate electrodes and the insulation patterns, and an information storage pattern which is interposed between the gate electrodes and the active pillar and between the insulation patterns and the active pillar. The gate electrodes include edge portions which are extended between the information storage pattern and the insulation patterns. Accordingly, the present invention can improve the reliability of the semiconductor device. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 3
28-03-2018 дата публикации

METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Номер: KR1020180031290A
Автор: LEE, YOUNG HO, SEOL, KWANG SOO
Принадлежит:

Provided is a method for manufacturing a semiconductor device including optical lithography. The method for manufacturing a semiconductor device including optical lithography is as follows. A hard mask film is provided on a film to be etched on which a first area and a second area are defined. A stepped reflection preventing film having a first vertical thickness on the first area and a second vertical thickness on the second area is provided on the hard mask film, wherein the second vertical thickness is larger than the first vertical thickness. A photoresist pattern exposing a part of an upper surface of the reflection preventing film on the second area is provided on the stepped reflection preventing film. A reflection preventing pattern stepped by etching the stepped reflection preventing film on the second area in an anisotropic manner using the photoresist pattern as an etching mask is provided. A hard mask pattern is formed by etching the hard mask film on the second area in an anisotropic ...

Подробнее
Номер записи: 4
27-09-2016 дата публикации

수직형 반도체 소자의 제조 방법

Номер: KR0101660262B1
Автор: 유병관, 설광수, 박영우, 임진수
Принадлежит: 삼성전자주식회사

... 수직형 반도체 소자의 제조 방법으로, 기판 상에 희생막 및 층간 절연막이 반복 적층되고 기판을 노출하는 개구부들이 생성된 몰드막 패턴을 형성한다. 상기 개구부들 측벽에 노출된 희생막을 산화시켜 블록킹 유전막을 형성한다. 상기 개구부 내측벽의 블록킹 유전막 및 층간 절연막 표면상에 전하 저장막, 터널 절연막 및 반도체 패턴을 순차적으로 형성한다. 상기 층간 절연막 패턴들의 사이에 그루부들이 생성되도록 상기 희생막 패턴들을 제거한다. 또한, 상기 그루부 내부에 각각 콘트롤 게이트 전극을 형성한다. 상기 수직형 반도체 소자는 고집적도를 갖는다.

Подробнее
Номер записи: 5
09-05-2018 дата публикации

3차원 반도체 기억 소자 및 그 제조 방법

Номер: KR0101855324B1
Автор: 윤장근, 설광수, 박영우
Принадлежит: 삼성전자주식회사

... 3차원 반도체 기억 소자 및 그 제조 방법을 제공한다. 이 소자는, 기판 상에 교대로 그리고 반복적으로 적층된 전극들 및 절연 패턴들을 포함하고 일 방향으로 연장된 전극 구조체 및 전극 구조체를 관통하는 수직형 활성 패턴들을 포함한다. 전극 구조체의 전극들 중에서 적어도 최상위 전극은, 일 방향을 따라 배열된 복수의 세그먼트들(segments)로 분할된다. 최상위 전극의 분할된 세그먼트들은 전기적으로 접속된다.

Подробнее
Номер записи: 6
01-11-2017 дата публикации

비휘발성 메모리 장치 및 그 형성 방법

Номер: KR0101792778B1
Автор: 손병근, 이창현, 이재구, 설광수, 유병관
Принадлежит: 삼성전자주식회사

... 본 발명은 3차원 구조의 수직형 비휘발성 메모리 장치 및 이의 제조 방법이 제공한다. 이 비휘발성 메모리 장치에서는, 활성 기둥에 인접한 게이트 패턴들의 모서리가 둥글게 형성되므로, 전기장(electric field)이 상기 게이트 패턴의 모서리에 집중되는 것을 방지할 수 있다. 이로써 게이트 절연막의 신뢰성이 증대되며, 소거 동작시 발생될 수 있는 문제점인 백 터널링(back tunneling)을 감소시킬 수 있다. 이로써 신뢰성이 향상된 비휘발성 메모리 장치를 구현할 수 있다.

Подробнее
Номер записи: 7
19-10-2015 дата публикации

Nonvolatile memory device and method for operating the same

Номер: KR0101558851B1
Автор: 설광수, 박윤동, 김석필
Принадлежит: 삼성전자주식회사

... 3차원 구조의 비휘발성 메모리 장치 및 그 동작 방법이 제공된다. 비휘발성 메모리 장치는 반도체 기판 상에 적층된 L 개의 셀 어레이 층들, 각각의 셀 어레이 층에 복수 개가 배치되며, 스트링 및 접지 선택 트랜지스터와, 스트링 및 접지 선택 트랜지스터들 사이의 복수 개의 메모리 셀들이 직렬 연결된 스트링들, 동일한 셀 어레이 층에 배치된 복수 개의 스트링들의 일측에 공통으로 연결되며, 셀 어레이 층들 각각에 배치된 L 개의 공통 소오스 라인, 서로 다른 셀 어레이 층들에 배치된 복수 개의 스트링들의 타측에 공통으로 연결된 M 개의 비트 라인들 및 서로 다른 셀 어레이 층들에 배치된 메모리 셀들과 연결된 N 개의 워드 라인들을 포함한다.

Подробнее
Номер записи: 8
19-10-2015 дата публикации

FLASH MEMORY DEVICE AND PROGRAM AND CHANNEL PRE-CHARGE METHODS THEREOF

Номер: KR0101561270B1
Автор: 조병규, 설광수, 허성회, 최정달
Принадлежит: 삼성전자주식회사

... 여기에는 선택 트랜지스터들을 통해 비트 라인들에 각각 연결되고, 워드 라인들에 각각 연결된 메모리 셀들로 각각 구성된 스트링들을 포함하는 플래시 메모리 장치의 채널 프리챠지 방법이 제공되며, 채널 프리챠지 방법은 제 1 워드 라인 바이어스 조건에 따라 상기 스트링들의 채널들을 프리챠지하고, 상기 제 1 워드 라인 바이어스 조건과 다른 제 2 워드 라인 바이어스 조건에 따라 상기 스트링들의 채널들을 프리챠지하는 것을 포함한다.

Подробнее
Номер записи: 9
11-08-2016 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020160095281A
Автор: LEE, HYUN WOOK, KANG, DAE WOONG, KIM, DAE SIN, SEOL, KWNAG SOO, SON, HO MIN, LIM, SEUNG HYUN
Принадлежит:

The present invention relates to a semiconductor device and a manufacturing method thereof. The semiconductor device comprises: a lamination structure which includes lamination patterns which are vertically laminated on a substrate, and gate patterns which are interposed among the insulation patterns; an active column which penetrates the lamination structure, and is electronically connected to the substrate; and an electric charge storing film which is interposed between the lamination structure and the active column. The electric charge storing film comprises: first areas which are positioned between the active column and the gate patterns; second areas which are positioned between the active column and the insulation patterns; and third areas which connect the first areas and the second areas. The third areas include a round shaped inner side and a part having thickness which is thinner than the first areas. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 10
01-09-2015 дата публикации

VARIABLE RESISTIVE MEMORY AND MEMORY SYSTEM INCLUDING THE SAME

Номер: KR0101548675B1
Автор: 설광수, 박윤동, 김덕기
Принадлежит: 삼성전자주식회사

... 본 발명은 가변저항 메모리에 관한 것이다. 본 발명의 가변저항 메모리 어레이는 적어도 하나의 가변저항 메모리 셀들을 포함한다. 각각의 가변저항 메모리 셀은 제 1 타입의 웰, 그리고 웰 상의 셀 구조물을 포함한다. 셀 구조물은 셀 구조물은 제 1 타입과 상이한 제 2 타입의 구조물, 그리고 구조물 상의 가변저항막을 포함한다.

Подробнее
Номер записи: 11
02-07-2015 дата публикации

Semiconductor Device

Номер: KR0101533447B1
Автор: 파이루신알버트, 설광수, 이재덕
Принадлежит: 삼성전자주식회사

... 반도체 소자가 제공된다. 반도체 소자는 전하 저장 패턴을 덮되, 전하 저장 패턴의 모서리 영역을 덮는 블로킹막의 부분의 두께가 나머지 부분의 두께보다 두꺼워, 전하 저장 패턴의 모서리 영역에 전계가 집중되는 것이 완화될 수 있다.

Подробнее
Номер записи: 12
14-06-2016 дата публикации

CHARGE RECYCLING MEMORY SYSTEM AND THE METHOD OF CHARGE RECYCLE THEREOF

Номер: KR0101625380B1
Автор: 설광수, 최정달, 허성회
Принадлежит: 삼성전자주식회사

... 본 발명은 메모리 장치들의 비트 라인에서 디스차지되는 전하를 회수하여 재활용할 수 있는 메모리 장치 및 그것을 사용하는 메모리 시스템에 관한 것이다. 본 발명에 따른 메모리 시스템은 비트 라인의 디스차지 전하를 메모리 장치 외부로 방출할 수 있는 메모리 장치들, 상기 비트 라인의 디스차지 전하를 충전하고 및 충전된 전하를 제공할 수 있는 전하 재활용기, 및 상기 메모리 메모리 장치들과 상기 전하 재활용기를 연결하는 전하 재활용 라인들을 포함한다. 상기 메모리 장치들은 상기 비트 라인의 디스차지 전하를 상기 전하 재활용 라인에 선택적으로 방출하고, 상기 전하 재활용기는 상기 전하 재활용 라인을 통해 회수된 전하들을 충전하여 재활용 전원으로 제공할 수 있기 때문에 상기 메모리 시스템의 전력 소모를 줄일 수 있다.

Подробнее
Номер записи: 13
09-07-2018 дата публикации

THREE-DIMENSIONAL SEMICONDUCTOR DEVICE

Номер: KR1020180078203A
Автор: LEE, JAE GOO, YOU, BYUNG KWAN, PARK, YOUNG WOO, SEOL, KWNAG SOO
Принадлежит:

Provided is a three-dimensional semiconductor device capable of improving reliability and electrical characteristics. The three-dimensional semiconductor device includes a first structure including first insulating films and first gate patterns alternately and repeatedly stacked on a substrate; a first active pattern passing through the first structure to make contact with the substrate; a second structure including second insulating films and second gate patterns alternately and repeatedly stacked on the first structure; and a second active pattern passing through the second structure to make contact with the first active pattern, wherein the top width of the first active pattern is greater than the bottom width of the second active pattern. COPYRIGHT KIPO 2018 ...

Подробнее
Номер записи: 14
16-05-2017 дата публикации

3차원 반도체 장치

Номер: KR0101735810B1
Автор: 장성일, 박영우, 설광수
Принадлежит: 삼성전자주식회사

... 3차원 반도체 장치가 제공된다. 이 장치는 기판 상에 적층된 도전 패턴들을 구비하는 전극 구조체를 구비하고, 상기 도전 패턴들에 인접하는 채널 영역들 및 상기 채널 영역들 사이의 수직 인접 영역들을 포함하면서, 상기 전극 구조체를 관통하는 반도체 패턴을 구비하고, 상기 반도체 패턴의 외측벽으로부터 돌출되고 상기 반도체 패턴과 상기 기판을 연결하는 반도체 연결층(semiconductor connecting layer)을 구비한다.

Подробнее
Номер записи: 15
25-08-2016 дата публикации

NONVOLATILE MEMORY DEVICE INCLUDING CHARGE STORAGE LAYERS

Номер: KR1020160101294A
Автор: JUNG, JAE HUN, XIA ZHILIANG, KANG, DAE WOONG, KIM, DAE SIN, SEOL, KWNAG SOO, SON, HO MIN, LIM, SEUNG HYUN
Принадлежит:

A nonvolatile memory device comprises: gate electrodes stacked on a substrate; a semiconductor pattern connected to the substrate through the gate electrodes; and charge storage layers disposed between the semiconductor pattern and the gate electrodes. The charge storage layers includes a first charge storage layer interposed between the semiconductor pattern and the gate electrodes, and having a first energy band gap; a second charge storage layer interposed between the first charge storage layer and the semiconductor pattern, and having a second energy band gap; and a third charge storage layer interposed between the first charge storage layer and the gate electrodes, and having a third energy band gap. The first energy band gap is smaller than the second and third energy band gaps. The thickness of the first charge storage layer is greater than that of the second and third charge storage layers. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 16
29-05-2015 дата публикации

MEMORY DEVICE

Номер: KR1020150059114A
Автор: SEOL, KWNAG SOO, KANG, JIN TAE, CHO, SEONG SOON
Принадлежит:

A memory device is provided. The memory device comprises: first to third selection lines extended in the first direction, and sequentially arranged in the second direction crossing the first direction; first to third perpendicular columns coupled to each of the selection lines, and sequentially arranged in the second direction; a first auxiliary wire connecting the third perpendicular column coupled to the first selection line and the first perpendicular column coupled to the second selection line; a second auxiliary wire connecting the third perpendicular column coupled to the second selection line and the first perpendicular column coupled to the third selection line; and a bit line connected to the auxiliary wires and extended in the second direction. COPYRIGHT KIPO 2015 ...

Подробнее
Номер записи: 17
25-07-2017 дата публикации

3차원 반도체 장치의 형성 방법

Номер: KR0101761366B1
Автор: 이재구, 유병관, 박영우, 설광수
Принадлежит: 삼성전자주식회사

... 3차원 반도체 장치의 형성 방법이 제공된다. 이 3차원 반도체 장치의 형성 방법은 제1 적층 구조체 내에 형성된 제1 개구부의 측벽 상에 제1 스페이서를 형성하고, 제1 개구부를 채우는 희생 충전 패턴을 형성하고, 제1 적층 구조체 상에 희생 충전 패턴을 노출시키는 제2 개구부를 포함하는 제2 적층 구조체를 형성하고, 제2 개구부의 측벽 상에 제2 스페이서를 형성하고, 희생 충전 패턴을 제거한 후, 제1 스페이서 및 제2 스페이서를 제거하는 것을 포함한다.

Подробнее
Номер записи: 18
30-10-2018 дата публикации

3차원 반도체 장치

Номер: KR0101912689B1
Автор: 이재구, 유병관, 박영우, 설광수
Принадлежит: 삼성전자주식회사

... 3차원 반도체 장치가 제공된다. 3차원 반도체 장치는 기판 상에 교대로 그리고 반복적으로 적층된 제 1 절연막들 및 제 1 게이트 패턴들을 포함하는 제 1 구조체; 상기 제 1 구조체를 관통하여 상기 기판과 접촉하는 제 1 활성 패턴; 상기 제 1 구조체 상에 교대로 그리고 반복적으로 적층된 제 2 절연막들 및 제 2 게이트 패턴들을 포함하는 제 2 구조체; 및 상기 제 2 구조체를 관통하여 상기 제 1 활성 패턴과 접촉하는 제 2 활성 패턴을 포함하되, 상기 제 1 활성 패턴의 상부 폭은 상기 제 2 활성 패턴의 하부 폭보다 클 수 있다.

Подробнее
Номер записи: 19
29-08-2018 дата публикации

3차원 반도체 기억 소자

Номер: KR0101892245B1
Автор: 윤장근, 설광수, 최정달
Принадлежит: 삼성전자주식회사

... 3차원 반도체 기억 소자를 제공한다. 이 소자에 따르면, 반도체 기판 상의 게이트 구조체가 교대로 그리고 반복적으로 적층된 게이트 패턴들 및 절연 패턴들을 포함하고, 수직형 활성 패턴이 게이트 구조체를 관통한다. 게이트 유전막이 수직형 활성 패턴의 측벽 및 각 게이트 패턴 사이에 개재된다. 반도체 패턴이 게이트 구조체 상에 배치되고, 수직형 활성 패턴과 연결된다. 스트링 드레인 영역이 반도체 패턴의 일부 내에 형성되고, 수직형 활성 패턴으로부터 이격 된다.

Подробнее
Номер записи: 20
11-04-2016 дата публикации

SERVER AND METHOD PROVIDING PRODUCT RECOMMENDING SERVICE USING SOCIAL NETWORK SERVICE

Номер: KR0101610847B1
Автор: 백두권, 김정동, 서영덕, 이의종, 설광수
Принадлежит: 고려대학교 산학협력단

... 본 발명에 따른 상품 추천 서비스 제공 서버는 SNS데이터로부터 사용자의 인맥 정보를 수집하고, 상기 사용자 또는 상기 인맥 정보로부터 추출된 자가 작성한 콘텐츠 정보를 수집하는 데이터 수집부; 및 상기 사용자와 상기 추출된 자의 친밀도, 상기 콘텐츠에 언급된 특정 상품에 대한 의견 점수, 및 상기 특정 상품에 대한 상품 선호도를 산출하는 연산부를 포함하되, 상기 의견 점수는, 기설정된 긍정적인 단어, 부정적인 단어, 또는 중립적인 단어를 포함하고 있는지에 기초하여 산출되고, 상기 상품 선호도는, 상기 상품에 대한 상기 콘텐츠의 작성 시기, 상기 의견 점수, 및 상기 친밀도에 기초하여 산출된다.

Подробнее
Номер записи: 21
27-07-2015 дата публикации

NON-VOLATILE MEMORY DEVICES AND METHOD OF FORMING THE SAME

Номер: KR0101539404B1
Автор: 이재덕, 파이루신알버트, 조병규, 최정달, 허성회, 설광수, 이도현
Принадлежит: 삼성전자주식회사

... 비휘발성 기억 소자 및 그 제조 방법을 제공한다. 기판 상에 터널 절연 패턴이 제공되고, 터널 절연 패턴 상에 플로팅 게이트가 제공되고, 플로팅 게이트 상에 전하 트랩 사이트를 갖는 플로팅 게이트 캡이 제공되고, 플로팅 게이트 캡 상에 게이트 절연 패턴이 제공되고, 게이트 절연 패턴 상에 컨트롤 게이트가 제공된다.

Подробнее
Номер записи: 22
06-12-2016 дата публикации

3차원 메모리 장치 및 그것의 프로그램 방법

Номер: KR0101682662B1
Автор: 설광수
Принадлежит: 삼성전자주식회사

... 본 발명의 3차원 메모리 장치는, 복수의 워드라인 평면들이 적층된 메모리 셀 어레이, 선택된 워드라인 평면에 구비된 적어도 둘 이상의 페이지의 메모리 셀들을 동시에 프로그램하는 기입 독출 회로, 그리고 상기 기입 독출 회로의 프로그램 동작을 제어하는 제어 회로를 포함할 수 있다.

Подробнее
Номер записи: 23
14-12-2017 дата публикации

반도체 소자 및 그 제조방법

Номер: KR0101808822B1
Автор: 윤장근, 설광수, 최정달
Принадлежит: 삼성전자주식회사

... 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 계단형 기판 상에 제공된 복수개의 수직 채널들과, 상기 계단형 기판 상에 제공되며 상기 수직 채널의 연장 방향을 따라 수직 이격되고 각각 패드를 포함하는 도전막들을 포함하는 게이트 스택과, 상기 도전막들의 패드들에 접속되는 수직한 콘택들을 포함한다. 상기 게이트 스택은 계단형 패턴의 제1 도전막들과 상기 제1 도전막들 상에 적층된 L자형 패턴의 제2 도전막들을 포함하고, 상기 제1 도전막들의 패드들은 상기 제1 도전막들의 다른 부분들에 비해 상승되어 상기 제2 도전막들의 패드들과 동일 레벨을 이룰 수 있다.

Подробнее
Номер записи: 24
27-07-2017 дата публикации

METHOD FOR FORMING THREE-DIMENSIONAL SEMICONDUCTOR DEVICE

Номер: KR1020170087071A
Автор: LEE, JAE GOO, YOU, BYUNG KWAN, PARK, YOUNG WOO, SEOL, KWNAG SOO
Принадлежит:

Provided is a method for forming a three-dimensional semiconductor device. The method for forming a three-dimensional semiconductor device forms a first spacer on a side wall of a first opening portion formed inside a first laminated structure, forms a sacrifice charging pattern for filling the first opening portion, forms a second laminated structure including a second opening portion for exposing the sacrifice charging pattern to the first laminated structure, forms a second spacer on a side wall of the second opening portion, and removes the first space and the second spacer after removing the sacrifice charging pattern. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 25