密码处理器

... 一种密码处理器用以执行密码应用之运算，包括复数共同处理器(104a，104b，104c)，每一共同处理器具有一控制单元以及一算术单元，一中央处理单元(102)，用以控制该复数共同处理器(104a，104b，104c)，以及一总线(101)，用以连接每一共同处理器(104a，104b，104c)至该中央处理单元(102)。该中央处理单元(102)，该复数共同处理器(104a，104b，104c)以及该总线(101)被集积于一单一芯片(100)上。该芯片更包括一共同电源供应端(122)用以输入该复数共同处理器(104a，104b，104c)。藉由不同共同处理器之平行连接，一方面获得处理量的增加，另一方面相对于以评估密码处理器电源轮廓为基础之攻击者，增加密码处理器之安全性的改善，因为至少二共同处理器之电源轮廓被重叠。此外，本密码处理器，藉由不同共同处理器的使用，也被实施为多功能密码处理器，以便适合多重不同密码算法。 ...

密码处理器

... 一种密码处理器，包括一中央处理单元及一共同处理器，该共同处理器包括复数计算次单元以及一单一控制单元耦合至每一该复数计算次单元。一密码运算以次运算之形式被该控制单元分布于该复数计算次单元之中。该中央处理单元，该复数计算次单元以及该控制单元系集积于一单一芯片上，该芯片包括一共同提供电流存取(122)用以提供电流给该复数计算次单元以及该控制单元。由于平行的计算次单元的设计，一方面，密码处理器的处理量增加。但另一方面，可能在供应电流存取被侦测之电流轮廓是随机的，其程度达到一攻击者不再能够推断个别计算次单元中处理的数目。 ...

具有功率输入调节的数据载体

... 数据载体，特别是芯片卡，具有至少一个发送/接收天线(SP)以及一个后置的整流电路(GR)用于对至少一个电路单元(Sl，Si)准备提供供电电压(VDD，VSS)，其中将电压调节电路(RS)与电路单元(Sl，Si)的供电电压端子并联。电压调节电路(RS)有一个输出端，在其上可以量取与电压调节电路(RS)的调节信号成正比的信号。这个输出端是与可控制的节拍信号发生器(TSG)的控制输入端相连的，节拍信号发生器对至少一个电路单元(Sl，Si)准备提供节拍信号(C1)。 ...

频率调整装置

... 本发明系关于一种频率调整电路，用于一电路排列之依电流消耗而定之时脉供应。该频率调整电路具有一电流测量装置(2)用以测量该电路排列(1)之实时电流消耗，一可控制的时脉供应电路(4)可被连接至该电路排列(1)之一时脉输入(11)，以及一控制电路(3)用以基于该被测量之电流消耗而驱动该时脉供应电路(4)，该电路排列(1)中之电流消耗的增加产生该时脉供应电路之该输出(6)之时脉频率中的降低效应。此电路确保最大的允许电流消耗不被超过，但同时电路的最大功率藉由最大时脉频率而有可能。 ...

Programmable read-only memory with improved access time

CMOS device

Read-only memory and method of commanding same

模数增值方法及装置

... 于一模数增值方法中，使用计算一乘法位移值之一增值预测处理以及计算一缩减位移值之一缩减预测处理，一模数首先被转换(10)为大于该模数之一转换模数。该转换被执行使得该转换模数之一预定分数具有被一包含一第二预定值之至少一低阶位数所跟随而包含一第一预定值之一高阶位数。于使用增值预测处理及缩减预测处理之叠代消除(12)期间，转换模数被使用以便在叠代终了时获得该模数增值之一转换乘积。最后，该转换乘积使用该原始模数藉由模数缩减而被再次转换(14)。藉由依据本发明之转换，模数增值之叠代消除被简化，所以模数增值可被较快的执行。 ...

Microprocessor system with encoding

System for generating electronic signatures in absolute security

资料载体之微处理器电路及组织存取储存于内存资料之方法

... 本发明提出一用以组织存取储存于一内存之资料或程序的微处理电路，系具有至少一微处理器、一供操作系统使用的内存，以及至少一用以让个别外部程序可闲置程序设计的内存、复数个在内存中具有个别寻址空间的内存区域提供给闲置程序设计，每个地址空间系被配以一识别符(identifier)，且具有在内存区域寻址之前的个案中用以把此被个别分派至内存区域的识别符加载一第一辅助缓存器的装置，该装置亦把被寻址的内存区域的识别符加载一第二缓存器，并执行该第一与第二辅助缓存器的比较。再者，准备工作系针对一内存区域的每个地址空间而执行，以至于被派到至少一具有存取权限的位序列上，而密码指令与敏感资料系可藉其保护而免于受到来自于其它外部程序的写入存取。 ...

验证数据载体真实性的方法

... 在验证一种作为芯片卡构成的数据载体的真实性的方法中，数据载体(1)的物理特征(X)以加密的形式存储在这个数据载体中。加密形式的特征(X)传送到一个读/写终端(3)，这个终端自己测试物理特征(X)。使用一个保密的密钥(K#-[s，s])加密物理特征(X)，并且在读/写终端(3)使用一个公开密钥(K#-[s，p])解密物理特征。比较解密得到的物理特征和测量得到的物理特征，当一致时，确定真实性。因为保密的密钥(K#-[s，s])或者被保存在数据载体(1)中或者被保存在读/写终端(3)中，所以具有高度安全性。 ...

安全产生电子签名的装置

... 本发明涉及安全产生一个电子签名的设备，这个设备具有一个数据产生设备(1)、一个连接到这个设备上的显示设备(2)以及一个连接到数据产生设备(1)和显示设备(2)之间或者并联连接到显示设备(2)的数据载体读/写设备(3)。此外数据载体读/写设备(3)具有一个确认元件(4)，因此为了产生一个电子签名，数据借助于一个存储在可携带的数据载体特别是一个芯片卡中的算法和一个特定用户的密钥，从数据产生设备(1)传输到数据载体读/写设备(3)，如果用户确认确认元件(4)，那么这些数据能仅以加密的、构成电子签名的形式产生和/或者输出。 ...

Microcomputer with a memory management unit

可携式数据载体之微处理器电路

... 本发明提出一种微处理器电路，其具一控制单元、一内存以使用至少一具功能的程序以供自由规画、一堆栈以缓冲储存资料及具至少一缓存器的缓存器组，其更进一步具一辅助缓存器，其储存一些位，每一位被指定至该缓存器组的缓存器的其中之一且显示该缓存器组的个别缓存器是否包括数据项。 ...

Microprocessor system and method for operating microprocessor system

具有加密的微处理装置

... 一种微处理装置，包括一条用于在功能单元(1，2，3)之间传送数据的数据总线(4)。在总线侧，每个单元包括一个加密/解密单元(11，21，31)，这些单元由随机数发生器(6)同步地控制。这种装置能防止对经所述数据总线传送的数据的监视，从而实现相当高级别的安全性，同时只适当地增加了电路的复杂程度。 ...

Read-only memory and addressing method thereof

具有非易失性双晶体管存储单元的半导体存储器

... 本发明涉及一种具有特别是非易失性双晶体管存储单元的半导体存储器，其中的存储单元具有一个N沟道选择晶体管和一个N沟道存储晶体管，其中，设有一个具有一个传输晶体管的、同样是发明的主题的驱动电路。在发明的半导体存储器中，传输晶体管是作为P沟道传输晶体管实现的，其中，一条传输沟道引线与一条通往存储单元的行导线相连。据此，编程所需的电压可用少量的工艺费用达到。 ...

Microprocessor arrangement having encoding function

Microprocessor system and method for operating microprocessor system

Method of driving field effect transistor

Semiconductor memory with non-volatile dual transistor memory cells

Data carrier with power input control

Microcomputer with memory management unit

Method and device for automatic determination of required high voltage for programming/erasing EEPROM

Method of driving field effect transistor

Method and device for processing data

Microprocessor system with encoding

Circuit arrangement with plurality of electronic circuit components

Method for verifying the authenticity of data medium

资料媒体

... 本案是有关于一种资料媒体，其具有一非挥发电子内存(2)，系用以保持大量的资料；以及一微控制器(3)，系适合用来执行一加密操作，仅有藉由该微控制器才可允许存取该内存(2)。此具有创造性的资料媒体其特征在于在该资料被储存在该内存(2)之前，一使用者系以使用该微控制器(3)的一资料来源而被认证。 ...

Smart card

Clocked integrated semiconductor circuit and method for operating the same

芯片卡

... 本发明涉及带一卡体(2)和在卡体(2)内安置的半导体芯片(3)的芯片卡，在半导体芯片上集成地形成一控制电路(7)和一与控制电路(7)电耦合的半导体存储器设备，它的控制电路(7)提供给一由电压电源电路(12)产生的电源电压和一由控制电路(6)分开排列的节拍电源电路(13)产生的节拍。在卡体(2)内安置的半导体芯片(3)的控制电路(7)附加一传感器电路(14)，此传感器电路掌握着控制电路(7)的允许的工作状态的偏差，以及控制电路(7)在不许可的工作状态存在时产生一触发信号，此触发信号引导至一与传感器电路(14)串接着的和附加于半导体存储器设备的触发电路(18)上，此触发电路(18)作为对触发信号的反应，控制着半导体存储器设备的存储单元的数据内容至少部分的清除。 ...

内存单元排列之驱动电路及操作模式

... 具有16至32个内存单元之内存单元组之一选择晶体管(2)，系被插入至该内存单元(4)之导线。为了读取，开启一列组之该选择晶体管，而所有列的控制栅极系为低电位，且读取每一行之电流，其系透过该列组被测量与储存。在第二步骤中，被读取列的控制栅极(5)系被提升至更高的读取电位，且所得电流系与先前的电流相比较。 ...

Method and device for automatic determination of required high voltage for programming/erasing eeprom

CMOS device