Self Oscillating Modulator

There is described a self oscillating modulator circuit comprising at least two coupled self oscillating loop modules, that achieved a good efficiency and a good linearity. 1. A self-oscillating modulator circuit comprising:at least two class D self-oscillating loop modules, each module comprising an hysteresis comparator, and each module being configured for receiving a respective input signal and outputting a respective two-level signal,coupling means connecting said at least two loop modules, ahead of the hysteresis comparator of each module, for synchronizing said at least two self-oscillating loop modules, andsumming means for summing the respective output signals of each of said at least two self-oscillating loop modules and for outputting a multi-level modulated output signal.2. A circuit according to claim 1 , wherein the class D self-oscillating loop modules comprise:an integrator module the output of which is connected to the hysteresis comparator,a class D amplifier, the input of which is connected to the output of the hysteresis comparator, anda comparator for comparing the input signal of the class D self-oscillating loop module with the output of the class D amplifier, the output of the comparator being connected to the input of the integrator module.3. A circuit according to claim 1 , wherein a voltage divider is connected between the respective inputs of the hysteresis comparators of the class D self-oscillating loop modules claim 1 , for coupling said modules.4. A circuit according to claim 1 , comprising two self-oscillating loop modules claim 1 , and wherein said modules are configured for receiving respective input signals being in phase opposition.5. An audio amplifier comprising a circuit according to .6. An audio device comprising an audio amplifier according to .7. A method of generating a multi-level modulated output signal in a self-oscillating modulator circuit claim 5 , the method comprising:a step of outputting from at least two class D ...

PIEZOELECTRIC GENERATOR

A piezoelectric generator including: a piezoelectric element; a circuit for shorting and placing in open circuit the piezoelectric element; and an inductive converter. 1. A piezoelectric generator comprising:a piezoelectric element;a switching circuit coupled to the piezoelectric element;an inductive converter; anda circuit for controlling the switching circuit to, sequentially:short the piezoelectric element;place the piezoelectric element in open circuit; andconnect the piezoelectric element to the inductive converter.2. The generator of claim 1 , wherein:the switching from the shorting to the placing in open circuit of the piezoelectric element depends on information representative of the deformation of the piezoelectric element; andthe switching from the open circuit to the connection of the piezoelectric element to the inductive converter depends on the voltage across the piezoelectric element.3. The generator of claim 2 , wherein the conditions of the switching from the shorting to the placing in open circuit of the piezoelectric element and of the switching from the open circuit to the connection of the piezoelectric element to the inductive converter are defined by a regulator of the maximum power point to maximize the energy transferred to a load powered by the inductive converter.4. The generator of claim 1 , comprising at least one switch controlled by the control circuit to perform the shorting or the placing in open circuit.5. The generator of claim 1 , wherein the switching from the state where the piezoelectric element is connected to the inductive converter to the state where the piezoelectric element is shorted is performed when the voltage across the piezoelectric element is zero.6. The generator of claim 1 , wherein said switching circuit is controlled to optimize the energy transfer to a load powered by the inductive converter.7. The generator of claim 1 , wherein said switching circuit includes a voltage rectifier.8. The generator of claim 1 , ...

Capacitive logic cell

A logic cell including a fixed assembly including a first electrode, a mobile assembly including a second electrode, and third, fourth, and fifth electrodes, wherein: the first, second, third, fourth, and fifth electrodes are insulated from one another; the first and second electrodes define a capacitor variable according to the position of the mobile assembly relative to the fixed assembly; the third electrode is connected to a node of application of a first logic input signal; the fourth electrode is connected to a node of application of a second logic input signal; the fifth electrode is connected to a reference node; and the position of the second electrode relative to the first electrode is a function of a combination of the first and second logic input signals.

GALVANIC ISOLATION COUPLING DEVICE

A system including first and second electric or electronic circuits galvanically isolated from each other, and a coupling device coupling the first circuit to the second circuit, the coupling device including a variable-capacitance capacitor including first and second electrodes mobile with respect to each other, separated by an insulating region, and third and fourth electrodes electrically insulated from the first and second electrodes, capable of receiving a control signal to vary, by an electrostatic, electromagnetic, or piezoelectric actuation mechanism, the relative position of the first and second electrodes, to vary the capacitance between the first and second electrodes. 1. A system comprising first and second electric or electronic circuits galvanically isolated from each other , and a coupling device coupling the first circuit to the second circuit , the coupling device comprising a variable-capacitance capacitor comprising first and second electrodes mobile with respect to each other , separated by an insulating region , and third and fourth electrodes electrically insulated from the first and second electrodes , capable of receiving a control signal to vary , by an electrostatic , electromagnetic , or piezoelectric actuation mechanism , the relative position of the first and second electrodes , to vary the capacitance between the first and second electrodes ,wherein the coupling device comprises first and second input terminals connected to the first circuit and capable of receiving an input signal originating from the first circuit, and first and second output terminals connected to the second circuit and galvanically isolated from the first and second input terminals, capable of supplying the second circuit with an output signal which is an image of the input signal,and wherein the first and second input terminals are respectively connected to the third and fourth electrodes of the capacitor.2. The system of claim 1 , wherein the first and second ...

MEMORY CELL IN CAPACITIVE LOGIC

A memory cell in capacitive logic, including a bistable system including a fixed element and a mobile element capable of taking one or the other of two stable positions with respect to the fixed element; a read device including a variable-capacitance capacitor including a first fixed electrode and a second mobile electrode rigidly fixed to the mobile element; and an electrically controllable write device for placing the mobile element in one or the other of its two stable positions. 2. The cell according to claim 1 , wherein the write device is an electrostatic device comprising a third fixed electrode claim 1 , a fourth fixed electrode claim 1 , and a fifth mobile electrode rigidly fixed to the mobile element claim 1 , the fifth electrode being disposed between the third and fourth electrodes.3. The cell according to claim 2 , wherein the third claim 2 , fourth and fifth electrodes have the form of inter-engaged combs.4. The cell according to claim 2 , wherein the third claim 2 , fourth and fifth electrodes have the form of flat plates that are parallel to one another.5. The cell according to claim 1 , wherein the first and second electrodes have the form of inter-engaged combs.6. The cell according to claim 1 , wherein the first and second electrodes have the form of flat plates that are parallel to each another.7. The cell according to claim 1 , wherein the bistable system is a system in accordance with the alternative a) of .8. The cell according to claim 7 , wherein the fixed electrode and the mobile electrode of the bistable system have the form of inter-engaged combs.9. The cell according to claim 7 , wherein the fixed electrode and the mobile electrode of the bistable system have the form of flat conductive plates that are parallel to each other.10. The cell according to claim 7 , wherein the bistable system is a system according to the alternative b) of . This application claims priority to French patent application number 1857125, the content of which is ...

Analog-to-digital converter for a capacitive adiabatic logic circuit

An analog-to-digital converter for an adiabatic logic circuit, including at least one variable-capacitance cell, the cell including first and second main terminals and at least one control terminal insulated from its first and second main terminals and capable of receiving a control voltage to vary the capacitance between its first and second main terminals between a low value and a high value, wherein: the cell has its first main terminal coupled to a node of application of a variable periodic converter power supply voltage; the cell has its second main terminal coupled to a node for supplying a binary output signal of the converter; and the cell receives on its first control terminal an analog input voltage of the converter.

Spin qubit quantum device read by impedance measurement

A spin qubit quantum device including: a data qubit and a measurement qubit made in a semiconducting layer and coupled to each other by a tunnel junction made in the semiconducting layer, each of which comprising a quantum dot and a control gate; an inductor coupled to the gate of one of the qubits or to another gate capacitively coupled to one of the qubits, the inductor, and a capacitor formed by said gate forming an LC circuit; a first input terminal coupled to the LC circuit and receiving a periodic control voltage of frequency f r substantially equal to the resonant frequency of the LC circuit; a voltage amplifier comprising an input coupled to the gate to which the inductor is coupled; an output terminal coupled to an output of the amplifier.

COLD START DC/DC CONVERTER

A DC/DC converter comprising a first charge pump circuit including first MOS transistors including first depletion MOS transistors, an oscillating circuit connected to the charge pump circuit only at the gates of some at least of the first MOS transistors, including the first depletion MOS transistors. 1. A DC/DC converter comprising a first charge pump circuit comprising first MOS transistors including first depletion MOS transistors , and an oscillating circuit connected to the charge pump circuit only at the gates of at least some of the first MOS transistors including the first depletion MOS transistors , wherein the first charge pump circuit comprises a first terminal intended to receive a first voltage , at least one capacitor , and at least one conduction path between the first terminal and an electrode of the capacitor comprising only one of the first depletion MOS transistors or only some of said first depletion MOS transistors in series.2. The converter of claim 1 , wherein the oscillating circuit comprises a ring oscillator.3. The converter of claim 1 , wherein the oscillating circuit is powered with the first voltage.4. The converter of claim 1 , wherein the first charge pump circuit is intended to supply a second voltage and wherein the oscillating circuit is supplied with the second voltage.5. The converter of claim 4 , wherein the first charge pump circuit further comprises a second terminal intended to supply the second voltage and wherein the first charge pump circuit comprises at least one conduction path between the first terminal and the second terminal only comprising some of said first depletion MOS transistors in series.6. The converter of claim 5 , comprising a second charge pump circuit comprising second MOS transistors including second depletion MOS transistors claim 5 , the oscillating circuit being connected to the second charge pump circuit only at the gates of at least some of the second MOS transistors including the second depletion ...

ADIABATIC LOGIC CELL

An adiabatic logic cell including a first MOS transistor coupling a node for applying a periodic variable supply voltage of the cell to a floating node for providing an output logic signal of the cell, wherein the first transistor is a dual-gate transistor including a front gate coupled to a node for applying an input logic signal of the cell, and a back gate coupled to a node for applying a first periodic variable bias voltage. 1. An adiabatic logic cell comprising a first MOS transistor coupling a node for applying a periodic variable supply voltage of the cell to a floating node for providing an output logic signal of the cell , wherein the first MOS transistor is a dual-gate transistor comprising a front gate coupled to a node for applying an input logic signal of the cell , and a back gate coupled to a node for applying a first periodic variable bias voltage , wherein the periodic variable bias voltage and the periodic variable supply voltage have substantially the same frequency and the same form.2. The logic cell according to claim 1 , wherein the periodic variable bias voltage varies substantially in phase or in phase opposition with the periodic variable supply voltage.3. The logic cell according to claim 1 , wherein the periodic variable bias voltage is chosen so that the first MOS transistor has a threshold voltage that varies in a periodic manner claim 1 , substantially at the same frequency as the periodic variable supply voltage claim 1 , and has a maximum value when the periodic variable supply voltage has a maximum value claim 1 , and a minimum value when the periodic variable supply voltage has a minimum value.4. The logic cell according to claim 1 , further comprising a maintaining circuit connected between the node for applying the supply voltage and the floating node of the cell.5. The logic cell according to claim 4 , wherein the maintaining circuit comprises a MOS transistor coupling claim 4 , via its conduction nodes claim 4 , the supply- ...

CAPACITIVE LOGIC CELL

A logic cell, including a first capacitor connected between an application node for applying a supply voltage of the cell and a floating node for providing an output logic signal of the cell, and, connected in parallel with the first capacitor, an association in series of a second capacitor and a first variable-resistance element, the first variable-resistance element including a control electrode connected to an application node for applying a first input logic signal of the cell. 1. A logic cell , comprising:a first fixed-capacitance capacitor connected between an application node for applying a supply voltage of the cell and a floating node for providing an output logic signal of the cell; andconnected in parallel with the first capacitor, an association in series of a second fixed-capacitance capacitor and a first variable-resistance element, the first variable-resistance element comprising a control electrode connected to an application node for applying a first input logic signal of the cell.2. The logic cell according to claim 1 , wherein the first variable-resistance element is an element with a negative resistance variation.3. The logic cell according to claim 1 , wherein the first variable-resistance element is an element with a positive resistance variation.4. The logic cell of claim 1 , wherein the first variable-resistance element is a MOS transistor.5. The device according to claim 1 , wherein the first variable-resistance element is an electromechanical relay.6. The logic cell according to claim 1 , further comprising claim 1 , connected in parallel with the first capacitor claim 1 , an association in series of a third capacitor and a second variable-resistance element claim 1 , the second variable-resistance element comprising a control electrode connected to an application node for applying a second input logic signal of the cell.7. The logic cell according to claim 1 , further comprising a capacitive maintaining circuit connected between the supply ...

LOW POWER CONSUMPTION LOGIC CELL

The invention relates to a logic cell for an integrated circuit including at least one first variable-capacitance capacitor having first and second main electrodes separated by an insulating region, and a third control electrode capable of receiving a control voltage referenced to a reference node of the cell to vary the capacitance between the first and second main electrodes, the third electrode being coupled to a node of application of a first logic input signal of the cell, and the first and second electrodes being respectively coupled to a node of application of a cell power supply voltage and to a node for supplying a logic output signal of the cell. 1. A logic cell for an integrated circuit comprising at least one first variable-capacitance capacitor having first and second main electrodes separated by an insulating region , and first and second control electrodes electrically insulated from its first and second main electrodes and capable of receiving a control signal for varying the capacitance between the first and second main electrodes , the first and second control electrodes being respectively coupled to a node of application of a first input logic signal of the cell and to a reference node of the cell , and the first and second main electrodes being respectively coupled to a node of application of a cell power supply voltage and to a floating node for supplying a logic output signal of the cell.2. The logic cell of claim 1 , further comprising a second variable-capacitance capacitor having first and second main electrodes separated by an insulating region claim 1 , and first and second control electrodes electrically insulated from its first and second main electrodes and capable of receiving a control signal for varying the capacitance between the first and second main electrodes claim 1 , the first and second control electrodes of the second capacitor being respectively coupled to a node of application of a second input logic signal of the cell and ...

Pooling of an antenna and of a converter for supplying power to an electronic circuit

An autonomous electronic system includes two input terminals that are connected to an external electrical energy source, a converter circuit comprising at least one inductive element and connected to the terminals in order to receive energy from the source, a means for storing the energy delivered by the converter circuit, an electronic processing circuit performing a predefined function and delivering a data signal after performing the function, an emission circuit connected to an antenna in order to transmit the data signal to a remote receiver, and a control circuit able to control the circuits supplied with power by virtue of the energy source, the system being wherein the converter circuit and the antenna comprise at least one common inductive element and in that it comprises a link device situated between the emission circuit and the at least one common inductive element so as to transmit the signal emitted by the antenna formed at least partly by the at least one common inductive element.

CIRCUIT AND METHOD FOR ENERGY RECUPERATION

The invention concerns a circuit for recuperating electrical energy from a mechanical resonator () comprising: a voltage inversion circuit () configured to invert the voltage across a capacitance (Cp) of the mechanical resonator, the voltage inversion circuit comprising: a capacitor (Cint); and a charge transfer circuit configured: to discharge a voltage of a first polarity held by the capacitance of the mechanical resonator to said capacitor during a first period; and to charge a voltage, of opposite polarity to the first polarity, to the capacitance of the mechanical resonator during a second period using the voltage potential stored by said capacitor during the first period; wherein the charge transfer circuit comprises an inductance and at least one switch controllable to limit the current passing through the inductance. 1. A circuit for recuperating electrical energy from a mechanical resonator comprising:a control circuit; anda voltage inversion circuit configured to invert the voltage across a capacitance of the mechanical resonator, the voltage inversion circuit comprising:a capacitor; anda charge transfer circuit configured:to discharge a voltage of a first polarity held by the capacitance of the mechanical resonator to said capacitor during a first period; andto charge a voltage, of opposite polarity to the first polarity, to the capacitance of the mechanical resonator during a second period using the voltage potential stored by said capacitor during the first period;wherein the charge transfer circuit comprises an inductance and at least one switch, the control circuit being configured to switch the at least one switch during the first and/or second period to limit the current passing through the inductance.2. The circuit of claim 1 , wherein the inductance of the charge transfer circuit is used in a boost converter configuration during the discharging of the voltage of the first polarity to the capacitance of the mechanical resonator claim 1 , and in a ...

DC/DC CONVERTER

A DC/DC converter including: a plurality of conversion cells connected in parallel and/or in series, each cell including at least one switch and at least one passive power storage element; and a diagnosis circuit capable of individually testing the cells to detect possible defective cells, of deactivating the defective cells, and of storing the location of the defective cells. 1. A DC/DC converter comprising:a plurality of conversion cells connected in parallel and/or in series, each cell comprising at least one switch and at least one passive power storage element;a diagnosis circuit configured to individually test the cells to detect possible defective cells, to deactivate the defective cells, and to store the location of the defective cells; anda general control circuit capable, when cells are deactivated by the diagnosis circuit, of reconfiguring control sequences applied to the switches of the cells which are still active.2. The converter of claim 1 , wherein claim 1 , to test a cell claim 1 , the diagnosis circuit measures the cell output voltage and compares it with an expected output voltage.3. The converter of claim 1 , wherein claim 1 , to test a cell claim 1 , the diagnosis circuit measures the conversion efficiency of the cell and compares it with an expected conversion efficiency.4. The converter of claim 1 , wherein claim 1 , to test a cell claim 1 , the diagnosis circuit measures the output oscillation rate of the cell and compares it with an expected output oscillation rate.5. The converter of claim 1 , wherein each cell comprises an internal circuit for controlling said at least one switch of the cell claim 1 , this circuit being rated by a clock signal provided by the circuit for generally controlling the converter.6. The converter of claim 5 , wherein the clock signals applied to the internal control circuits of the different cells are phase-shifted.7. The converter of claim 6 , wherein the general control circuit is configured claim 6 , when ...

CIRCUIT AND METHOD FOR FREQUENCY TUNING OF A VIBRATIONAL ENERGY HARVESTER

The present disclosure relates to a method of tuning an electric charge extraction circuit of a vibrational energy harvester having a mechanical resonator, the method comprising varying, during a first phase, first and second parameters (ψ,ψ) of the electric charge extraction circuit based on detected harvested power (P), each of the first and second parameters (ψ,ψ) influencing the amount of damping of the mechanical resonator and at least the first parameter (ψ) influencing the resonance frequency of the mechanical resonator, wherein the first and second parameters (ψ,ψ) are varied during the first phase such that the amount of damping remains constant or varies by less than a first significant amount and the resonance frequency reaches a final level. 1. A method of tuning an electric charge extraction circuit of a vibrational energy harvester having a mechanical resonator , the method comprising:varying, during a first phase, first and second parameters the electric charge extraction circuit based on detected harvested power, each of the first and second parameters influencing the amount of damping of the mechanical resonator and at least the first parameter influencing the resonance frequency of the mechanical resonator, wherein the first and second parameters are varied during the first phase such that the amount of damping remains constant or varies by less than a first significant amount and the resonance frequency reaches a final level.2. The method of claim 1 , further comprising:varying, during a second phase, at least the second parameter based on detected harvested power such that the resonance frequency remains at the final level, or varies with respect to the final level by less than a second significant amount, and the amount of damping reaches a final level.3. The method of claim 2 , wherein both the first and second parameters influence the resonance frequency claim 2 , and both of the first and second parameters are varied during the second phase.4 ...

Electromechanical variable-capacitance capacitor with four electrodes

A variable-capacitance capacitor having first and second electrodes mobile with respect to each other and third and fourth electrodes insulated from the first and second electrodes, capable of receiving a control signal to vary the relative position of the first and second electrodes in order to vary the capacitance between the first and second electrodes, the capacitor further including a system for controlling the position of the second electrode with respect to the first electrode, the system being arranged so that, for at least one relative position of the second electrode with respect to the first electrode, the position of the second electrode with respect to the first electrode is independent from the voltage between the first and second electrodes.

METHOD FOR MEASURING THE SATURATION RATE OF AN AUDIO AMPLIFIER.

L'invention concerne un procédé de mesure du taux de saturation d'un étage de sortie audio, ce procédé comportant les étapes suivantes : analyser un signal d'entrée ou de sortie (V ) de l'étage de sortie (11, 13) au cours de périodes d'horloge successives, et compter le nombre de périodes d'horloge, parmi ces périodes successives, pendant lesquelles ledit signal est à un état correspondant à une saturation de l'étage. The invention relates to a method for measuring the saturation rate of an audio output stage, the method comprising the steps of: analyzing an input or output signal (V) of the output stage (11, 13) during successive clock periods, and counting the number of clock periods, among these successive periods, during which said signal is in a state corresponding to a saturation of the stage.

CAPACITIVE LOGIC STORAGE CELL

La présente description concerne une cellule de mémorisation (100) en logique capacitive, comportant : - un système bistable (110) comportant un élément fixe (111) et un élément mobile (113) susceptible de prendre l'une ou l'autre de deux positions stables par rapport à l'élément fixe ; - un dispositif de lecture (120) comportant un condensateur à capacité variable (CR) comprenant une première électrode (121) fixe et une deuxième électrode (123) mobile solidaire mécaniquement de l'élément mobile (113) ; et - un dispositif d'écriture (130) commandable électriquement pour placer l'élément mobile (113) dans l'une ou l'autre de ses deux positions stables. The present description relates to a storage cell (100) in capacitive logic, comprising: - a bistable system (110) comprising a fixed element (111) and a mobile element (113) capable of taking one or the other of two stable positions with respect to the fixed element; - a reading device (120) comprising a variable capacitance capacitor (CR) comprising a first fixed electrode (121) and a second movable electrode (123) mechanically secured to the movable element (113); and - an electrically controllable writing device (130) for placing the movable element (113) in one or the other of its two stable positions.

CAPACITIVE LOGIC CELL

La présente description concerne une cellule logique (100), comportant : - un premier condensateur (CMIN) connecté entre un noeud (al) d'application d'une tension d'alimentation (Φn) de la cellule et un noeud flottant (s1) de fourniture d'un signal logique de sortie (VOUT) de la cellule ; et - connectée en parallèle du premier condensateur (CMIN), une association en série d'un deuxième condensateur (CMAX1) et d'un premier élément à résistance variable (R1), le premier élément à résistance variable (R1) comportant une électrode de commande (G) connectée à un noeud (el) d'application d'un premier signal logique d'entrée (VIN1) de la cellule. The present description relates to a logic cell (100), comprising: - a first capacitor (CMIN) connected between a node (al) of application of a supply voltage (Φn) of the cell and a floating node (s1) providing an output logic signal (VOUT) of the cell; and - connected in parallel with the first capacitor (CMIN), a series association of a second capacitor (CMAX1) and a first variable resistance element (R1), the first variable resistance element (R1) comprising an electrode of control (G) connected to a node (el) for applying a first logic input signal (VIN1) of the cell.

DC-DC CONVERTER

L'invention concerne un convertisseur DC-DC comprenant une cellule comportant des premier (S1) et deuxième (S2) interrupteurs connectés en série entre des premier (n1) et deuxième (s) noeuds de la cellule, des troisième (S3) et quatrième (S4) interrupteurs connectés en série entre des troisième (gnd ; n1) et quatrième (s ; gnd) noeuds de la cellule, et un condensateur (C) connecté entre le point milieu (n2) des premier et deuxième interrupteurs et le point milieu (n3) des troisième et quatrième interrupteurs ; une inductance (L) dont une première extrémité est connectée au premier noeud (n1) ; et un circuit de commande adapté à commander les interrupteurs selon un cycle de commande périodique comportant une première phase (Φ1) dans laquelle les premier et quatrième interrupteurs sont fermés et les deuxième et troisième interrupteurs sont ouverts, et une deuxième phase (Φ2) dans laquelle les premier et quatrième interrupteurs sont ouverts et les deuxième et troisième interrupteurs sont fermés. The invention relates to a DC-DC converter comprising a cell comprising first (S1) and second (S2) switches connected in series between first (n1) and second (s) nodes of the cell, third (S3) and fourth (S4) switches connected in series between third (gnd; n1) and fourth (s; gnd) nodes of the cell, and a capacitor (C) connected between the midpoint (n2) of the first and second switches and the midpoint (n3) third and fourth switches; an inductor (L) having a first end connected to the first node (n1); and a control circuit adapted to control the switches according to a periodic control cycle having a first phase (Φ1) in which the first and fourth switches are closed and the second and third switches are open, and a second phase (Φ2) in which the first and fourth switches are open and the second and third switches are closed.

CAPACITIVE ADIABATIC LOGIC MEMORIZATION CIRCUIT

La présente description concerne un circuit de mémorisation en logique adiabatique capacitive, comportant un nombre entier k supérieur ou égal à 2 de cellules logiques (F1, B2, B3, B4) comportant chacune une première borne d'entrée principale (el), une borne de sortie (s1) et une borne d'alimentation (al), les cellules étant reliées en boucle de façon que chaque cellule ait sa première borne d'entrée principale (el) reliée à la borne de sortie (s1) de la cellule précédente de la boucle, et chaque cellule recevant sur sa borne d'alimentation (al) une tension variable périodique d'alimentation, les tensions d'alimentation des k cellules de la boucle étant déphasées deux à deux d'environ 2π/k. The present description relates to a capacitive adiabatic logic storage circuit, comprising an integer k greater than or equal to 2 of logic cells (F1, B2, B3, B4) each comprising a first main input terminal (el), a terminal output (s1) and a power supply terminal (al), the cells being connected in a loop so that each cell has its first main input terminal (el) connected to the output terminal (s1) of the previous cell of the loop, and each cell receiving on its supply terminal (a1) a periodic variable supply voltage, the supply voltages of the k cells of the loop being phase-shifted two by two by approximately 2π / k.

CAPACITIVE LOGIC CELL

La présente description concerne une cellule logique (100), comportant : - un premier condensateur (CMIN) connecté entre un noeud (al) d'application d'une tension d'alimentation (Φn) de la cellule et un noeud flottant (s1) de fourniture d'un signal logique de sortie (VOUT) de la cellule ; et - connectée en parallèle du premier condensateur (CMIN), une association en série d'un deuxième condensateur (CMAX1) et d'un premier élément à résistance variable (R1), le premier élément à résistance variable (R1) comportant une électrode de commande (G) connectée à un noeud (el) d'application d'un premier signal logique d'entrée (VIN1) de la cellule. The present description relates to a logic cell (100), comprising: - a first capacitor (CMIN) connected between a node (al) of application of a supply voltage (Φn) of the cell and a floating node (s1) supplying a logic output signal (VOUT) from the cell; and - connected in parallel with the first capacitor (CMIN), a series association of a second capacitor (CMAX1) and of a first variable resistance element (R1), the first variable resistance element (R1) comprising an electrode command (G) connected to a node (el) for applying a first logic input signal (VIN1) to the cell.

LOGIC CELL WITH LOW CONSUMPTION

L'invention concerne une cellule logique pour circuit intégré comportant au moins un premier condensateur (C1) à capacité variable ayant des première et deuxième électrodes principales séparées par une région isolante, et une troisième électrode de commande adaptée à recevoir une tension de commande référencée par rapport à un noeud de référence (GND) de la cellule pour faire varier la capacité entre les première et deuxième électrodes principales, la troisième électrode étant reliée à un noeud (el) d'application d'un premier signal logique d'entrée (A) de la cellule, et les première et deuxième électrodes étant reliées respectivement à un noeud (VDD) d'application d'une tension d'alimentation de la cellule et à un noeud (s) de fourniture d'un signal logique de sortie (S) de la cellule. The invention relates to an integrated circuit logic cell comprising at least a first variable capacity capacitor (C1) having first and second main electrodes separated by an insulating region, and a third control electrode adapted to receive a control voltage referenced by to a reference node (GND) of the cell for varying the capacitance between the first and second main electrodes, the third electrode being connected to an application node (el) of a first input logic signal (A ) of the cell, and the first and second electrodes being respectively connected to a node (VDD) for applying a supply voltage of the cell and to a node (s) for supplying an output logic signal ( S) of the cell.

Capacitive logic cell with complementary control

Cellule logique capacitive à commande complémentaire La présente description concerne une cellule logique capacitive à commande complémentaire, comportant un dispositif électromécanique à capacité variable comportant une partie fixe et une partie mobile, le dispositif électromécanique comportant des première (g), deuxième (gb), troisième (d) et quatrième (db) électrodes montées sur la partie fixe, et une cinquième électrode (r) montée sur la partie mobile, la première électrode (g) étant reliée à une borne d'application d'un premier signal logique d'entrée (A), la deuxième électrode (gb) étant reliée à une borne d'application d'un deuxième signal logique d'entrée (Ab), complémentaire du premier signal logique d'entrée (A), la troisième électrode (d) étant reliée à une borne de fourniture d'un premier signal logique de sortie (S), et la quatrième électrode (db) étant reliée à une borne de fourniture d'un deuxième signal logique de sortie (Sb), complémentaire du premier signal logique de sortie (S). Figure pour l'abrégé : Fig. 11 Capacitive logic cell with complementary control The present description relates to a capacitive logic cell with complementary control, comprising an electromechanical device with variable capacity comprising a fixed part and a mobile part, the electromechanical device comprising first (g), second (gb), third (d) and fourth (db) electrodes mounted on the fixed part, and a fifth electrode (r) mounted on the movable part, the first electrode (g) being connected to a terminal for applying a first logic signal of input (A), the second electrode (gb) being connected to a terminal for applying a second logic input signal (Ab), complementary to the first logic input signal (A), the third electrode (d) being connected to a supply terminal of a first logic output signal (S), and the fourth electrode (db) being connected to a supply terminal of a second logic output signal (Sb), complementary to the first logic ...

Digital analog converter for capacitive adiabatic logic circuit

Convertisseur analogique numérique pour circuit logique adiabatique capacitif La présente description concerne un convertisseur analogique numérique (100) pour circuit logique adiabatique, comprenant une cellule (Ci) à capacité variable, la cellule (Ci) comportant des première (D) et deuxième (S) bornes principales et au moins une borne de commande (G, R) isolée de ses première (D) et deuxième (S) bornes principales et adaptée à recevoir une tension de commande pour faire varier la capacité entre ses bornes principales entre une valeur basse et une valeur haute, dans lequel : - la cellule (Ci) a sa première borne principale (D) reliée à un noeud d’application d’une tension variable périodique d’alimentation du convertisseur ; - la cellule (Ci) a sa deuxième borne principale (S) reliée à un noeud (outi) de fourniture d’un signal binaire de sortie (Ai) du convertisseur ; et - la cellule (Ci) reçoit sur sa première borne de commande (G) une tension analogique d’entrée (Vana) du convertisseur. Figure pour l'abrégé : Fig. 4 The present description relates to an analog-digital converter (100) for an adiabatic logic circuit, comprising a cell (Ci) with variable capacitance, the cell (Ci) comprising first (D) and second (S) main terminals and at least one control terminal (G, R) isolated from its first (D) and second (S) main terminals and adapted to receive a control voltage to vary the capacitance between its main terminals between a low value and a high value, in which: - the cell (Ci) has its first main terminal (D) connected to a node for applying a variable periodic converter supply voltage; - the cell (Ci) has its second main terminal (S) connected to a node (outi) for supplying a binary output signal (Ai) from the converter; and - the cell (Ci) receives on its first control terminal (G) an analog input voltage (Vana) from the converter. Figure for the abstract: Fig. 4

PIEZOELECTRIC GENERATOR

L'invention concerne un générateur piézoélectrique comportant : un élément piézoélectrique (1) ; un circuit (3) de mise en court-circuit et en circuit ouvert de l'élément piézoélectrique ; et un convertisseur inductif (4). The invention relates to a piezoelectric generator comprising: a piezoelectric element (1); a circuit (3) for short-circuiting and open circuit of the piezoelectric element; and an inductive converter (4).

Supply voltage selection device with voltage and current controlled switching

L’invention propose différents modes de réalisation d’une architecture de circuit de sélection permettant de réaliser des transitions montante et/ou descendante selon des jeux de séquencement de phases lentes et rapides de manière à résoudre en même temps les problèmes de bruits inductifs de commutation et les problèmes de courants dans les rails d’alimentations. Cette solution présente plusieurs avantages liés à la facilité d’implémentation et la flexibilité de configurations possibles pour d’adapter aux contraintes spécifiques lors de la conception du circuit. Figure pour l’abrégé : Fig. 3a The invention proposes different embodiments of a selection circuit architecture making it possible to carry out rising and/or falling transitions according to slow and fast phase sequencing games so as to solve at the same time the problems of inductive switching noise and power rail current issues. This solution has several advantages related to the ease of implementation and the flexibility of possible configurations to adapt to specific constraints when designing the circuit. Figure for the abstract: Fig. 3a

DEVICE FOR RECOVERING OR DAMPING VIBRATIONAL ENERGY OF A RESONANT MECHANICAL ELEMENT

Dispositif (100) de récupération ou d’amortissement d’énergie vibratoire d’un résonateur mécanique (102), comprenant : -un générateur électrique (104) comprenant un élément de conversion (106) d’énergie mécanique de vibration en charges électriques couplé au résonateur, le générateur électrique transférant périodiquement une partie des charges électriques de l’une à l’autre des bornes de l’élément de conversion ; -un dispositif (148) de conversion de variation de fréquence en variation de phase, comprenant un oscillateur verrouillé par injection (150) dont la fréquence d’oscillation libre est égale à la fréquence de résonance du résonateur, et délivrant au générateur électrique un signal de commande de fréquence égale à celle du signal délivré par l’élément de conversion et dont un déphasage dépend de la différence entre la fréquence du signal délivré par l’élément de conversion et la fréquence de résonance du résonateur. Figure pour l’abrégé : figure 2.

Energy recovery in resistive filament memories

Récupération d’énergie dans des mémoires résistives filamentaires La présente description concerne une mémoire comprenant : un élément à commutation résistive (100) comportant des première et deuxième électrodes (104, 106) séparées par une couche d’isolant (102) ; un composant de stockage d’énergie ou une charge, couplé à l’élément à commutation résistive (100) par l’intermédiaire d’un premier commutateur ; et un circuit de commande (108) agencé : pour programmer l’élément à commutation résistive pour prendre un état de mise à un, dans lequel, dans l’état de mise à un, un filament forme un chemin de conduction entre les première et deuxième électrodes ; et, à la suite d’une dissolution du filament, pour récupérer de l’énergie électrique, générée par la dissolution du filament, à partir de l’une des première et deuxième électrodes (104, 106) en activant le premier commutateur (S2). Figure pour l'abrégé : Fig. 1 Energy recovery in resistive filament memories The present description relates to a memory comprising: a resistive switching element (100) having first and second electrodes (104, 106) separated by an insulating layer (102); an energy storage component or load, coupled to the resistive switching element (100) through a first switch; and a control circuit (108) arranged: to program the resistively switched element to assume an on state, wherein, in the on state, a filament forms a conduction path between the first and the first. second electrodes; and, following dissolution of the filament, to recover electrical energy, generated by the dissolution of the filament, from one of the first and second electrodes (104, 106) by activating the first switch (S2 ). Figure for the abstract: Fig. 1

Integrated circuit for amplifying input voltage, has two charging pump stages comprising transfer capacitors with semi-conductor electrodes, where terminals of capacitors of one stage are connected to terminals of capacitors of other stage

The circuit (CI) has two charging pump stages (Et1, Et2) comprising transfer capacitors (capaH1, capaL1, capaH2, capaL2) with semi-conductor electrodes. Terminals of the capacitors (capaH2, capaL2) of one stage (Et2) are respectively connected by connections (CN1, CN2) to terminals of the capacitors (capaH1, capaL1) of the other stage (Et1). Each stage has an NMOS transistor network (Res1) and a PMOS transistor network (Res2) connected between the capacitors.

Piezoelectric generator

Battery-based DC-DC converter device

L’invention a pour objet un dispositif de conversion d’une tension continue d’entrée en une tension continue de sortie ayant une valeur prédéterminée comprenant un ensemble de composants élémentaires comprenant : une source de tension d’entrée ; deux nœuds de sortie; et une pluralité d’éléments de stockage d’énergie , chacun étant constituée d’une batterie ou d’une pluralité de batteries montées en série ou en parallèle. Le dispositif de conversion comprend en outre une matrice de commutation, configurée pour connecter les composants élémentaires entre eux selon un cycle périodique composé d’une pluralité de phases  de manière à ce que pour chaque cycle: Chaque phase est associée à une configuration de connexion différente choisie de manière que dans chaque élément de stockage d’énergie, la quantité de charge au début du cycle est égale à la quantité de charge à la fin du cycle. Figure pour l’abrégé : Fig. 3a

Dc-dc converter

Energy recovery in resistive filament memories

Récupération d’énergie dans des mémoires résistives filamentaires La présente description concerne une mémoire comprenant : un élément à commutation résistive (100) comportant des première et deuxième électrodes (104, 106) séparées par une couche d’isolant (102) ; un composant de stockage d’énergie ou une charge, couplé à l’élément à commutation résistive (100) par l’intermédiaire d’un premier commutateur ; et un circuit de commande (108) agencé : pour programmer l’élément à commutation résistive pour prendre un état de mise à un, dans lequel, dans l’état de mise à un, un filament forme un chemin de conduction entre les première et deuxième électrodes ; et, à la suite d’une dissolution du filament, pour récupérer de l’énergie électrique, générée par la dissolution du filament, à partir de l’une des première et deuxième électrodes (104, 106) en activant le premier commutateur (S2). Figure pour l'abrégé : Fig. 1 Energy recovery in resistive filament memories The present description relates to a memory comprising: a resistive switching element (100) having first and second electrodes (104, 106) separated by an insulating layer (102); an energy storage component or load, coupled to the resistive switching element (100) through a first switch; and a control circuit (108) arranged: to program the resistively switched element to assume an on state, wherein, in the on state, a filament forms a conduction path between the first and the first. second electrodes; and, following dissolution of the filament, to recover electrical energy, generated by the dissolution of the filament, from one of the first and second electrodes (104, 106) by activating the first switch (S2 ). Figure for the abstract: Fig. 1

GALVANIC ISOLATION COUPLING DEVICE

L'invention concerne un système comprenant des premier et deuxième circuits électriques ou électroniques isolés galvaniquement l'un de l'autre, et un dispositif de couplage (400) reliant le premier circuit au deuxième circuit, le dispositif de couplage comprenant un condensateur (C) à capacité variable comprenant des première (S) et deuxième (D) électrodes mobiles l'une par rapport à l'autre, séparées par une région isolante, et des troisième (G) et quatrième (R) électrodes isolées électriquement des première et deuxième électrodes, adaptées à recevoir un signal de commande (Ve) pour faire varier, par un mécanisme d'actionnement électrostatique, électromagnétique ou piézoélectrique, la position relative des première (S) et deuxième (D) électrodes, de façon à faire varier la capacité (CSD) entre les première (S) et deuxième (D) électrodes. The invention relates to a system comprising first and second electrical or electronic circuits electrically isolated from one another, and a coupling device (400) connecting the first circuit to the second circuit, the coupling device comprising a capacitor (C ) with variable capacitance comprising first (S) and second (D) electrodes movable relative to each other, separated by an insulating region, and third (G) and fourth (R) electrically insulated electrodes of the first and second electrodes, adapted to receive a control signal (Ve) for varying, by an electrostatic, electromagnetic or piezoelectric actuating mechanism, the relative position of the first (S) and second (D) electrodes, so as to vary the capacitance (CSD) between the first (S) and second (D) electrodes.

Coupling device with galvanic isolation

L'invention concerne un système comprenant des premier et deuxième circuits électriques ou électroniques isolés galvaniquement l'un de l'autre, et un dispositif de couplage (400) reliant le premier circuit au deuxième circuit, le dispositif de couplage comprenant un condensateur (C) à capacité variable comprenant des première (S) et deuxième (D) électrodes mobiles l'une par rapport à l'autre, séparées par une région isolante, et des troisième (G) et quatrième (R) électrodes isolées électriquement des première et deuxième électrodes, adaptées à recevoir un signal de commande (Ve) pour faire varier, par un mécanisme d'actionnement électrostatique, électromagnétique ou piézoélectrique, la position relative des première (S) et deuxième (D) électrodes, de façon à faire varier la capacité (C SD ) entre les première (S) et deuxième (D) électrodes. The invention relates to a system comprising first and second electrical or electronic circuits electrically isolated from one another, and a coupling device (400) connecting the first circuit to the second circuit, the coupling device comprising a capacitor (C ) with variable capacitance comprising first (S) and second (D) electrodes movable relative to each other, separated by an insulating region, and third (G) and fourth (R) electrically insulated electrodes of the first and second electrodes, adapted to receive a control signal (Ve) for varying, by an electrostatic, electromagnetic or piezoelectric actuating mechanism, the relative position of the first (S) and second (D) electrodes, so as to vary the capacitance (C SD) between the first (S) and second (D) electrodes.

ELECTROMECHANIC VARIABLE CAPACITOR CAPACITOR WITH FOUR ELECTRODES

L'invention concerne un condensateur à capacité variable ayant des première (S) et deuxième (D) électrodes mobiles l'une par rapport à l'autre, et des troisième (R) et quatrième (G) électrodes isolées des première et deuxième électrodes, adaptées à recevoir un signal de commande (Ue) pour faire varier la position relative des première (S) et deuxième (D) électrodes de façon à faire varier la capacité entre les première (S) et deuxième (D) électrodes, le condensateur comprenant en outre un système de contrôle de la position de la deuxième électrode (D) par rapport à la première électrode (S), ledit système étant agencé pour que, pour au moins une position relative de la deuxième électrode (D) par rapport à la première électrode (S), la position de la deuxième électrode (D) par rapport à la première électrode (S) soit indépendante de la tension (Us) entre les première (S) et deuxième (D) électrodes. A variable capacitance capacitor having first (S) and second (D) electrodes movable relative to each other, and third (R) and fourth (G) electrodes isolated from the first and second electrodes. , adapted to receive a control signal (Ue) for varying the relative position of the first (S) and second (D) electrodes so as to vary the capacitance between the first (S) and second (D) electrodes, the capacitor further comprising a system for controlling the position of the second electrode (D) relative to the first electrode (S), said system being arranged so that for at least one relative position of the second electrode (D) with respect to the first electrode (S), the position of the second electrode (D) relative to the first electrode (S) is independent of the voltage (Us) between the first (S) and second (D) electrodes.

Electronic device and method for controlling an electrical energy converter comprising a piezoelectric element, associated electronic electrical energy conversion system

Dispositif électronique et procédé de pilotage d’un convertisseur d’énergie électrique comportant un élément piézoélectrique, système électronique de conversion d’énergie électrique associé Ce dispositif électronique (20) de pilotage d’un convertisseur (10), comportant un élément piézoélectrique (15) et plusieurs interrupteurs (K1, K2, K3) commandés pour alterner des phases à tension, et respectivement à charge, sensiblement constante aux bornes (30, 34) dudit élément piézoélectrique, comprend : - un module (60) de mesure d’une période d’un cycle de résonance de l’élément piézoélectrique ; - un module (62) de détection d’un évènement caractéristique appartenant à un cycle de résonance courant ; - un module (64) de commande d’une commutation des interrupteurs ; et - un module (66) de calcul d’au moins trois instants temporels ultérieurs de commutation lors d’au moins un cycle de résonance subséquent, postérieur au cycle courant, chaque instant temporel ultérieur étant calculé à partir d’un évènement caractéristique respectif, et le module de commande étant configuré pour commander la commutation de l’interrupteur respectif en chacun des instant temporels ultérieurs calculés. Figure pour l'abrégé : Figure 1 Electronic device and method for controlling an electrical energy converter comprising a piezoelectric element, associated electronic system for converting electrical energy This electronic device (20) for controlling a converter (10), comprising a piezoelectric element (15 ) and several switches (K1, K2, K3) controlled to alternate phases at voltage, and respectively at charge, substantially constant across the terminals (30, 34) of said piezoelectric element, comprises: - a module (60) for measuring a period of a resonance cycle of the piezoelectric element; - a module (62) for detecting a characteristic event belonging to a current resonance cycle; - a module (64) for controlling switching of the switches; and - a module (66) for calculating at least three ...

Switched DC/DC boost power stage with linear control-to-output conversion ratio, based on a ramp-modulated PWM generator

Ramp-modulated pulse width modulation generator (100) comprising: - an output stage (110) generating a ramp-modulated voltage (V D ); - a control input (130) providing a variable multi-slope ramp voltage (V C ); - a reference input (120) providing a constant voltage (V b ); - a comparator (140) connected to the control input and the reference input, the comparator comparing the voltage V C of the control input with the voltage V b of the reference input to determine a duty-cycle ratio of the ramp-modulated voltage V D generated as a result of the comparison.

CIRCUIT AND METHOD OF FREQUENCY TUNING OF A VIBRATORY ENERGY RECOVERY DEVICE

CIRCUIT ET PROCÉDÉ D’ACCORD DE FRÉQUENCE D’UN DISPOSITIF DE RÉCUPÉRATION D’ÉNERGIE VIBRATOIRE La présente description concerne un procédé d’accord d’un circuit d’extraction de charge électrique d’un récupérateur d’énergie vibratoire comportant un résonateur mécanique, le procédé comprenant : - faire varier, pendant une première phase, des premier et deuxième paramètres (ψ1, ψ2) du circuit d’extraction de charge électrique sur la base d’une puissance récupérée détectée (PHARVEST), chacun des premier et deuxième paramètres (ψ1, ψ2) influençant la quantité d’amortissement du résonateur mécanique et au moins le premier paramètre (ψ1) influençant la fréquence de résonance du résonateur mécanique, dans lequel on fait varier les premier et deuxième paramètres (ψ1, ψ2) pendant la première phase de telle sorte que la quantité d’amortissement reste constante ou varie de moins qu’une première quantité significative et la fréquence de résonance atteint un niveau final. Figure pour l’abrégé : Fig. 7 CIRCUIT AND METHOD FOR TUNING THE FREQUENCY OF A VIBRATORY ENERGY RECOVERY DEVICE The present description relates to a method of tuning an electrical charge extraction circuit of a vibratory energy recuperator comprising a mechanical resonator, the method comprising: - varying, during a first phase, the first and second parameters (ψ1, ψ2) of the electric charge extraction circuit on the basis of a detected recovered power (PHARVEST), each of the first and second parameters (ψ1, ψ2) influencing the amount of damping of the mechanical resonator and at least the first parameter (ψ1) influencing the resonant frequency of the mechanical resonator, in which the first and second parameters (ψ1, ψ2) are varied during the first phase such that the damping amount remains constant or varies less than a first significant amount and the resonant frequency reaches a final level. Figure for the abstract: Fig. 7

Charge pump`s operation controlling method, involves biasing substrates of each of transistors with bias voltage that is respectively equal to minimum and maximum voltages at terminal of capacitors comprising semiconductive electrodes

The method involves biasing a substrate of each of the main NMOS transistors with a bias voltage that is equal to a minimum of the voltages in one of the terminals of transfer capacitors (capaH, capaL) by using a biasing unit (MP1). A substrate of each main PMOS transistor is biased with a bias voltage equal to a maximum of the voltages in the terminal of the capacitors by using another biasing unit (MP2), where the transfer capacitors include semiconductive electrodes.

Self oscillating modulator

There is described a self oscillating modulator circuit comprising at least two coupled self oscillating loop modules, that achieved a good efficiency and a good linearity.

CONTINUOUS-CONTINUOUS CONVERTER WITH COLD STARTING

L'invention concerne un convertisseur continu-continu (5) comprenant un premier circuit à pompe de charges (10) comprenant des premiers transistors MOS (T1, T2, T3, T4) dont des premiers transistors MOS à appauvrissement, un circuit oscillant (11) relié au circuit à pompe de charges seulement aux grilles d'au moins certains des premiers transistors MOS dont les premiers transistors MOS à appauvrissement. The invention relates to a DC-DC converter (5) comprising a first charge pump circuit (10) comprising first MOS transistors (T1, T2, T3, T4) including first depletion MOS transistors, an oscillating circuit (11 ) connected to the charge pump circuit only to the gates of at least some of the first MOS transistors including the first depletion MOS transistors.

MUTUALIZATION OF AN ANTENNA AND A CONVERTER FOR THE POWER SUPPLY OF AN ELECTRONIC CIRCUIT

Un système électronique autonome comprenant deux bornes d'entrée reliées à une source d'énergie électrique externe (SE), un circuit convertisseur (Conv) comprenant au moins un élément inductif (L) et relié auxdites bornes pour recevoir l'énergie de la source (SE), un moyen de stockage (S) de l'énergie délivrée par le circuit convertisseur, un circuit électronique de traitement (T) réalisant une fonction prédéfinie et délivrant un signal de données après réalisation de ladite fonction, un circuit d'émission (E) relié à une antenne pour transmettre ledit signal de données à un récepteur (R) distant, et un circuit de contrôle (Ctrl) apte à commander lesdits circuits alimentés grâce à la source d'énergie (SE), le système étant caractérisé en ce que le circuit convertisseur et l'antenne comprennent au moins un élément inductif commun et en ce qu'il comprend un dispositif de liaison placé entre le circuit d'émission et ledit au moins élément inductif commun pour transmettre le signal émis par l'antenne constituée au moins en partie par ledit au moins élément inductif commun. An autonomous electronic system comprising two input terminals connected to an external source of electrical energy (SE), a converter circuit (Conv) comprising at least one inductive element (L) and connected to said terminals for receiving energy from the source (SE), a means of storage (S) of the energy delivered by the converter circuit, an electronic processing circuit (T) performing a predefined function and delivering a data signal after performing said function, a transmission circuit (E) connected to an antenna for transmitting said data signal to a remote receiver (R), and a control circuit (Ctrl) capable of controlling said circuits supplied by the power source (SE), the system being characterized in that the converter circuit and the antenna comprise at least one common inductive element and in that it comprises a connection device placed between the ...

Circuit and method for frequency tuning of a vibrational energy harvester

The present disclosure relates to a method of tuning an electric charge extraction circuit of a vibrational energy harvester having a mechanical resonator, the method comprising varying, during a first phase, first and second parameters (ψ 1 ,ψ 2 ) of the electric charge extraction circuit based on detected harvested power (P HARVEST ), each of the first and second parameters (ψ 1 ,ψ 2 ) influencing the amount of damping of the mechanical resonator and at least the first parameter ( Ψ1 ) influencing the resonance frequency of the mechanical resonator, wherein the first and second parameters (ψ 1 ,ψ 2 ) are varied during the first phase such that the amount of damping remains constant or varies by less than a first significant amount and the resonance frequency reaches a final level.

Battery-based DC-DC converter device

L’invention a pour objet un dispositif de conversion d’une tension continue d’entrée en une tension continue de sortie ayant une valeur prédéterminée comprenant un ensemble de composants élémentaires comprenant : une source de tension d’entrée ; deux nœuds de sortie; et une pluralité d’éléments de stockage d’énergie , chacun étant constituée d’une batterie ou d’une pluralité de batteries montées en série ou en parallèle. Le dispositif de conversion comprend en outre une matrice de commutation, configurée pour connecter les composants élémentaires entre eux selon un cycle périodique composé d’une pluralité de phases  de manière à ce que pour chaque cycle: Chaque phase est associée à une configuration de connexion différente choisie de manière que dans chaque élément de stockage d’énergie, la quantité de charge au début du cycle est égale à la quantité de charge à la fin du cycle. Figure pour l’abrégé : Fig. 3a The subject of the invention is a device for converting a DC input voltage into a DC output voltage having a predetermined value comprising a set of elementary components comprising: an input voltage source; two output nodes; and a plurality of energy storage elements, each consisting of a battery or a plurality of batteries connected in series or in parallel. The conversion device further comprises a switching matrix, configured to connect the elementary components together according to a periodic cycle composed of a plurality of phases so that for each cycle: Each phase is associated with a different connection configuration chosen so that in each energy storage element, the amount of charge at the start of the cycle is equal to the amount of charge at the end of the cycle. Figure for the abstract: Fig. 3a

Dispositif de conversion dc-dc a base de batteries

Dispositif de recuperation ou d'amortissement d'energie vibratoire d'un element mecanique resonant

Cellule logique capacitive

Capacitive logic cell

A logic cell including a fixed assembly including a first electrode, a mobile assembly including a second electrode, and third, fourth, and fifth electrodes, wherein: the first, second, third, fourth, and fifth electrodes are insulated from one another; the first and second electrodes define a capacitor variable according to the position of the mobile assembly relative to the fixed assembly; the third electrode is connected to a node of application of a first logic input signal; the fourth electrode is connected to a node of application of a second logic input signal; the fifth electrode is connected to a reference node; and the position of the second electrode relative to the first electrode is a function of a combination of the first and second logic input signals.

Reference voltage generator for biasing an amplifier

A method generates a reference voltage by steps including: generating a reference signal from a voltage source; generating a comparison signal of the reference signal with a voltage reference; sampling the comparison signal; adjusting a numerical value as a function of the result of the comparison and of the numerical value; and converting the current numerical value into a voltage corresponding to the reference voltage.

Supply voltage selection device with controlled voltage and current switching operations

A selection circuit architecture makes it possible to perform upward and/or downward transitions in sets of sequences of slow and fast phases so as at the same time to solve the problems of inductive switching noise and the problems of currents in the supply rails. This solution has multiple advantages linked to the ease of implementation and flexibility of configurations that are possible for adapting to the specific constraints when designing the circuit.

Piezoelectric system

A piezoelectric system includes a piezoelectric resonator comprising a piezoelectric element and a pair of electrodes configured to transmit signals emitted by the piezoelectric element and generated by a deformation of the piezoelectric element; a detector configured to detect at least two signals of the signals generated by the deformation of the piezoelectric element, the at least two signals being detected at different instants; a control unit configured to compare the at least two signals and, on the basis of the comparison, determine a complex active impedance value as a function of a predetermined law; an active impedance unit configured to generate an active impedance based on the complex active impedance value determined by the control unit, the active impedance being connected to the pair of electrodes.

Spin qubit quantum device read by impedance measurement

A spin qubit quantum device including: a data qubit and a measurement qubit made in a semiconducting layer and coupled to each other by a tunnel junction made in the semiconducting layer, each of which comprising a quantum dot and a control gate; an inductor coupled to the gate of one of the qubits or to another gate capacitively coupled to one of the qubits, the inductor, and a capacitor formed by said gate forming an LC circuit; a first input terminal coupled to the LC circuit and receiving a periodic control voltage of frequency f r substantially equal to the resonant frequency of the LC circuit; a voltage amplifier comprising an input coupled to the gate to which the inductor is coupled; an output terminal coupled to an output of the amplifier.

Cellule logique capacitive

L'invention concerne une cellule logique comportant un ensemble fixe comportant une première électrode (s), un ensemble mobile comportant une deuxième électrode (d), et des troisième (g1), quatrième (g2) et cinquième (r) électrodes, dans laquelle : les première, deuxième, troisième, quatrième et cinquième électrodes sont isolées les unes des autres ; les première et deuxième électrodes définissent une capacité variable en fonction de la position de l'ensemble mobile par rapport à l'ensemble fixe ; la troisième électrode est connectée a un noeud (in1) d'application d'un premier signal logique d'entrée (A) ; la quatrième électrode est connectée a un noeud (in2) d'application d'un deuxième signal logique d'entrée (B) ; la cinquième électrode est connectée à un noeud (GND) de référence ; et la position de la deuxième électrode par rapport à la première électrode est fonction d'une combinaison des premier (A) et deuxième (B) signaux logiques d'entrée.

Mémoire résistive à sélecteur, équipée d’un condensateur d’écriture, et procédé d’écriture associé

Mémoire résistive à sélecteur, équipée d’un condensateur d’écriture, et procédé d’écriture associé Une telle mémoire (1), comprenant au moins une cellule (20) mémoire résistive et un dispositif d’écriture (3a). La cellule mémoire (20) comprend un élément mémoire (22) ayant au moins un état hautement résistif et un état bassement résistif, et un sélecteur (21) agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil (Vth) donnée est appliquée au sélecteur. Le dispositif d’écriture comprend au moins un condensateur d’écriture (4) et un dispositif de charge (30a), et est configuré pour charger le condensateur d’écriture puis pour le connecter à la cellule mémoire pour programmer cette cellule. Figure à publier avec l’abrégé : Figure 1

Dispositif quantique a qubit de spin lu par mesure d’impedance

Dispositif quantique (100) à qubits de spin, comportant : - un qubit de donnée et un qubit de mesure (102) réalisés dans une couche semi-conductrice et couplés l’un à l’autre par une jonction tunnel réalisée dans la couche semi-conductrice, comprenant chacun une boîte quantique et une grille de commande ; - une inductance couplée à la grille d’un des qubits ou à une autre grille couplée de manière capacitive à l’un des qubits, l’inductance et une capacité formée par ladite grille formant un circuit LC ; - une première borne d’entrée (122) couplée au circuit LC et recevant une tension de commande périodique de fréquence fr égale à la fréquence de résonance du circuit LC ; - un amplificateur de tension (112) comprenant une entrée couplée à la grille à laquelle l’inductance est couplée ; - une borne de sortie couplée à une sortie de l’amplificateur. Figure pour l’abrégé : figure 1.

Convertisseur de puissance

Convertisseur de puissance La présente description concerne un convertisseur continu-continu (100) comprenant un premier nœud (N1) et un deuxième nœud (N2) destinés à recevoir une tension continue à convertir ; un troisième nœud (N3) destiné à fournir une tension continue référencée au deuxième nœud ; au moins une première capacité (C1) à électrolyte solide ; au moins une première cellule de commutation (420) constituée de quatre commutateurs (421, 422, 431, 432) couplant respectivement une première électrode de la capacité au premier nœud et au troisième nœud et une deuxième électrode de la capacité au deuxième nœud et au troisième deuxième nœud ; la fréquence de commutation des commutateurs étant adaptée à la puissance requise en sortie et à sélectionner un mode de fonctionnement de la première capacité parmi un mode de fonctionnement électrostatique et un mode de fonctionnement ionique. Figure pour l'abrégé : Fig. 4

Systeme piezoelectrique

L'invention se rapporte à un système piézoélectrique comprenant: un résonateur piézoélectrique comprenant un élément piézoélectrique et une paire d'électrodes configurée pour transmettre des signaux émis par l'élément piézoélectrique et engendrés par une déformation de l'élément piézoélectrique ; un détecteur configuré pour détecter au moins deux signaux des signaux engendrés par la déformation de l'élément piézoélectrique, les au moins deux signaux étant détectés à des instants différents; une unité de contrôle configurée pour comparer les aux moins deux signaux et, sur la base de la comparaison, déterminer une valeur complexe d'impédance active en fonction d'une loi prédéterminée ; une unité d'impédance active configurée pour générer une impédance active basée sur la valeur complexe d'impédance active déterminée par l'unité de contrôle, l'impédance active étant connectée à la paire d'électrodes.

Quantum device with multiplexed electrometer output signals

A quantum device including: several spin qubits arranged as a matrix and each comprising a quantum dot; several electrometers each electrostatically coupled to a potential well of one of the quantum dots; circuits for applying an excitation signal to an input electrode of each electrometer, configured such that a value of the frequency, phase or maximum amplitude of each excitation signal is different from that of the other excitation signals, and applying a same excitation signal on electrometers coupled to a same row od qubits; a transimpedance amplifier having an input coupled to output electrodes of the electrometers; a demultiplexing circuit including an input electrically coupled to an output of the transimpedance amplifier, and configured to demultiplex the output signals to be delivered by the electrometers.

Dispositif quantique a qubit de spin lu par mesure d’impedance

Dispositif quantique (100) à qubits de spin, comportant : - un qubit de donnée et un qubit de mesure (102) réalisés dans une couche semi-conductrice et couplés l’un à l’autre par une jonction tunnel réalisée dans la couche semi-conductrice, comprenant chacun une boîte quantique et une grille de commande ; - une inductance couplée à la grille d’un des qubits ou à une autre grille couplée de manière capacitive à l’un des qubits, l’inductance et une capacité formée par ladite grille formant un circuit LC ; - une première borne d’entrée (122) couplée au circuit LC et recevant une tension de commande périodique de fréquence fr égale à la fréquence de résonance du circuit LC ; - un amplificateur de tension (112) comprenant une entrée couplée à la grille à laquelle l’inductance est couplée ; - une borne de sortie couplée à une sortie de l’amplificateur. Figure pour l’abrégé : figure 1.

Cellule logique capacitive à commande complémentaire

Selector resistive memory, equipped with a capacitor writing, and associated writing method

A memory includes at least one resistive memory cell and a write device. The memory cell includes a memory element having at least a highly resistive state and a lowly resistive state, and a selector arranged in series with the memory element, the selector being electrically conductive when a voltage greater than a given threshold voltage is applied to the selector. The write device includes at least one write capacitor and one charging device, and is configured to charge the write capacitor and then to connect it to the memory cell to program that cell.

Convertisseur de puissance

La présente description concerne un convertisseur continu-continu (100) comprenant un premier noeud (N1) et un deuxième noeud (N2) destinés à recevoir une tension continue à convertir ; un troisième noeud (N3) destiné à fournir une tension continue référencée au deuxième noeud ; au moins une première capacité (C1) à électrolyte solide ; au moins une première cellule de commutation (420) constituée de quatre commutateurs (421, 422, 431, 432) couplant respectivement une première électrode de la capacité au premier noeud et au troisième noeud et une deuxième électrode de la capacité au deuxième noeud et au troisième noeud ; la fréquence de commutation des commutateurs étant adaptée à la puissance requise en sortie et à sélectionner un mode de fonctionnement de la première capacité parmi un mode de fonctionnement électrostatique et un mode de fonctionnement ionique.

Power converter

The present description concerns a DC-DC converter (100) comprising a first node (N1) and a second node (N2) intended to receive a DC voltage to be converted; a third node (N3) intended to deliver a DC voltage referenced to the second node; at least one first solid electrolyte capacitor (C1); at least one first switching cell (420) formed of four switches (421, 422, 431, 432) respectively coupling a first electrode of the capacitor to the first node and to the third node and a second electrode of the capacitor to the second node and to the third node; the switching frequency of the switches being adapted to the power required at the output and to selecting an operating mode of the first capacitor from among an electrostatic operating mode and an ionic operating mode.

Dispositif quantique a signaux de sortie d'electrometres multiplexes

Dispositif quantique (100) comportant :- plusieurs qubits de spin agencés en matrice et comprenant chacun une boite quantique (102) ;- plusieurs électromètres (104) chacun couplé de manière électrostatique à un puits de potentiel d'une des boîtes quantiques ;- des circuits (116) d'application d'un signal d'excitation sur une électrode d'entrée (108, 112) de chaque électromètre, configurés tels qu'une valeur de la fréquence, la phase ou l'amplitude maximale de chaque signal d'excitation soit différente de celle des autres signaux d'excitation, et appliquant un même signal d'excitation sur les électromètres couplés à une même ligne de qubits ;- un amplificateur de transimpédance (118) comprenant une entrée couplée à des électrodes de sortie (110) des électromètres ;- un circuit de démultiplexage (120) comportant une entrée couplée électriquement à une sortie de l'amplificateur de transimpédance, et configuré pour démultiplexer les signaux de sortie destinés à être délivrés par les électromètres.

Dispositif quantique a signaux de sortie d’electrometres multiplexes

Dispositif quantique (100) comportant : - plusieurs qubits de spin comprenant chacun une boite quantique (102) ; - plusieurs électromètres (104) chacun couplé de manière électrostatique à un puits de potentiel de la boîte quantique d’un des qubits de spin ; - des circuits (116) d’application d’un signal d’excitation sur une électrode d’entrée (108, 112) de chaque électromètre, configurés tels qu’une valeur d’un paramètre parmi la fréquence, la phase et l’amplitude maximale de chaque signal d’excitation soit différente de celle des autres signaux d’excitation ; - un amplificateur de transimpédance (118) comprenant une entrée couplée électriquement à des électrodes de sortie (110) des électromètres ; - un circuit de démultiplexage (120) comportant une entrée couplée électriquement à une sortie de l’amplificateur de transimpédance, et configuré pour démultiplexer les signaux de sortie destinés à être délivrés par les électromètres. Figure pour l’abrégé : figure 1.

Dispositif quantique a signaux de sortie d’electrometres multiplexes

Dispositif quantique (100) comportant : - plusieurs qubits de spin comprenant chacun une boite quantique (102) ; - plusieurs électromètres (104) chacun couplé de manière électrostatique à un puits de potentiel de la boîte quantique d’un des qubits de spin ; - des circuits (116) d’application d’un signal d’excitation sur une électrode d’entrée (108, 112) de chaque électromètre, configurés tels qu’une valeur d’un paramètre parmi la fréquence, la phase et l’amplitude maximale de chaque signal d’excitation soit différente de celle des autres signaux d’excitation ; - un amplificateur de transimpédance (118) comprenant une entrée couplée électriquement à des électrodes de sortie (110) des électromètres ; - un circuit de démultiplexage (120) comportant une entrée couplée électriquement à une sortie de l’amplificateur de transimpédance, et configuré pour démultiplexer les signaux de sortie destinés à être délivrés par les électromètres. Figure pour l’abrégé : figure 1.

Mémoire résistive à sélecteur, équipée d'un condensateur d'écriture, et procédé d'écriture associé

Une telle mémoire (1), comprenant au moins une cellule (20) mémoire résistive et un dispositif d'écriture (3a). La cellule mémoire (20) comprend un élément mémoire (22) ayant au moins un état hautement résistif et un état bassement résistif, et un sélecteur (21) agencé en série avec l'élément mémoire, le sélecteur étant électriquement conducteur lorsqu'une tension supérieure à une tension seuil (V_th) donnée est appliquée au sélecteur. Le dispositif d'écriture comprend au moins un condensateur d'écriture (4) et un dispositif de charge (30a), et est configuré pour charger le condensateur d'écriture puis pour le connecter à la cellule mémoire pour programmer cette cellule.

Generateur de tension de reference pour polariser un amplificateur

L'invention concerne un procédé pour générer une tension de référence, comprenant des étapes consistant à : générer un signal de référence (PV/2) à partir d'une source de tension (PV), générer un signal de comparaison du signal de référence (PV/2) avec une tension de référence (Vref), prélever un échantillon du signal de comparaison, ajuster une valeur numérique (VrN) en fonction de l'échantillon du signal de comparaison et de la valeur numérique, et convertir la valeur numérique courante en tension correspondant à la tension de référence.

Adiabatic logic cell

An adiabatic logic cell including a first MOS transistor coupling a node for applying a periodic variable supply voltage of the cell to a floating node for providing an output logic signal of the cell, wherein the first transistor is a dual-gate transistor including a front gate coupled to a node for applying an input logic signal of the cell, and a back gate coupled to a node for applying a first periodic variable bias voltage.

Mémoire résistive à sélecteur, équipée d’un condensateur d’écriture, et procédé d’écriture associé

Mémoire résistive à sélecteur, équipée d’un condensateur d’écriture, et procédé d’écriture associé Une telle mémoire (1), comprenant au moins une cellule (20) mémoire résistive et un dispositif d’écriture (3a). La cellule mémoire (20) comprend un élément mémoire (22) ayant au moins un état hautement résistif et un état bassement résistif, et un sélecteur (21) agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil (Vth) donnée est appliquée au sélecteur. Le dispositif d’écriture comprend au moins un condensateur d’écriture (4) et un dispositif de charge (30a), et est configuré pour charger le condensateur d’écriture puis pour le connecter à la cellule mémoire pour programmer cette cellule. Figure à publier avec l’abrégé : Figure 1

Electronic device and method for controlling an electric energy converter comprising a piezoelectric element, related electronic system for electric energy conversion

An electronic control device for controlling a converter that comprises a piezoelectric element and a plurality of switches which are commanded to alternate phases, respectively at substantially constant voltage, and substantially constant charge, across the terminals of said piezoelectric element, the control device comprising:a measurement module for measuring a period of a resonance cycle of the piezoelectric element;an event detection module for detecting a characteristic event belonging to a current resonance cycle;a command module for commanding the switching of the switches;a computation module for computing at least three subsequent switching time instants during at least one subsequent resonance cycle, which is posterior to the current resonance cycle, each subsequent switching time instant being computed based on a respective characteristic event; andthe command module being configured to command the switching of the respective switch at each of the subsequent time instants computed.

Low power consumption logic cell

The invention relates to a logic cell for an integrated circuit including at least one first variable-capacitance capacitor having first and second main electrodes separated by an insulating region, and a third control electrode capable of receiving a control voltage referenced to a reference node of the cell to vary the capacitance between the first and second main electrodes, the third electrode being coupled to a node of application of a first logic input signal of the cell, and the first and second electrodes being respectively coupled to a node of application of a cell power supply voltage and to a node for supplying a logic output signal of the cell.

DC/DC converter

A DC/DC converter including: a plurality of conversion cells connected in parallel and/or in series, each cell including at least one switch and at least one passive power storage element; and a diagnosis circuit capable of individually testing the cells to detect possible defective cells, of deactivating the defective cells, and of storing the location of the defective cells.

Cold start DC/DC converter

A DC/DC converter comprising a first charge pump circuit including first MOS transistors including first depletion MOS transistors, an oscillating circuit connected to the charge pump circuit only at the gates of some at least of the first MOS transistors, including the first depletion MOS transistors.

Dispositif de sélection de tension d’alimentation avec commutations contrôlées en tension et en courant

L’invention propose différents modes de réalisation d’une architecture de circuit de sélection permettant de réaliser des transitions montante et/ou descendante selon des jeux de séquencement de phases lentes et rapides de manière à résoudre en même temps les problèmes de bruits inductifs de commutation et les problèmes de courants dans les rails d’alimentations. Cette solution présente plusieurs avantages liés à la facilité d’implémentation et la flexibilité de configurations possibles pour d’adapter aux contraintes spécifiques lors de la conception du circuit. Figure pour l’abrégé : Fig. 3a