DIGITAL CLOCK-DUTY-CYCLE CORRECTION.

DIGITAL CLOCK-DUTY-CYCLE CORRECTION

Номер патента: US20170126220A1
Опубликовано: 04-05-2017
Автор(ы): Elbadry Mohammad
Принадлежит: TEXAS INSTRUMENTS INCORPORATED
Получить PDF файл: Открыть в новом окне

Рисунок 1. Взаимосвязь патентов (ближайшие 20).

Digital clock-duty-cycle correction

Номер патента: US09692403B2. Автор: Mohammad Elbadry. Владелец: Texas Instruments Inc. Дата публикации: 2017-06-27.

Digital clock-duty-cycle correction

Номер патента: US20170126220A1. Автор: Mohammad Elbadry. Владелец: Texas Instruments Inc. Дата публикации: 2017-05-04.

Digital clock-duty-cycle correction

Номер патента: US09780768B2. Автор: Robert Floyd Payne,Gerd Schuppener,Mohammad Elbadry. Владелец: Texas Instruments Inc. Дата публикации: 2017-10-03.

Digital clock-duty-cycle correction

Номер патента: US10291218B2. Автор: Robert Floyd Payne,Gerd Schuppener,Mohammad Elbadry. Владелец: Texas Instruments Inc. Дата публикации: 2019-05-14.

DIGITAL CLOCK-DUTY-CYCLE CORRECTION

Номер патента: US20170126219A1. Автор: Payne Robert Floyd,SCHUPPENER Gerd,Elbadry Mohammad. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2017-05-04.

Digital Clock-Duty-Cycle Correction

Номер патента: US20170257087A1. Автор: Payne Robert Floyd,SCHUPPENER Gerd,Elbadry Mohammad. Владелец: . Дата публикации: 2017-09-07.

DIGITAL CLOCK DUTY CYCLE CORRECTION

Номер патента: US20190267979A1. Автор: Payne Robert Floyd,SCHUPPENER Gerd,Elbadry Mohammad. Владелец: . Дата публикации: 2019-08-29.

DIGITAL CLOCK-DUTY-CYCLE CORRECTION

Номер патента: US20180309431A1. Автор: Payne Robert Floyd,SCHUPPENER Gerd,Elbadry Mohammad. Владелец: . Дата публикации: 2018-10-25.

Clock duty cycle correction

Номер патента: US11762413B2. Автор: Suresh Balasubramanian,Bruce Andrew Doyle,Khaled M. Alashmouny,Sunil Bhosekar,Chad O. Lackey,Sharath R. Srinivasan,Erick O. Torres. Владелец: Apple Inc. Дата публикации: 2023-09-19.

Apparatus for managing clock duty cycle correction

Номер патента: US09584108B2. Автор: Sujoy Chakravarty. Владелец: Silab Tech Pvt Ltd. Дата публикации: 2017-02-28.

Apparatus for managing clock duty cycle correction (dcc)

Номер патента: US20160087620A1. Автор: Sujoy Chakravarty. Владелец: Individual. Дата публикации: 2016-03-24.

Zero-offset sampling for clock duty cycle correction

Номер патента: US09941871B1. Автор: Ker Yon Lau. Владелец: Altera Corp. Дата публикации: 2018-04-10.

APPARATUS FOR MANAGING CLOCK DUTY CYCLE CORRECTION (DCC)

Номер патента: US20160087620A1. Автор: CHAKRAVARTY SUJOY. Владелец: . Дата публикации: 2016-03-24.

CLOCK DUTY CYCLE CORRECTION

Номер патента: US20220103166A1. Автор: Balasubramanian Suresh,Alashmouny Khaled M.,Bhosekar Sunil,Doyle Bruce Andrew,Lackey Chad O.,Srinivasan Sharath R.,Torres Erick O.. Владелец: . Дата публикации: 2022-03-31.

ZERO-OFFSET SAMPLING FOR CLOCK DUTY CYCLE CORRECTION

Номер патента: US20180091128A1. Автор: LAU Ker Yon. Владелец: . Дата публикации: 2018-03-29.

SYSTEM AND METHOD FOR FAST CONVERGING REFERENCE CLOCK DUTY CYCLE CORRECTION FOR DIGITAL TO TIME CONVERTER (DTC)-BASED ANALOG FRACTIONAL-N PHASE-LOCKED LOOP (PLL)

Номер патента: US20200177173A1. Автор: Yao Chih-Wei,Wu Wanghua. Владелец: . Дата публикации: 2020-06-04.

SYSTEM AND METHOD FOR FAST CONVERGING REFERENCE CLOCK DUTY CYCLE CORRECTION FOR DIGITAL TO TIME CONVERTER (DTC)-BASED ANALOG FRACTIONAL-N PHASE-LOCKED LOOP (PLL)

Номер патента: US20190214976A1. Автор: Yao Chih-Wei,Wu Wanghua. Владелец: . Дата публикации: 2019-07-11.

Clock generator and clock duty cycle correction method

Номер патента: US20060220714A1. Автор: Hwang Hur. Владелец: Hynix Semiconductor Inc. Дата публикации: 2006-10-05.

System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL)

Номер патента: US10581418B2. Автор: Chih-Wei Yao,Wanghua Wu. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2020-03-03.

Clock duty cycle correction circuit

Номер патента: US6384652B1. Автор: Tzi-Hsiung Shu. Владелец: Vanguard International Semiconductor Corp. Дата публикации: 2002-05-07.

Zero-offset sampling for clock duty cycle correction

Номер патента: WO2018057350A1. Автор: Ker Yon Lau. Владелец: Altera Corporation. Дата публикации: 2018-03-29.

DIGITAL CLOCK-DUTY-CYCLE CORRECTION

Вам могут быть интересны следующие патенты

Главная

Проекты и услуги

Контакты