Calibrating multiplying-delay-locked-loops (mdlls)

Вам могут быть интересны следующие патенты

Рисунок 1. Взаимосвязь патентов (ближайшие 20).

Calibration of sampling-based multiplying delay-locked loop (mdll)

Номер патента: WO2022005905A1. Автор: Marco Zanuso,Hasnain Lakdawala,Razak Hossain,Masoud Moslehi Bajestan. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2022-01-06.

Calibration of sampling-based multiplying delay-locked loop (mdll)

Номер патента: EP4173141A1. Автор: Marco Zanuso,Hasnain Lakdawala,Razak Hossain,Masoud Moslehi Bajestan. Владелец: Qualcomm Inc. Дата публикации: 2023-05-03.

Calibration of Sampling-Based Multiplying Delay-Locked Loop (MDLL)

Номер патента: US20210409029A1. Автор: Marco Zanuso,Hasnain Lakdawala,Razak Hossain,Masoud Moslehi Bajestan. Владелец: Qualcomm Inc. Дата публикации: 2021-12-30.

Multiplying delay lock loop (mdll) and method of averaging ring oscillator signals for jitter compensation

Номер патента: US20200228122A1. Автор: Ashoke Ravi,Ofir Degani. Владелец: Intel Corp. Дата публикации: 2020-07-16.

MULTIPLYING DELAY LOCK LOOP (MDLL) AND METHOD OF AVERAGING RING OSCILLATOR SIGNALS FOR JITTER COMPENSATION

Номер патента: US20200228122A1. Автор: Degani Ofir,Ravi Ashoke. Владелец: . Дата публикации: 2020-07-16.

Frequency multiplier for phase rotation

Номер патента: US20240146312A1. Автор: Wooseok Choi,Joonghyun SONG. Владелец: SEOUL NATIONAL UNIVERSITY R&DB FOUNDATION. Дата публикации: 2024-05-02.

Low power apparatus and method to multiply frequency of a clock

Номер патента: US11909403B2. Автор: Nasser Kurd,Kuan-Yueh Shen. Владелец: Intel Corp. Дата публикации: 2024-02-20.