抵抗式箔圧力センサの状態信号に対する信号処理回路

【発明の詳細な説明】
抵抗式箔圧力センサの状態信号に対する信号処理回路
  本発明は、少なくとも1つの抵抗式箔圧力センサの状態に関する信号を処理す
るための信号処理回路であって、前記抵抗式箔圧力センサは可変の箔抵抗に並列
に接続されているダイオードDを備えたFSR箔から成っており、その際該箔圧
力センサの第1の側および第2の側にそれぞれ接続可能である第1および第2の
電圧源を用いて、異なった流れ方向の電流が該箔圧力センサを介してガイドされ
、その際前記ダイオードは前記抵抗式箔圧力センサにおいて順方向または阻止方
向に極性付けられており、かつ前記抵抗式箔圧力センサの抵抗状態に依存する前
記電流の強度にために、基準抵抗において降下する種々様々な測定電圧レベルが
生じ、該レベルは測定信号として検出可能である(“FSR”はForce Sensing
Resistorを意味する)形式のものに関する。
従来の技術
  この形式の信号処理回路は、Interlink Electronics Europe社の会社報Echter
nach,LUから公知である(FRS^TM-SBESensor Interfaceに関する説明参
照)。
  次に第4図および第5図に基づいて、上記の刊行物
から公知の、信号処理回路の基本回路の特性および間題点について説明する。
  FRSセンサの簡単化された電気等価回路図を示す第4図において、圧力可変
な箔抵抗Rpは接続端子1および第2の接続端子2の間に、ダイオードDと直列
抵抗RSとの直列回路に並列に設けられている。FRS箔に圧力がかかっている
状態において、ダイオードDが阻止方向に極性付けられているとき、その箔抵抗
Rpはその大きさおよび構造形式に応じて1kΩと約40kΩとの間の領域に決
められる。これに対して、FRS箔に圧力がかかっていない状態において、この
抵抗Rpの値は、60kΩを上回る領域にある。ダイオードDが阻止方向に極性
付けられているとき、FRS箔の線路短絡も検出される。即ち、抵抗Rpの抵抗
値が入力接続端子1および2の間で約0.5Ω以下にあるときである。
  順方向に極性付けられているダイオードDでは、線路の断線が検出される。と
いうのは、その場合、電流の大部分は抵抗Rsを介して流れ、その抵抗値は20
0Ωと5kΩとの間にあるからである。
  第4図の上述の説明から、この種の特性を有するFSR箔が例えば座席カバー
と座席のゴム製の毛入りマットとの間に配置されているとき、この種のFRSが
車両における座席占有検出装置に使用されるのに特別適していることが明らかで
ある(ドイツ連邦共和国特
許第4237072号明細書参照)。
  Interlink Electronics Europe杜の上述の刊行物は、第5図に示されているよ
うな信号処理回路を含んでいる。この回路は、マイクロコントローラユニットM
CUを用いて上述のFSR箔状態の評価のために適している。MCUの2つのポ
ート、PORT0およびPORT1によって第1および第2の外部のトランジス
タT1およびT2がスイッチインおよびスイッチオフ可能である。これらのトラ
ンジスタT1,T2は基準電圧源V_ref+およびコレクタ抵抗RHおよびRLと
共にそれぞれスイッチング可能な電圧源を形成する。これら電圧源は、ノイズ制
限のための低域フィルタTP1およびTP2を用いて異なった方向の電流をFS
R箔圧力センサFSRを介して流れるようにするので、FSR箔圧力センサFS
Rに含まれているダイオードの、順方向または阻止方向にある極性方向に応じて
かつセンサの状態に応じて種々異なった電流がFSR箔圧力センサFSRを流れ
、それは電圧信号の形においてマイクロコントローラユニットMCUのAD変換
器入力側ADC0およびADC1において問い合わせ可能である。センサ状態の
問い合わせをMCUはプログラム制御されてシーケンシャルな位相において実施
する。上述の、第5図に図示されている公知の信号処理回路では、外部のトラン
ジスタT1,T2のスイッチング時点はMCUの評価する入力側ADC0お
よびADC1のスイッチング時点に正確に一致させることができない。この公知
の回路では不都合なことに、FSR箔の状態検出のために、MCUの2つのAD
変換器入力チャネルADC0およびADC1、並びに2つの独立したポート、P
ORT0およびPORT1も必要である。別個の外部のトランジスタT1および
T2は「マッチング」特性を有していないので、発生する公差に基づいてFSR
箔の状態は煩雑な差測定によって決定されなければならない。評価すべきFRS
箔毎に不都合にも、マイクロコントローラユニットのいずれにせよいつもぎりぎ
りのAD変換器チャネルのうちの2つが必要である。
発明の開示
  従って本発明の課題は、構成エレメント数および必要なADチャネル数が低減
され、かつ煩雑な差測定なしに、圧力変化する箔抵抗に並列に接続されているダ
イオードを有するFSR箔から成る抵抗式箔圧力センサの状態を高精度に評価す
ることができるようにした、冒頭に述べた形式の信号処理回路を提供することで
ある。
  上述の課題を解決する、冒頭に述べた形式の信号処理回路は、基準抵抗がFS
R箔の第1の側と第2のスイッチング可能な電圧源との間に直列に接続されてお
り、2つのスイッチング可能な電圧源の少なくとも第1の電圧源は高精度の検査
電圧源であり、かつ占有・
非占有状態を測定し並びにFSR箔における短絡エラーを検査するために、電流
回路は第2の電圧源が遮断されている場合、第1の接続されている検査電圧源か
ら該FSR箔および基準抵抗を介してにアースに接続されており、この場合前記
ダイオードはエラーの存在しない場合には阻止方向に極性付けられているという
特徴を有している。
  これにより、有利にも、唯一のスイッチング可能な高精度の検査電圧源によっ
て基準抵抗において、引き続く処理のために、殊にAD変換のために適している
測定信号が生成されかつFSR箔の状態が評価される。
  これらの状態には、圧力が加わっている状態のみならず、FSR箔の短絡障害
も属している。
  電流の流れの方向の反転、即ち高精度の検査電圧源(第1の電圧源)の遮断お
よび第2の電圧源の接続によって、電流は基準抵抗およびFSR箔を、ダイオー
ドが順方向に極性付けられているように流れる。これにより、障害のある断線が
検出される。後者の検査は、FSR箔の占有・非占有状態の検査よりの精度が低
い。というのは、ダイオードが順方向に極性付けられており、このために通常の
「電圧源」で十分であるからである。
  更に、2つの電圧源が遮断されておりかつFSR箔の両側における電流回路が
基準抵抗を介してアースに
接続されているとき、外部の電圧(例えばU_bat)に対する、FSR箔の障害の
ある分路および短絡が検出される。
  FSR箔から供給される信号を処理するための信号処理回路の有利な用途は、
車両における座席占有検出である。ここでは有利にも、高精度の検査電圧源は数
多くの場合において既に存在している特定の用途向け集積回路(ASIC)に具
体化実現されており、かつ第2の電圧源は、マイクロコントローラMCUの1つ
のポートによって実現することができる。この場合、測定信号をマイクロコント
ローラのAD変換器入力側に入力すると有利である。マイクロコントローラのA
D変換器の参照電圧は、特定の用途向け集積回路における検査電圧源の直流電圧
と等しくすることができる。
  2つのスイッチング可能な電圧源をそれぞれ高精度の検査電圧源によって形成
し、これら電圧源をそれぞれ、特定の用途向け集積回路に具体化実現することに
よって、測定回路の改良が可能である。
  FSR箔をそれぞれ備えている、車両における複数の座席占有マットの状態を
別個に検出すべきであるとき、基準抵抗に対する直列回路にそれぞれ1つのFS
R箔を有している複数の同じ電流回路が、2つのスイッチング可能な検査電圧源
の間に並列に接続されている。マイクロコントローラはこの場合、複数のAD変
換器入力側を有していることができ、これらには、基準抵抗においてそれぞれ降
下する測定信号が別個に入力される。
  本発明の別の特徴および利点を以下に、図面に図示の有利な実施例に基づいて
、FSR箔によって動作する、車両における座席占有検出装置に使用される例に
おいて説明する。
図面
  第1図は、車両における座席占有状態を評価するための信号処理回路の第1の
基本的な実施例を示し、
  第2図は、付加的に付加接続可能な電流源を用いて測定領域の拡大を計ってい
る、第1図に図示の信号処理回路の改良例を示し、
  第3図は複数のFSR箔マットが存在している場合の、別個の座席占有検出の
ための信号処理回路の本発明の実施例を示し、
  第4図は公知のFSR箔センサの既述の等価回路を示し、
  第5図は、FSR箔センサの状態を評価するための既述の公知の信号処理回路
を示す。
実施例の説明
  まずはっきりと断っておかなければならないが、本発明の信号処理回路は、例
として以下に説明する実施例がそれに基づいているように、車両における座席占
有検出のための有利な用途に制限されていない。
  第1図に略示されている回路装置において、参照番号1で示されている、本発
明の第1の実施例は、マイクロコントローラユニット(MCU)2と特定の用途
向け集積回路(ASIC)3における高精度にスイッチング可能である直流電圧
源4との間の電流回路における信号処理回路に直列にFSR箔10を含んでいる
。信号処理回路1の電流回路は基準抵抗R1を含んでいる。この基準抵抗の一方
の端子はPORT1と称されている、MCU2の回路出力側に接続されておりか
つ他方の端子は一方においてFSR箔10の接続側11にかつ更にMCU2のA
D変換器入力側ADCに接続されている。FSR箔10の他方の接続側12は、
直列抵抗R2を介して、ASIC1に含まれている高精度のスイッチング可能な
直流または検査電圧源4の接続端子VTAに接続されている。この接続端子VT
Aを介して更に、別の抵抗R3がアースに接続されている。抵抗R3は、出力側
VTAにおける電圧が遮断されているとき、右側をアースに接続する。その場合
出力側VTAは高抵抗である。VTAをアースにも接続することができるASI
Cでは、抵抗R3は省略することができる。
  ASIC3の別のスイッチング出力側VSTは、MCU2の入力側REF+に
導かれている統一のとれた直流電圧供給部である。REF+はMCU2のAD変
換器の正の参照電圧源である。REF-はMCU2の
AD変換器の負の参照電圧源でありかつアースに接続されている。ASIC3に
含まれている正確な測定手段、即ちASIC3の基本機能である高精度の検査電
圧源4の利用によって、煩雑な差測定を省略することができる。スイッチング出
力側VTAおよびVSTは共通の「バンドギャップ」および「マッチング」によ
って同一である。オフセットはASIC3において約4mVである。低位のビッ
ト(ILSB)はこのシステムにおいて22mVによって表示される。「バンド
ギャップ」はVTAおよびVSTに対する参照および基準電圧源であり、「マッ
チング」はVTAおよびVSTの同期特性を意味している。
  次に、第1図における信号処理回路の動作について説明する。この回路の課題
は、FSR箔10の状態「占有/非占有」並びに種々のエラー状態の確実な検出
である。このことは既述のように、FSR箔10の抵抗Rpの可変の抵抗値の評
価によって行われる。
  測定を実施するために、直流電流は2つの異なった流れの方向においてASI
C3からMCU2へおよびその逆の電流回路によって供給される。電流がスイッ
チング可能な高精度の検査電圧源4の出力側VTAから、MCU2の電圧源VS
Tが遮断される際にPORT0に流れると(その場合PORT0はアースに接続
されている)、FSR箔10のダイオードは阻止方向にバイアスされている。そ
の際抵抗値Rpに対して次
の値およびそれに依存した、FSR箔の次の状態が生じる可能性がある。
ダイオードDが阻止方向にバイアスをかけられている:
Rp<0.5kΩ                                          短絡エラー
Rp=0.5kΩ~1.0kΩ                              グレイ領域
Rp=1.0kΩ~40kΩ                                FRS箔は圧力
ががかっている-座席は占有されている
Rp=40kΩ~60kΩ                                  グレイ領域
Rp>60kΩ                                            FRS箔は圧力
ががかっていない-座席は占有されていない
  ASIC3の高精度の検査電圧源が遮断されている際に直流電流が左から右へ
抵抗R3を介してアースに流れると、ダイオードは順方向にバイアスをかけられ
ている。不正確な検査「順方向にあるダイオード」のために、MCU2のPOR
T0における通常のスイッチング出力側VSTが使用される。
  ダイオードDが順方向にバイアルをかけられている:
Rp=1.5kΩ~40kΩ                                グレイ領域
Rp>40kΩ                                            遮断、エラー
200Ω<RS<5kΩ                                    断線なし
  FSR箔の上述した種々の状態の検出は、基準抵抗R1で降下する電圧の評価
によってMCU2に含まれているAD変換器を用いて行われる。AD変換器はA
SIC3の出力側VSTにおける電圧を正の参照電圧REF+として得る。AS
IC3においてVSTおよびVTAは同じ電圧参照から導出されているというこ
とができる。電圧差は最小でありかつ測定の精度に対して何らの作用も及ぼさな
い。ASIC3の高精度の検査電圧源VTAがスイッチインされているときVT
A出力側における電圧の電位は安定化された電圧VSTに等しい。
  抵抗値R1は有利には、FSR箔10の測定すべき、可変の抵抗Rpのオーダ
に選択されている。これに対して抵抗R3は、VTAが遮断されているとき、右
側をアースに接続する。即ちそのとき出力側VTAは高抵抗である。既述のよう
に、VTAをアースにも接続することができるとき、抵抗R3は省略することが
できる。
  VTAが遮断されておりかつMCU2のPORT0におけるスイッチング出力
側がアースに接続されているとき、外部の電圧、殊に車両の作動電圧U_Batに対
する分路または短絡が検出される。
  実験回路において信号処理回路の以下の抵抗値が選択された:
      R1=10kΩ;R2,R3=500Ω。
  これによりFSR箔の状態の確実な検出が実現された。
  その機能は上述しかつ第1図に示されている信号処
理回路と殆ど一致している、本発明の信号処理回路の、第2図に図示の第2の実
施例1Aでは、MCU2のPORT0における通常のスイッチング出力側が必要
な検査電流を供給することができない場合に、付加的な、スイッチング可能な直
流電流源5が測定領域を拡張するために用いられる。付加的な、スイッチング可
能な直流電流源5は従来の方法で実現されておりかつ検査電流を基準抵抗R1の
右側に供給し、そこでこの抵抗はFSR箔10の左側の接続側11に接続されて
おりかつMCU2の入力側ADCに接続されている。別のPORT1によって、
この付加的な検査電流源5はスイッチングされる。第2図に図示の回路のその他
の特徴、特性および機能は第1図に図示の回路の特徴および機能と一致している
。しかしMCU2の付加的なポートが利用される。
  第3図に図示の、本発明の信号処理回路の第3の実施例は、車両における複数
の座席の別個の座席占有検出のために複数のFSR箔101,102,103が
第1図に図示の基本回路にそれぞれ同じ電流回路において、それぞれ1つのスイ
ッチング可能な電圧源VTA1およびVTA2を有している2つの同じASIC
31および32の間に並列に挿入接続されている。基準抵抗R1のタップはそれ
ぞれ、MCUのAD変換器入力側ADC1,ADC2,ADC3に別個に導かれ
ておりかつそこで別個に評価することができる。その
他測定原理は先に説明したものと同じである。