ЭЛЕКТРОННЫЙ БЕСКОНТАКТНЫЙ МОДУЛЬ ДЛЯ КАРТЫ ИЛИ ЭТИКЕТКИ

Изобретение относится к портативным предметам, таким, как электронные этикетки, бесконтактные карты с чипом. Техническим результатом является понижение себестоимости бесконтактных карт. Для этого в электронном модуле электронная микросхема расположена над витками антенны, антенна полностью расположена на модуле, соединительные клеммы антенны присоединены к соответствующим контактным зажимам на модуле или электронной микросхемы посредством проводов. Электронная этикетка для идентификации предметов содержит указанный выше модуль. Способ изготовления электронной этикетки содержит следующие этапы: вырезают из бесконтактной карты первый элемент, содержащий упомянутый электронный модуль, вырезают из бесконтактной карты второй элемент той же формы, что и первый элемент, собирают первый и второй элементы таким образом, чтобы электронный модуль находился между первым и вторым элементами и был защищен ими. 3 с. и 12 з.п.ф-лы, 17 ил.

ЗАЩИТНЫЙ КОРПУС ЭЛЕКТРОМЕХАНИЧЕСКОЙ МИКРОСИСТЕМЫ, СОДЕРЖАЩИЙ ПРОМЕЖУТОЧНЫЙ ТРАНСЛЯТОР ПРОВОДКИ

Изобретение относится к области измерительной техники и может быть использовано, например, в микрогирометрах, микроакселерометрах, микродатчиках давления. Изобретение направлено на повышение надежности, что обеспечивается за счет использования в защитном корпусе электромеханической микросистемы промежуточного транслятора проводки. Причем, защитный корпус образован стенкой, изготовленной из электроизоляционного материала и формирующей закрытую камеру. Упомянутая стенка имеет внутреннюю поверхность, ориентированную внутрь камеры, и наружную поверхность, находящуюся в контакте с внешней средой. Внутренние электрические контакты, располагающиеся на внутренних поверхностях, и наружные электрические контакты, располагающиеся на наружных поверхностях, попарно электрически связаны между собой. Первая поверхность плоской электромеханической микросистемы закреплена на внутренней стенке корпуса, а вторая содержит электрические контакты этой микросистемы. Первый конец проволочного соединения, изготовленного ...

СБОРНОЕ ОСВЕТИТЕЛЬНОЕ УСТРОЙСТВО НА ОСНОВЕ СИД ДЛЯ ОБЩЕГО ОСВЕЩЕНИЯ

Изобретение относится к области светотехники. Техническим результатом является увеличение эффективности освещения. Осветительное устройство содержит корпус из неэлектропроводного материала, расположенные в нем источник света на основе светодиодов, содержащий по крайней мере один первый светодиод, генерирующий первое излучение, имеющее первый спектр, и по крайней мере второй светодиод, генерирующий второе излучение со вторым спектром, отличным от первого, оптику, соединенную с источником света, теплопоглощающее устройство, а также базу для соединения с гнездом и электрическую схему с преобразователем мощности. Технический результат достигается за счет того, что оно снабжено датчиком температуры, расположенным в непосредственной близости к источнику света, а преобразователь мощности является переключающим источником питания, получающим температурный сигнал для управления токами, протекающими через первый и/или по меньшей мере один второй светодиод так, что первый ток может отличаться от второго ...

МНОГОСЛОЙНАЯ КОРПУСНАЯ СБОРКА СО ВСТРОЕННОЙ АНТЕННОЙ

Использование: для создания многослойной корпусной сборки. Сущность изобретения заключается в том, что корпусная сборка интегральной микросхемы (IC) содержит первый слой, имеющий первую сторону и вторую сторону, расположенную напротив первой стороны; второй слой, соединенный с первой стороной первого слоя; один или более антенных элементов, соединенных со вторым слоем; и третий слой, соединенный со второй стороной первого слоя, при этом первый слой представляет собой армирующий слой, имеющий модуль упругости при растяжении больше, чем модуль упругости при растяжении второго слоя и третьего слоя, при этом первый слой образует плоскость, проходящую в горизонтальном направлении; и никакие металлизированные элементы для маршрутизации электрических сигналов в горизонтальном направлении не расположены непосредственно на первом слое. Технический результат - обеспечение возможности уменьшения потерь в проводниках. 3 н. и 16 з.п. ф-лы, 9 ил.

ЭЛЕКТРОННЫЙ МОДУЛЬ ДЛЯ ЭЛЕКТРОННОЙ КАРТОЧКИ

Изобретение относится к электронному модулю, предназначенному, в частности, для установки в электронное устройство типа чип-карты. Технический результат - изготовление электронного модуля ограниченной высоты и реализация карточки с большей толщиной на уровне модуля при использовании его в данной карточке, что повышает механическую прочность последней. Модуль содержит подложку, по меньшей мере, одну поверхность с контактными дорожками и микросхему, закрепленную на подложке и имеющую выходные контакты, каждый из которых соединен с контактной дорожкой подложки. Модуль отличается тем, что соединения между выходными контактами и контактными дорожками образованы швами из адгезивного вязкого токопроводящего вещества, нанесенного по методу раздачи из приспособления типа шприца по рельефу между упомянутыми выходными контактами и контактными дорожками. 2 с. и 4 з.п.ф-лы, 3 ил.

СПОСОБ ИЗГОТОВЛЕНИЯ НЕСУЩЕГО ЭЛЕМЕНТА ДЛЯ ПОЛУПРОВОДНИКОВЫХ ЧИПОВ

Изобретение относится к области крепления на твердом теле полупроводниковых приборов и может быть использовано для крепления полупроводниковых чипов на несущем элементе. Несущий элемент для полупроводникового чипа (23), в частности, для монтажа в чип-карте содержит подложку (15), несущую чип (23), и пленку (10) жесткости, ламинированную на несущую чип (23) сторону подложки (15), имеющую выемку (14), размещающую чип (23) и его выводы (24), край которой снабжен рамкой (12), выполненной за одно целое с пленкой (10). Техническим результатом изобретения является упрощение способа изготовления несущего элемента для полупроводниковых чипов. 7 з.п. ф-лы, 5 ил.

ПРОИЗВОДСТВО ЧАСТИЦ И ИЗДЕЛИЙ С ЗАПРОЕКТИРОВАННЫМИ СВОЙСТВАМИ

Изобретение относится к производству изделий и покрытий, проектируемых так, чтобы иметь заранее выбранные удельные теплопроводности и коэффициенты температурного расширения (КТР), согласующиеся с такими же характеристиками тех материалов, к которым эти изделия и покры- тия прикрепляются. Изобретение включает способ придания частицам желательного значения удельной теплопроводности и/или КТР путем нанесения на них покрытия, сами покрытые частицы и изделия, изготовленные из множества покрытых частиц путем их объединения уплотнением, изостатическим прессованием или инжекционным формованием. Способ заключается в том, что на каждую частицу покрытие наносят в определенном объеме по отношению к объему самой частицы так, чтобы полученные значения удельной теплопроводности и/или КТР покрытой частицы отличались от значений этих свойств у материалов частиц и покрытия. В качестве материала частицы используют графит, алмаз, вольфрам или никель-42, а в качестве материала покрытия - медь. При определенных ...

МНОГОКРИСТАЛЬНЫЙ КОРПУС И СПОСОБ ПРЕДОСТАВЛЕНИЯ В НЕМ ВЗАИМНЫХ СОЕДИНЕНИЙ МЕЖДУ КРИСТАЛЛАМИ

Изобретение относится к микроэлектронике, к структурам взаимного соединения в многокристальных корпусах. Сущность изобретения: многокристальный корпус включает в себя подложку, имеющую первую сторону, противоположную вторую сторону и третью сторону, которая продолжается от первой стороны до второй стороны, первый кристалл, закрепленный на первой стороне подложки, и второй кристалл, также закрепленный на первой стороне подложки, и мост, расположенный рядом с третьей стороной подложки и соединенный с первым кристаллом и со вторым кристаллом. Никакой из участков подложки не находится под мостом. Мост формирует соединение между первым кристаллом и вторым кристаллом. В качестве альтернативы мост может быть расположен в полости на подложке или между подложкой и слоем кристалла. Мост может составлять активный кристалл и может быть закреплен на подложке с использованием проводных соединений. Изобретение позволяет получить структуры взаимных соединений между кристаллами в корпусах с большой плотностью ...

НОСИТЕЛЬ ДАННЫХ С ИНТЕГРАЛЬНОЙ СХЕМОЙ

Изобретение относится к носителю данных по меньшей мере с двумя расположенными одна над другой на некотором его участке интегральными схемами, по меньшей мере одна из которых может осуществлять обмен данными через элементы связи с внешними устройствами. Технический результат заключается в максимальном упрощении обмена информацией между интегральными схемами за счет предусмотренных средств, обеспечивающих такой обмен информацией между ними путем негальванической, бесконтактной связи. 3 с. и 20 з.п.ф-лы, 13 ил.

СПОСОБ ЭКРАНИРОВАНИЯ В ЭЛЕКТРОННОМ МОДУЛЕ

Изобретение относится к радиоэлектронике и может быть использовано для решения задачи экранирования узлов модуля от помех и побочных излучений. Технический результат - полное экранирование узлов электронного модуля на многослойной печатной плате от внешних паразитных излучений в диапазоне частот от единиц герц до десятков гигагерц. Достигается тем, что в многослойной печатной плате готовят углубление, на дно которого устанавливают активные (кристаллы) и пассивные элементы (конденсаторы, индуктивности, резисторы), подлежащие экранированию. По периметру углубления создают переходные отверстия под вертикальные напыленные проводники, отстоящие друг от друга на расстояния намного меньшие длин волн паразитных излучений, вертикальными проводниками соединяют необходимые проводники в слоях печатных проводников с проводящим слоем на диэлектрической подложке либо с проводящей подложкой. Проводящий слой или проводящую подложку заземляют, с проводящим слоем или проводящей подложкой соединяют элементы ...

МНОГОСЛОЙНАЯ ГИБРИДНАЯ ИНТЕГРАЛЬНАЯ СХЕМА СВЧ И КВЧ ДИАПАЗОНОВ

Использование: полупроводниковая микроэлектроника. Сущность изобретения: многослойная гибридная интегральная схема СВЧ и КВЧ диапазонов содержит пакет скрепленных между собой твердых диэлектрических плат с топологическим рисунком металлизации по меньшей мере на одной стороне плат и навесными кристаллами бескорпусных полупроводниковых приборов, расположенными в углублениях плат и закрепленными в них связующим веществом. Контактные площадки кристаллов электрически соединены с топологическим рисунком металлизации. Углубления для кристаллов выполнены в тех платах, на которых устанавливаются кристаллы по меньшей мере на одной из сторон платы. Глубина углублений обеспечивает размещение лицевых поверхностей кристаллов в одной плоскости с поверхностью платы, на которой выполнено углубление, а расстояние между боковыми стенками углубления и кристаллами составляет 1 - 180 мкм. Расстояние между лицевой поверхностью приборов и прилегающей в пакете платы по отношению к плате, на которой установлены ...

СПОСОБ СОЕДИНЕНИЯ МНОГОУРОВНЕВЫХ ПОЛУПРОВОДНИКОВЫХ УСТРОЙСТВ

Изобретение относится к многоуровневым полупроводниковым приборам. Полупроводниковый узел содержит первый блок кристалла и второй блок кристалла. Первый блок кристалла включает в себя первый кристалл, имеющий верхнюю поверхность первого кристалла и нижнюю поверхность первого кристалла, и первую кромку, отходящую в поперечном направлении от первого кристалла, причем первая кромка включает в себя верхнюю поверхность первой кромки, расположенную вблизи верхней поверхности первого кристалла, и нижнюю поверхность первой кромки, расположенную вблизи нижней поверхности первого кристалла, при этом нижняя поверхность первого кристалла и нижняя поверхность первой кромки расположены вблизи входного и выходного массивов для полупроводникового узла. Второй блок кристалла включает в себя второй кристалл, имеющий верхнюю поверхность второго кристалла и нижнюю поверхность второго кристалла, и вторую кромку, отходящую в поперечном направлении от второго кристалла, причем вторая кромка включает в себя верхнюю ...

СПОСОБ СОЕДИНЕНИЯ МЕТАЛЛОВ НА ОСНОВЕ АЛЮМИНИЯ

... 1. Способ соединения металлов на основе алюминия, содержащий:прокладывание материала-вкладыша, состоящего из сплава, содержащего цинк и алюминий; цинк и магний; цинк, магний и алюминий; цинк, медь и алюминий; цинк, олово, алюминий; или цинк, серебро и алюминий в качестве основных компонентов, между двумя материалами, состоящими из металла на основе алюминия;нагрев обоих материалов до температуры, которая вызывает эвтектическую реакцию, при их сдавливании относительно друг друга, тем самым создавая расплав посредством эвтектической реакции с алюминием в основном материале на границе раздела; ивыброс пленки оксида алюминия вместе с расплавом с границы раздела.2. Способ соединения по п. 1, причем давление при операции соединения составляет в диапазоне между 5 МПа или более и 30 МПа или менее.3. Способ соединения по п. 1 или 2, причем материал-вкладыш выполнен в форме фольги.4. Способ соединения по п. 3, причем отношение шероховатости Ra поверхности обоих материалов к толщине t материала-вкладыша ...

ВВОД СТЕНКИ КОРПУСА

... 1. Устройство, предназначенное для передачи сигнала, которое может быть использовано для передачи сигнала через стенку (203) силового корпуса, содержащего основание (204) и расположенного на этом основании (204) и в контакте со стенкой (203), причем стенка (203) определяет между собой внутреннюю часть и наружную часть, и упомянутое герметичное устройство содержит первый участок (202а') линии передачи сигнала, располагающийся снаружи корпуса, второй участок (202b') линии передачи сигнала, располагающийся внутри корпуса, и третий участок (202с') линии передачи сигнала, соединяющий между собой два других участка (202а', 202b'), причем упомянутый ввод отличается тем, что первый участок (202а') смещен по отношению к стенке (203) таким образом, чтобы обеспечивать первое предварительно определенное безопасное расстояние, и тем, что третий участок (202с') закрыт в устройстве по всей его длине.2. Устройство, предназначенное для передачи сигнала, по п.1, отличающееся тем, что первый участок (202а ...

ЗАЩИТНЫЙ КОРПУС ЭЛЕКТРОМЕХАНИЧЕСКОЙ МИКРОСИСТЕМЫ, СОДЕРЖАЩИЙ ПРОМЕЖУТОЧНЫЙ ТРАНСЛЯТОР ПРОВОДКИ

... 1. Защитный корпус электромеханической микросистемы (1), интегрированной в упомянутый корпус, образованный стенкой из электроизоляционного материала, причем упомянутый корпус (10) формирует закрытую камеру, и его стенка имеет внутреннюю поверхность, ориентированную внутрь камеры, и наружную поверхность, находящуюся в контакте с внешней для камеры средой, и внутренние электрические контакты (16) располагаются на внутренних поверхностях и наружные электрические контакты (17) располагаются на наружных поверхностях, причем внутренние электрические контакты (16) и наружные электрические контакты (17) попарно электрически связаны между собой, и упомянутая микросистема является, по существу, плоской, причем первая поверхность микросистемы (1) закреплена на внутренней стенке корпуса (10), и вторая поверхность микросистемы (1) содержит электрические контакты (5) микросистемы, причем первый конец проволочного соединения (20), изготовленного из электропроводного материала, закрепляется на электрическом ...

SCHALTUNGSMODUL MIT SICHERHEITSGEHAEUSE

Halbleiterbauelement

Laterales Leistungs-MOSFET mit einer Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung

Verfahren zum Kapseln intergrierter Schaltungen und über das Verfahren hergestellte integrierte Schaltungsbausteine

Verfahren zum Kapseln integrierter Schaltungen, umfassend: Anbringen einer ersten integrierten Schaltung an einer ersten Fläche eines Substrats mit einer elektrischen Verbindung zwischen entsprechenden Kontakten des Substrats und der ersten integrierten Schaltung; Anbringen einer zweiten integrierten Schaltung an einer zweiten Fläche eines Substrats mit einer elektrischen Verbindung zwischen elektrischen Kontakten des Substrats und der zweiten integrierten Schaltung; und einen Ausformschritt, bei dem die erste und zweite integrierte Schaltung in Harz gekapselt werden.

Leistungshalbleitermodul

Verbesserte Mehrschichtverpackung

Verpackung für elektronische Komponenten

Repeated firing resistant ceramic circuit substrate

A low temperature fired ceramic circuit substrate has laminated insulating layers of ceramic fired at 800-1000 deg C, a silver-based conductive wiring in the inner insulating layer and a gold-based conductive wiring on the surface insulating layer, the novelty being that a metallic interlayer (16), formed from a gold/silver-based thick film paste, is provided between the inner layer wiring (15) and the surface layer wiring (17). Preferably, the gold-silver material contains 10-80 wt.% Au and 90-20 wt.% Ag.

Mit Harz eingekapseltes Halbleiterbauelement

Verbindungsverfahren zwischen einer integrierten Schaltung und einem Schaltungsträger und an dieses Verfahren angepasste, integrierte Schaltung

VERRINGERUNG DER ANFÄLLIGKEIT VON INTEGRIERTEN SCHALTUNGEN UND SENSOREN FÜR HOCHFREQUENZSTÖRUNGEN

Eine Vorrichtung umfasst eine Masseebene (2), einen integrierten Schaltungschip (1), der auf der Masseebene (2) angeordnet ist, wobei der integrierte Schaltungschip (1) eine oder mehrere elektrisch leitende Schichten (10) umfasst, die eine Peripherie des integrierten Schaltungschips (1) umgeben, und eine Vielzahl von Bonddrähten (9), die die eine oder mehreren elektrisch leitenden Schichten (10) mit der Masseebene (2) elektrisch verbinden.

Packung für elektronische Schaltung

Leiterplatte für Plastikhalbleitergehäuse

VERKAPSELTE ELEKTRONISCHE ANORDNUNG.

ELEKTRONISCHES BAUELEMENTGEHÄUSE

Die Technologie eines elektronischen Bauelementgehäuses ist offenbart. Ein elektronisches Bauelementgehäuse gemäß der vorliegenden Offenbarung kann ein Gehäusesubstrat, eine elektronische Komponente, eine Formmasse, die die elektronische Komponente einkapselt, und eine Redistributionsschicht umfassen, die derart angeordnet ist, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist. Die Redistributionsschicht und das Gehäusesubstrat können elektrisch gekoppelt sein. Außerdem können die Redistributionsschicht und die elektronische Komponente elektrisch gekoppelt sein, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln. Zugeordnete Systeme und Verfahren sind auch offenbart.

Semiconductor substrate with stackable semiconductor module

In the top middle section of the substrate main body is formed a cavity and coupling holes passing vertically through the edge sections of the substrate main body (21). In one cavity side wall is formed a stepped section (23). The ends of each conductive wire (22) is exposed on the top side of the stepped section, while the other wire ends extend into a coupling hole each. A conductive metal rod (26) is in each coupling hole, while a conductive terminal (27) is formed in top and bottom side of the main body for electric connections of both ends of each rod.

Verfahren zur Bildung einer Drahtbondelektrode auf einer Dickschichtleiterplatte

Verfahren zum Herstellen einer Drahtbondelektrode auf einer Dickschichtleiterplatte, bei welcher eine Kupfer-Dickschicht (2) als Verdrahtungsschicht auf einem isolierenden Substrat (1) gebildet ist und ein auf dem isolierenden Substrat angebrachtes Teil (7) elektrisch mit der Kupfer-Dickschicht (2) über einen Golddraht (8) verbunden ist, mit: einem Schritt des Druckens der Kupfer-Dickschicht (2) auf das isolierende Substrat und des Sinterns der Kupfer-Dickschicht zur Bildung der Verdrahtungsschicht; und einem Schritt des Druckens einer Gold-Dickschicht, welcher vor dem Drucken Kupfer hinzugefügt worden ist, auf das isolierende Substrat und des Sinterns der Gold-Dickschicht als Drahtbondelektrode, um wenigstens partiell die Kupfer-Dickschicht zu überlappen, welche auf dem isolierenden Substrat gebildet ist.

Mittel, um eine optische Fiber an ein opto-elektronisches Bauelement anzukoppeln.

Modul-Konstruktion einer Leistungsschaltungsanordnung von hoher Kompaktheit und Leistungsfähigkeit für Wärme-Zerstreuung

Speicherkarte.

Modulare Mikrowellen-Anordnungseinheit und ihre Verbindungsstruktur

ELEKTRISCHE SCHALTUNGSBAUGRUPPE IN MEHRSCHICHTBAUWEISE UND VERFAHREN ZU DEREN HERSTELLUNG

Sensorsystem und Abdeckvorrichtung für ein Sensorsystem

Die Erfindung betrifft ein Sensorsystem mit einer Sensorvorrichtung (12) mit einer Außenfläche (28), an welcher mindestens ein elektrischer Prüfkontakt (30) angeordnet ist, und einer Abdeckvorrichtung (14), welche zumindest teilweise ein elektrisch isolierendes Material aufweist und mechanisch mit der Sensorvorrichtung (12) verbunden ist, wobei die Abdeckvorrichtung (14) derart ausgebildet ist, dass sie den mindestens einen elektrischen Prüfkontakt (30) der Sensorvorrichtung (12) so bedeckt, dass die Abdeckvorrichtung (14) eine Kontaktierung des mindestens einen elektrischen Prüfkontaktes (30) von außerhalb des Sensorsystems (10) verhindert. Die Erfindung betrifft ferner eine Abdeckvorrichtung für ein Sensorsystem (10) mit einer Sensorvorrichtung (12), wobei die Sensorvorrichtung (12) eine Außenfläche (28) aufweist, an welcher mindestens ein elektrischer Prüfkontakt (30) angeordnet ist, und wobei die Abdeckvorrichtung (14) zumindest teilweise ein elektrisch isolierendes Material aufweist ...

Innere Leiterstruktur einer Halbleiteranordnung

Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung

Anordnung, umfassend:einen ersten Halbleiterchip, der eine erste Kontaktstelle auf einer ersten Seite umfasst;einen zweiten Halbleiterchip, der eine erste Kontaktstelle auf einer ersten Seite umfasst, wobei der zweite Halbleiterchip über dem ersten Halbleiterchip platziert ist und die erste Seite des ersten Halbleiterchips der ersten Seite des zweiten Halbleiterchips zugewandt ist; genau eine Schicht aus einem elektrisch leitfähigen Material, die zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet ist, wobei die genau eine Schicht aus einem elektrisch leitfähigen Material die erste Kontaktstelle des ersten Halbleiterchips elektrisch mit der ersten Kontaktstelle des zweiten Halbleiterchips koppelt;eine Passivierungsschicht, die einen Teil der ersten Seite des ersten Halbleiterchips außerhalb der ersten Kontaktstelle überdeckt; undeinen auf der Passivierungsschicht angebrachten dritten Halbleiterchip,wobei der erste und der zweite Halbleiterchip jeweils Leistungs-Halbleiterchips ...

Leistungshalbleiteranordnung, geeignet zur Automation der Herstellung

LED Modul

Ein LED-Modul (Licht emittierende Diode LED) (1) beinhaltet ein Substrat (10); einen Resist (20), der eine Mehrzahl von Schichten beinhaltet, über dem Substrat (10); und ein LED-Element (30), das über dem Resist (20) durch einen Klebstoff (40) montiert ist. Der Klebstoff (40) beinhaltet ein Silikon- bzw. Siliziumharz vom Additionsreaktionstyp. In dem Resist (20) ist wenigstens eines vom Schwefelgehalt, Phosphorgehalt und Stickstoffgehalt einer höher positionierten Schicht der Mehrzahl von Schichten niedriger als bei einer niedriger positionierten Schicht der Mehrzahl von Schichten.

LEISTUNGSELEKTRONIKEINHEIT

Aufbau für mindestens einen mit elektronischen und/oder elektrischen Bauelementen bestückten Träger

Die Erfindung betrifft einen Aufbau für mindestens einen mit elektronischen und/oder elektrischen Bauelementen bestückten Träger, bei dem auf einer Oberfläche des Trägers, der aus einem dielektrischen Werkstoff gebildet ist, elektrische Leiterbahnen angeordnet sind. An der gegenüberliegenden Oberfläche des Trägers ist eine elektrisch leitfähige Schicht und/oder ein elektrisch leitfähiges Bauelement angeordnet und mit dem Träger verbunden. Im äußeren Randbereich des Trägers ist mindestens ein mit einem elektrischen leitenden Werkstoffgebildetes Element angeordnet, wobei der äußere Rand des mindestens einen Elements einen gleichen oder größeren Abstand zur jeweiligen Trägeroberfläche aufweist. Der Abstand zwischen der dem elektrisch leitfähigen Bauelement zugewandten Oberfläche des Trägers kann in einem kritischen Bereich des äußeren Randes des Trägers zur dem Träger zugewandten Oberfläche des Elements verändert oder im kritischen Bereich strukturiert sein. Im kritischen Bereich kann auf ...

Leistungshalbleitermodul mit zweiteiligem Gehäuse

Die Erfindung betrifft ein Leistungshalbleitermodul (1) zur Anordnung auf einem Kühlkörper (20), wobei das Leistungshalbleitermodul (1) Folgendes aufweist: mindestens ein Substrat (4), welches eine erste, für eine dem Kühlkörper (20) zugewandte Anordnung und zur thermischen leitfähigen Verbindung mit diesem bestimmte Seite aufweist; wenigstens ein auf einer der ersten gegenüberliegenden, zweiten Seite des Substrats (4) angeordnetes Leistungshalbleiterbauelement (14); und ein elektrisch isolierendes Gehäuse (2, 3), welches einen Hohlraum definiert in dem das Substrat (4) und das wenigstens eine Leistungshalbleiterbauelement (14) aufgenommen sind; wobei das Gehäuse (2, 3) einen Rahmen (2), welches das wenigstens eine Substrat (4) rahmenartig umgibt und eine am Kühlkörper (20) mit Befestigungsmitteln (11) zu befestigte Haube (3) aufweist, und wobei die Haube (2) wenigstens einen zur Anlage an das Substrat (4) vorgesehenen Druckstempel (7) aufweist, um wenigstens bei Befestigung des Leistungshalbleitermoduls ...

MIKROGEHAEUSE FUER EINEN ELEKTRONISCHEN SCHALTKREIS UND HYBRIDSCHALTKREIS, WELCHER EIN SOLCHES MIKROGEHAEUSE AUFWEIST

HF-Frontend für ein Automobilradarsystem

Es wird eine Anordnung (1) für ein HF-Frontend eines linsenbasierten 77-GHz Automobilradarsystems beschrieben, aufweisend ein HF-Substrat (3) aufweisend eine Oberseite (3a) und eine Unterseite (3b), und einen Halbleiterchip (2), wobei der Halbleiterchip (2) auf der Oberseite (3a) des HF-Substrats (3) angeordnet ist, und wobei das HF-Substrat (3) ein mechanisch festes Material aufweist. Ferner wird ein Verfahren zur Herstellung einer Anordnung (1) für ein HF-Frontend eines linsenbasierten 77-GHz Automobilradarsystems sowie eine Verwendung einer Anordnung (1) für ein HF-Frontend in einem linsenbasierten 77-GHz Automobilradarsystem beschrieben.

INTEGRIERTES SCHALTUNGSPACKAGE UND VERFAHREN

In einer Ausführungsform weist eine Struktur Folgendes auf: einen ersten integrierten Schaltungsdie, der erste Die-Anschlüsse aufweist; eine erste Dielektrikumsschicht auf den ersten Die-Anschlüssen; erste leitfähige Durchkontaktierungen, die sich durch die erste Dielektrikumsschicht hindurch erstrecken, wobei die ersten leitfähigen Durchkontaktierungen an eine erste Untergruppe der ersten Die-Anschlüsse angeschlossen sind; einen zweiten integrierten Schaltungsdie, der an eine zweite Untergruppe der ersten Die-Anschlüsse mit ersten aufschmelzbaren Anschlüssen gebondet ist; ein erstes Verkapselungsmaterial, das den zweiten integrierten Schaltungsdie und die ersten leitfähigen Durchkontaktierungen umgibt, wobei das erste Verkapselungsmaterial und der erste integrierte Schaltungsdie seitlich angrenzend sind; zweite leitfähige Durchkontaktierungen benachbart zu dem ersten integrierten Schaltungsdie; ein zweites Verkapselungsmaterial, das die zweiten leitfähigen Durchkontaktierungen, das erste ...

Leistungshalbleitervorrichtung

Leistungshalbleitervorrichtung, bei der folgende Elemente in Spritzharz eingeschlossen sind: ein Schaltungssubstrat, das eine metallische Wärmeabführeinrichtung beinhaltet und das eine Isolierschicht mit hoher Wärmeleitfähigkeit beinhaltet, die mit der einen Oberfläche der metallischen Wärmeabführeinrichtung verbunden ist und ein Verdrahtungsmuster aufweist, das auf einer Oberfläche der Isolierschicht mit hoher Wärmeleitfähigkeit vorgesehen ist, die zu der mit der metallischen Wärmeabführeinrichtung verbundenen Oberfläche der Isolierschicht mit hoher Wärmeleitfähigkeit entgegengesetzt ist; ein Leistungshalbleiterelement, das mit einem Element-Montagebereich des Verdrahtungsmusters verbunden ist; und eine Seitenfläche eines zylindrischen Verbindungsbereichs für den externen Anschluß, der auf dem Verdrahtungsmuster in elektrischer Verbindung mit dem Leistungshalbleiterelement vorgesehen ist und in den ein externer Anschluß einsetzbar und mit diesem verbindbar ist, wobei: der zylindrische ...

Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die diese verwendet

Halbleitervorrichtung, die umfasst:ein Halbleiterelement; undeine Schichtstruktur, die eine erste Harzschicht, eine zweite Harzschicht und eine dritte Harzschicht enthält, die in dieser Reihenfolge geschichtet sind, um eine auf einer Seite des Halbleiterelements angeordnete Hauptelektrode zu bedecken,wobei die Schichtstruktur einen ersten Bereich (201) mit der ersten Harzschicht in Kontakt mit der zweiten Harzschicht und einen zweiten Bereich (202) mit der ersten Harzschicht in Kontakt mit der dritten Harzschicht enthält, wobei die beiden Bereiche um die Mitte des Halbleiterelements angeordnet sind,wobei zumindest ein Teil des zweiten Bereichs (202) näher zu der Mitte des Halbleiterelements als der erste Bereich (201) angeordnet ist,die erste Harzschicht durch Photolithographie gemustert ist undeine Begrenzung von zumindest einem Teil des zweiten Bereichs (202) als Muster für die Bilderkennung im Konfektionierungsprozess verwendet wird.

Bonddraht für Halbleitervorrichtung

Bonddraht für eine Halbleitervorrichtung, wobei der Bonddraht aufweist:ein Cu-Legierungskernmaterial; undeine auf einer Oberfläche des Cu-Legierungskernmaterials gebildete Pd-Überzugschicht, wobeibei Messung von Kristallorientierungen auf einem Querschnitt des Kernmaterials in senkrechter Richtung zu einer Drahtachse des Bonddrahts eine Kristallorientierung <100> im Winkel von höchstens 15 Grad zu einer Drahtachsenrichtung einen Anteil von mindestens 30 % unter Kristallorientierungen in Drahtachsenrichtung hat,eine mittlere Kristallkorngröße im Querschnitt des Kernmaterials in senkrechter Richtung zur Drahtachse des Bonddrahts 0,9 µm oder mehr und 1,5 µm oder weniger beträgt, undder Bonddraht ein oder mehrere Elemente enthält, die aus Ga und Ge ausgewählt sind, und eine Konzentration der Elemente insgesamt 0,011 bis 1,5 Masse-% relativ zum gesamten Draht beträgt.

KAPAZITIVE VORRICHTUNG.

Halbleitervorrichtung

Die Aufgabe der vorliegenden Offenbarung besteht darin, das Leitungsrauschen in einer Halbleitervorrichtung zu unterdrücken. Eine Halbleitervorrichtung (101) umfasst eine Inverter-Sektion (11), die ein Vollbrücken-Inverter ist, und eine Rückfluss-Sektion (12), die zwischen Ausgangsanschlüssen (U und V) der Inverter-Sektion (11) kurzschließt, worin Impedanzen (51 und 52) zwischen je einer der Freilaufdioden (31 und 32) des oberen Arms und den Ausgangsanschlüssen (U und V) vorgesehen sind und Impedanzen (53 und 54) zwischen den Freilaufdioden (33 und 34) des unteren Arms und dem Eingangsanschluss (N) in der Inverter-Sektion (11) vorgesehen sind und die Impedanzen (51 bis 54) größer sind als eine parasitäre Impedanz einer Verdrahtung unter der Annahme, dass die IGBTs (21 bis 24) und die Ausgangsanschlüsse (U und V) oder die IGBTs und der Eingangsanschluss (N) nur mittels der Verdrahtung verbunden sind.

Leiterplatten mit selbsttragender Verbindung zwischen den Seiten.

Leiterplatte, Hochfrequenzmodul und Radarvorrichtung

Die Erfindung bezieht sich auf eine Leiterplatte. Die Leiterplatte (10) umfasst ein Substrat (1), eine Wellenleiterleitung (2) und einen laminierten Wellenleiter (3). Die Wellenleiterleitung (2) ist zumindest teilweise auf einer ersten Oberfläche des Substrats (1) angeordnet. Die Wellenleiterleitung (2) überträgt ein Hochfrequenzsignal. Der laminierte Wellenleiter (3) ist innerhalb des Substrats (1) ausgebildet. Der laminierte Wellenleiter (3) ist mit der Wellenleiterleitung (2) elektromagnetisch gekoppelt und weist einen Ausleitungsabschnitt (3a) auf, der vom Inneren des Substrats (1) zu einer anderen Oberfläche als der ersten Oberfläche ausgeleitet ist. Der laminierte Wellenleiter (3) umfasst eine dielektrische Schicht (31), zwei Hauptleiterschichten (32) und eine Durchgangsleitergruppe (33). Die zwei Hauptleiterschichten (32) legt die dielektrische Schicht (31) in einer Dickenrichtung davon ein. In der Durchgangsleitergruppe (34) sind mehrere Durchgangsleiter (33) entlang einer Hochfrequenzsignal-Übertragungsrichtung ...

Elektrischer Schaltungsapparat

ELEKTRONISCHE VORRICHTUNG

Eine elektronische Vorrichtung beinhaltet ein Substrat (31), einen ersten Metallfilm (36), einen Isolierfilm (37) und einen zweiten Metallfilm (38). Das Substrat hat eine Oberfläche (31a). Der erste Metallfilm ist auf der einen Oberfläche angeordnet. Der Isolierfilm ist auf der einen Oberfläche in einem Zustand angeordnet, in dem er den ersten Metallfilm bedeckt. Der Isolierfilm hat ein Kontaktloch (37a), das den ersten Metallfilm freilegt. Der zweite Metallfilm ist von einem Abschnitt des ersten Metallfilms, der von dem Kontaktloch freigelegt ist, zu einer Peripherie des Kontaktlochs des Isolierfilms angeordnet. Der Anschlussflächenabschnitt ist durch Laminieren des ersten Metallfilms und des zweiten Metallfilms ausgebildet. Der Isolierfilm hat einen Schlitz als eine Belastungsreduzierungsstruktur (37b).

Coupler manufacturing method

The method involves using a transmitter (2) which converts an electric signal into a modulated radiation, while an opposite, electrically insulated receiver (3) converts the modulated radiation into another electric signal. The two active elements are mounted on mutually opposite sides of the transparent dielectric foil (4) for modulated radiation. The dielectric foil is mounted in a prepared aperture of a lead frame (6), forming leads for the active elements. The coupler is completely encapsulated by a housing substance, with the exception of the lead frame external leads. Pref. conductive tracks (5, 5') are deposited on both sides of the foil prior to mounting of the active elements.

LICHTGEKOPPELTE HALBLEITEREINRICHTUNG UND VERFAHREN ZUR HERSTELLUNG VON LICHTGEKOPPELTEN HALBLEITEREINRICHTUNGEN

Funktionelles Laminat

Die Erfindung betrifft ein Verfahren zur Herstellung eines funktionellen Laminats (14), wobei das Verfahren die Schritte umfasst: - Bereitstellen mindestens einer thermoplastischen Kunstofffolie als Substratschicht (8), - Erzeugen mindestens eines Durchbruchs (9) in der Substratschicht (8), - Einbringen mindestens einer funktionellen Komponente (1) in den Durchbruch (9), - Laminieren der Substratschicht (8) mit mindestens einer weiteren Kunststofffolie als Deckschicht (10, 10.1, 10.2) unter Druck und Zuführung von Wärme. Ein weiches, elastisches und temperaturbeständiges Einbettungsmaterial wird so angeordnet, dass die funktionelle Komponente (1) zumindest in der Substratschicht (8) vom Einbettungsmaterial umgeben ist, das einen Wärmeausdehnungskoeffizienten aufweist, der mindestens so groß wie ein Wärmeausdehnungskoeffizient des Materials der Substratschicht (8) ist, wobei das Einbettungsmaterial und das Material der Substratschicht (8) ein ähnliches oder gleiches Schrumpfverhalten bei ...

BRÜCKE FÜR RADIOFREQUENZ- (RF) MULTI-CHIP-MODULE

Ausführungsbeispiele können sich auf ein Radiofrequenz- (RF) Multi-Chip-Modul beziehen, das einen ersten RF-Die und einen zweiten RF-Die umfasst. Der erste und zweite RF-Die können mit einem Package-Substrat an einer inaktiven Seite des jeweiligen Dies gekoppelt sein. Eine Brücke kann mit einer aktiven Seite des ersten und zweiten RF-Dies gekoppelt sein, sodass der erste und zweite RF-Die kommunikativ durch die Brücke gekoppelt sind und sodass sich der erste und zweite RF-Die zumindest teilweise zwischen dem Package-Substrat und der Brücke befinden. Andere Ausführungsbeispiele können beschrieben oder beansprucht sein.

Stromversorgungsschaltung einer integrierten Schaltung

Herstellung kompakter optoelektronischer Baugruppen

Optoelektronische Baugruppe (1000), umfassend:- einen Halbleiter-Wafer (1002) mit einer ersten Oberfläche (1005) und einer zweiten Oberfläche (1013) auf gegenüberliegenden Seiten des Wafers (1002), wobei die Höhe des Halbleiter-Wafers (1002) 100 µm bis 400 µm beträgt;- eine elektronische Schaltkreisstrukur (1004) auf der ersten Oberfläche (1005) des Wafers (1002), die elektrisch mit einem optoelektronischen Bauelement (108) verbunden ist;- sich von der elektronischen Schaltkreisstruktur (1004) durch den Halbleiter-Wafer (1002) zur zweiten Oberfläche (1013) erstreckende Kontaktlöcher (1010) mit einer Metallisierung (1011) auf inneren Oberflächen der Kontaktlöcher (1010);- eine thermische Kontaktfläche (1007) aus Metall auf der ersten Oberfläche (1005) des Wafers zum Transport von Wärme weg vom optoelektronischen Bauelement (108);- von der thermischen Kontaktfläche (1007) elektrisch isolierte und davon getrennt angeordnete Kontaktflächen (1009) auf einer freigelegten Oberfläche der elektronischen ...

Halbleitermodul, Halbleitervorrichtung und Fahrzeug

Eine Basisplatte (1) weist eine fixierte Oberfläche und eine abstrahlende Oberfläche, die eine der fixierten Oberfläche gegenüberliegende Oberfläche ist, auf. Ein isolierendes Substrat (3) ist mit der fixierten Oberfläche der Basisplatte (1) verbunden. Leitfähige Muster (4, 5) sind auf dem isolierenden Substrat (3) vorgesehen. Halbleiter-Chips (7, 8) sind mit dem leitfähigen Muster (4) verbunden. Ein Al-Draht (12) verbindet obere Oberflächen des Halbleiter-Chips (8) mit dem leitfähigen Muster (5). Das isolierende Substrat (3), die leitfähigen Muster (4, 5), die Halbleiter-Chips (7 bis 10) und die Al-Drähte (11 bis 13) sind mit einem Harz (16) eingeschlossen. Die Basisplatte (1) weist ein Metallteil (19) und ein verstärkendes Teil (20), das in dem Metallteil (19) vorgesehen ist, auf. Ein Youngscher Modul des verstärkenden Teils (20) ist größer als ein Youngscher Modul des Metallteils (19).

Energieumwandlungseinheit und Modul für ihren Aufbau.

Leistungshalbleitermodul

Ein Leistungshalbleitermodul wird bereitgestellt, das eine Induktivität zwischen Verdrahtungsleitungen im Leistungshalbleitermodul reduziert, um eine Unterbindung eines Bruchs des Leistungshalbleiterelements durch eine Stoßspannung zu ermöglichen. Das Leistungshalbleitermodul: einen positiven Zweig und einen negativen Zweig, die durch eine Reihenschaltung von Halbleiterelementen (6) des lichtbogenselbstlöschenden Typs gebildet sind, und die an einer Reihenanschlussstelle zwischen den Halbleiterelementen (6) des lichtbogenselbstlöschenden Typs angeschlossen sind; eine positivseitige Gleichstromelektrode (10), eine negativseitige Gleichstromelektrode (11) und eine Wechselstromelektrode (12), die an den positiven Zweig und den negativen Zweig angeschlossen sind; und ein Substrat (2), auf dem ein Verdrahtungsmuster (3, 4) ausgebildet ist, wobei das Verdrahtungsmuster (3, 4) die Halbleiterelemente (6) des lichtbogenselbstlöschenden Typs des positiven Zweigs und des negativen Zweigs an die positivseitige ...

Insulating material metal composite substrate, particularly ceramic metal composite substrate, has insulating layer, metal conductive paths, and power elements

The insulating material metal composite substrate has an insulating layer, metal conductive paths, and power elements, where the power element is arranged on a side of the insulating material metal composite substrate. The electrically conductive connecting elements are provided with two ends (30,31). The insulating material metal composite substrate has a metal plate, at which one end of the electrically conductive connecting elements is arranged. The metal plate is an aluminum plate (2).

Semiconductor power module with excess current protection unit has fuse unit surrounded by explosion protection material connected across conductive tracks by narrower leads than power semiconductor

A semiconductor power module (1) with an excess current protection unit comprises a housing with external load connections (42, 44, 46) and a substrate with mutually insulated metallic connection tracks of different polarity, at least one with a semiconductor power element (70, 72) with a connection of given cross-section. A fuse unit comprises a second connection element of smaller lead cross-section between two tracks or a track and a load connection and this unit is encased in a section of explosion-protecting material.

Semiconductor module, has semiconductor chip stack arranged on wiring substrate, where heat conducting layer e.g. foil with anisotropic heat conducting particles is arranged between semiconductor chips

The semiconductor module has a semiconductor chip stack (2) arranged on a wiring substrate (3), where a heat conducting layer e.g. a foil (19) with anisotropic heat conducting particles is arranged between semiconductor chips (4,5). The layer has anisotropic heat conducting particles in vertical direction to the layer and/or foil and lower heat conductivity towards the layer and/or the foil. Independent claims are also included for the following: (1) foil for heat dissipation of semiconductor chip stack (2) method for the production of a semiconductor module.

Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung

Ein Verfahren zum Bilden von Mehrchipgehäusen, mit folgenden Schritten: Positionieren einer ersten integrierten Schaltung (202) in einer mit der Vorderseite nach oben zeigenden Position über einem Substrat (204), das eine erste Substratoberfläche definiert und eine Mehrzahl von Kontaktbereichen (216, 218) aufweist, wobei in der mit der Vorderseite nach oben zeigenden Position eine erste Oberfläche der ersten integrierten Schaltung (202) und die erste Substratoberfläche in einer einander zugewandten Beziehung sind und eine zweite Oberfläche der ersten integrierten Schaltung (202) von dem Substrat (204) abgewandt ist; wobei die erste integrierte Schaltung (202) eine erste Mehrzahl von Anschlussflächen (312) aufweist, die auf der zweiten Oberfläche der ersten integrierten Schaltung (202) angeordnet sind; Positionieren zumindest eines Abschnitts einer zweiten integrierten Schaltung (206) über zumindest einem Abschnitt der ersten integrierten Schaltung (202), so dass die zweite Oberfläche der ...

Electronic circuit arrangement has circuit supporting plate and cooling agent passage has heat sink which is coupled thermally with flat side

The circuit arrangement (10) has circuit supporting plate (12) for the wiring of components (20) of the circuit arrangement. The flat side (22) borders directly on the cooling agent passage (24).The cooling agent passage has a heat sink (26) and is coupled thermally with the flat side. The flat side at the cooling agent passage is formed of a metallic layer, in particular copper layer.

Connection between sensor terminal and conductor path applied to glass plate uses conductive connection element ultrasonically welded to conductor path

Connection is provided by electrically conductive connection element (11), e.g. bonding wire, which is ultrasonically welded to conductor path (5) applied to surface of glass plate (1) and which is coupled to sensor terminal (13) mounted on glass plate. Surface (3) of glass plate is ridged at point of connection between conductor path and connection element, ultrasonic welding position lying in furrow between 2 ridges (4). An Independent claim for an application of a sensor terminal connection for a ceramic glass cooking hob surface is also included.

Verfahren zum Herstellen eines gestapelten Chip-Paketes

Verfahren zum Herstellen eines gestapelten Chip-Paketes, mit den Schritten: Anbringen eines ersten Substrates einschließlich eines ersten zentralen Fensters auf einem ersten Halbleiter-Chip mit einer Vielzahl von auf dem zentralen Teil angeordneten Verbindungsplatten; Bilden einer ersten Verbindungsleitung, die den ersten Halbleiter-Chip und das erste Substrat verbindet; Anbringen eines zweiten ein zweites zentrales Fenster aufweisenden Substrates auf einem zweiten Halbleiter-Chip mit einer Vielzahl von auf dem zentralen Teil angeordneten Verbindungsplatten; Bilden einer zweiten Verbindungsleitung, die den zweiten Halbleiter-Chip und das zweite Substrat verbindet; Zusammenführen der Rückseiten des sich ergebenden ersten und des sich ergebenden zweiten Halbleiter-Chips; Bilden einer dritten Verbindungsleitung, die das erste und das zweite Substrat verbindet; Bilden eines Gusskörpers, welcher die erste, die zweite und die dritte Verbindungsleitung überdeckt; und Anbringen einer leitenden ...

Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Es handelt sich um ein elektronisches Bauelement (100a, 100b, 200), insbesondere ein optoelektronisches Bauelement. Das elektronische Bauelement weist ein Substrat (124, 224) mit mindestens einer Halbleiterchip-Kontaktschicht (110a, 110b, 210) auf. Auf der Halbleiterchip-Kontaktschicht (110a, 110b, 210) ist ein Halbleiterchip (102, 202) angeordnet. Zwischen der Halbleiterchip-Kontaktschicht (110a, 110b, 210) und einer dem Substrat (124, 224) zugewandten Kontaktfläche (104, 204) des Halbleiterchips (102, 202) ist eine Poren aufweisende Verbindungsschicht (106, 206) angeordnet.

Elektronische Vorrichtung und Verfahren zu deren Fertigung

Eine elektronische Vorrichtung weist ein Leistungselement (30) auf einem ersten Substrat (10) und eine elektronische Komponente (40) auf einem zweiten Substrat (20) auf. Das erste und das zweite Substrat (10, 20) sind derart übereinander angeordnet, dass das Leistungselement (30) und die elektronische Komponente (40) zwischen dem ersten und dem zweiten Substrat (10, 20) angeordnet werden können. Ein erstes Ende eines ersten Drahtes (50) ist mit dem Leistungselement (30) verbunden. Ein zweites Ende des ersten Drahtes (50) ist mit dem ersten Substrat (10) verbunden. Ein mittlerer Abschnitt des ersten Drahtes (50) ragt in Richtung des zweiten Substrats (20). Ein erstes Ende eines zweiten Drahtes (60) ist mit dem Leistungselement (30) verbunden. Ein zweites Ende des Drahtes (60) erstreckt sich über eine Oberseite (51) des mittleren Abschnitts des ersten leitfähigen Elements (50) und ist mit dem zweiten Substrat (20) verbunden.

Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse

Metallisierung (30) für eine Keramik (10), aufweisend: – eine ein Metall aufweisende Basisschicht (12), – eine Haftschicht (14), wobei die Haftschicht (14) Palladium aufweist und die Schichtdicke der Haftschicht (14) zwischen 0,1 und 5,0 μm beträgt, – eine lötfähige Schicht (16) aus einem nicht ferro-magnetischen Material, wobei sich das Material der Haftschicht (14) vom Material der lötfähigen Schicht (16) unterscheidet, und – eine Oxidationsschutzschicht (20).

GEHAEUSE FUER HALBLEITERSYSTEME

Elektronische lichtemittierende Anordnung und Verfahren zu ihrer Herstellung

Eine elektronische lichtemittierende Anordnung umfasst einen Systemträger, eine über einer ersten Oberfläche des Systemträgers angeordnete Leuchtdiode, einen Halbleiterchip, der eine elektronische Schaltung zum Ansteuern der Leuchtdiode umfasst, wobei der Halbleiterchip über einer zweiten Oberfläche des Systemträgers gegenüber der ersten Oberfläche des Systemträgers angeordnet ist.

Verfahren zum elektrischen Verbinden eines Kontaktfeldes eines Halbleiterchips mit zumindest einer Kontaktfläche sowie danach hergestellte Chipkarte

HERSTELLUNG EINES BAUTEILS FÜR EINE HALBLEITERSCHALTUNG

GITTERANORDNUNG UND VERFAHREN ZU DEREN HERSTELLUNG

Schaltungsmodul

KONTAKTLOSES ELEKTRONISCHES MODUL FÜR KARTE ODER ETIKETTE

Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung

Eine Packung (100), die mindestens einen elektronischen Chip (102), einen ersten wärmeabführenden Körper (104), der thermisch mit einer Hauptoberfläche des mindestens einen elektronischen Chips (102) gekoppelt ist und dafür ausgelegt ist, Wärmeenergie von dem mindestens einen elektronischen Chip (102) abzuführen, ein Kapselungsmittel (108), das mindestens einen Teil des mindestens einen elektronischen Chips (102) und einen Teil des ersten wärmeabführenden Körpers (104) verkapselt, wobei mindestens ein Teil einer Oberfläche des ersten wärmeabführenden Körpers (104) aufgeraut ist.

Schaltungsträger, Leistungsschaltungsanordnung mit einem Schaltungsträger, Verfahren zum Herstellen eines Schaltungsträgers

Offenbart wird ein Schaltungsträger (ST) zum Halten eines elektrischen Leistungsbauelements (BE), umfassend: – einen Kühlkörper (KK) aus einem Metall oder einer Metalllegierung zum Halten und zum Kühlen des Leistungsbauelements (BE); – eine Isolierschicht (IS) aus einer elektrisch isolierenden Keramik, welche auf einer Oberfläche (OF1) des Kühlkörpers (KK) ausgebildet ist und zur elektrischen Isolation zwischen dem Leistungsbauelement (BE) und dem Kühlkörper (KK) dient; – eine Leiterbahnschicht (LS) aus Aluminium oder einer Aluminiumlegierung, welche auf einer von dem Kühlkörper (KK) abgewandten Oberfläche (OF2) der Isolierschicht (IS) ausgebildet ist und zur Herstellung flächiger, mechanischer und elektrischer Verbindung zu dem Leistungsbauelement (BE) dient; – eine elektrisch leitende Kontaktschicht (KS) aus Kupfer oder einer Kupferlegierung, welche auf einer vom Kühlkörper (KK) abgewandten Oberfläche (OF3) der Leiterbahnschicht (LS) ausgebildet ist und zur Herstellung flächiger, mechanischer ...

PACKAGES FOR ENCLOSING SEMICONDUCTOR ELEMENTS

Halbleitervorrichtung und Halbleitervorrichtungs-Herstellverfahren

Es wird eine Halbleitervorrichtung bereitgestellt, um ein Knicken eines Anschlussstifts in der Halbleitervorrichtung mit einer Leiterplatte, in der der Anschlussstift eingepresst wird, zu verhindern, wobei die Halbleitervorrichtung eine Leiterplatte, mehrere in die Leiterplatte eingepresste Stifte, einen Harzblock, in dem mehrere Durchgangslöcher ausgebildet sind, wobei die mehreren Stifte jeweils in die mehreren Durchgangslöcher eingepresst sind, und ein Harzgehäuse, das mindestens einen Teil der Leiterplatte und des Harzblocks abdeckt, umfasst.

Modul für eine Videowand

Die Erfindung betrifft ein Modul für eine Videowand, mit einer Vielzahl von Bild-pixeln, wobei ein Bildpixel von wenigstens einem ersten und einem zweiten Leuchtchip gebildet wird, wobei jeder Leuchtchip einen ersten und einen zweiten elektrischen Anschluss aufweist, wobei der erste Leuchtchip eines Bildpixels mit dem ersten elektrischen Anschluss mit einer ersten Stromleitung verbunden ist, wobei der erste Leuchtchip eines Bildpixels mit dem zweiten elektrischen Anschluss mit einer dritten Stromleitung verbunden ist, wobei der zweite Leuchtchip eines Bildpixels mit dem ersten elektrischen Anschluss mit einer zweiten Stromleitung verbunden ist, und wobei der zweite Leuchtchip eines Bildpixels mit dem zweiten elektrischen Anschluss mit einer vierten Stromleitung verbunden ist.

Optoelektronisches Halbleiterbauteil

In mindestens einer Ausführungsform des optoelektronischen Halbleiterbauteils (1) umfasst dieses einen Träger (2) sowie mindestens einen optoelektronischen Halbleiterchip (3), der an einer Trägeroberseite (20) angebracht ist. Weiterhin beinhaltet das Halbleiterbauteil (1) mindestens einen Bonddraht (4), über den der Halbleiterchip (3) elektrisch kontaktiert ist, sowie mindestens einen Abdeckkörper (5), der auf einer Strahlungshauptseite (30) angebracht ist und der den Bonddraht (4) überragt. Zumindest eine reflektierende Vergussmasse (6) umgibt den Halbleiterchip (3) in lateraler Richtung und reicht mindestens bis zu der Strahlungshauptseite (30) des Halbleiterchips (3). Der Bonddraht (4) ist vollständig von der reflektierenden Vergussmasse (6) oder vollständig von der reflektierenden Vergussmasse (6) zusammen mit dem Abdeckkörper (5) überdeckt.

Leistungshalbleitervorrichtung und Verfahren zum Herstellen derselben

Leistungshalbleitervorrichtung mit:einem Isoliersubstrat (1);einem Schaltungsmuster (6), das an einer oberen Fläche des Isoliersubstrats (1) ausgebildet ist;einem Leistungshalbleiter (7), der an dem Schaltungsmuster (6) ausgebildet ist;einer Vielzahl an Elektrodenanschlüssen (8), die senkrecht zu dem Schaltungsmuster (6) oder dem Leistungshalbleiter (7) so ausgebildet sind, dass sie mit externen Anschlüssen verbindbar sind;einer integrierten Harzbuchse (10), in der eine Vielzahl von Buchsenteilen (9) integriert ist, wobei die vielen Buchsenteile (9) entsprechend an die vielen Elektrodenanschlüsse (8) von der oberen Seite der vielen Elektrodenanschlüsse (8) angebracht sind und an ihren beiden Enden Öffnungen haben; undeinem Dichtharz (16), das das Isoliersubstrat (1), das Schaltungsmuster (6), den Leistungshalbleiter (7), die Elektrodenanschlüsse (8), und die integrierte Harzbuchse (10) abdeckt; wobeidie Buchsenteile (9) der integrierten Harzbuchse (10) an die Elektrodenanschlüsse (8) so ...

Power semiconductor module

The module has a housing and a metal base carrying electrically and thermally insulating substrates with conducting tracks and six adjacent controllable power semiconductor switches (1-6), each attached to one track and electrically connected to it. Load current connections are connected to the housing wall. Bonding areas (35-43) on the underside of the substrate are connected to the switches via bonding wires. At least one additional conducting track (30-32) is provided for each two adjacent switches. Each additional track is connected via bonding wires to one of the bonding surfaces and/or to at least one of the adjacent switches and/or to the additional track of the adjacent two switches. There are at least six load current connections with six bonding surfaces. The conducting tracks of two adjacent switches can be directly connected via bonding wires.

Verfahren zur Herstellung mindestens eines strahlungsemittierenden und/oder -empfangenden Halbleiterbauteils und Halbleiterbauteil

Es wird ein Verfahren zur Herstellung mindestens eines strahlungsemittierenden und/oder -empfangenden Halbleiterbauteils (100) angegeben. Bei einem Verfahrensschritt wird ein Trägerkörper (1) mit einer Montagefläche (101) bereitgestellt. Bei einen weiteren Verfahrensschritt wird ein Barriererahmen (6) auf der Montagefläche (101) ausgebildet, derart dass der Barriererahmen (6) einen Montagebereich (110) der Montagefläche (101) lateral umschließt. Bei einem weiteren Verfahrensschritt wird ein strahlungsemittierender und/oder -empfangender Halbleiterchip (4) innerhalb des Montagebereichs (110) auf der Montagefläche (101) montiert. Der Halbleiterchip (4) wird mit einem flüssigen Linsenmaterial vergossen, wobei das Linsenmaterial (7) innerhalb des Montagebereichs (110) auf die Montagefläche (101) aufgebracht wird. Das Linsenmaterial (7) wird gehärtet. Dabei sind die Montagefläche (101), der Barriererahmen (6) und das Linsenmaterial (7) derart aneinander angepasst, dass die Montagefläche (101 ...

Weichlotverbindung mit hoher Festigkeit

Modul mit einer Hochfrequenzschaltung

Leistungsmodul

Ein Leistungsmodul umfasst eine Leistungshalbleitervorrichtung und eine Chip-Komponente, die auf einem ersten und einem zweiten Schaltungsmuster angeordnet ist, welche elektrisch mit der Leistungshalbleitervorrichtung verbunden sind, und die derart angeordnet ist, dass sie das erste und das zweite Schaltungsmuster überbrückt. Die Chip-Komponente ist derart angeordnet, dass jeweils eine erste und eine zweite Elektrode auf dem ersten und dem zweiten Schaltungsmuster positioniert sind, und die erste und die zweite Elektrode und das erste und das zweite Schaltungsmuster sind jeweils mit Lotschichten verbunden. Zwischen einer unteren Fläche der Chip-Komponente und dem ersten Schaltungsmuster und zwischen der unteren Fläche der Chip-Komponente und dem zweiten Schaltungsmuster sind zwei Abstandhalter vorgesehen, die an Positionen nahe der ersten und der zweiten Elektrode jeweils parallel zueinander liegen. Die Lotschichten existieren nicht auf einer inneren Seite der beiden parallel zueinander ...

Inverter vom I-Typ mit drei Niveaus und Halbleitermodul

Ein Inverter vom I-Typ mit drei Niveaus enthält erste bis vierte Schaltvorrichtungen zwischen ersten und zweiten Potentialen, erste bis vierte Dioden und fünfte und sechste Dioden. Die ersten bis vierten Dioden sind jeweils mit den ersten bis vierten Schaltvorrichtungen antiparallel verbunden. Zwischen einem Verbindungsknoten der ersten und zweiten Schaltvorrichtungen und einem Verbindungsknoten der dritten und vierten Schaltvorrichtungen sind fünfte und sechste Dioden in Reihe und mit einer Reihenschaltung der zweiten und dritten Schaltvorrichtungen antiparallel verbunden. Ein Verbindungsknoten der fünften und sechsten Dioden ist mit einem Eingangsknoten mit einem Zwischenpotential verbunden. Ein Verbindungsknoten der zweiten und dritten Schaltvorrichtungen ist mit einem Ausgangsknoten verbunden. Die zweite Schaltvorrichtung und Diode sind aus einem ersten, rückwärts leitenden IGBT gebildet. Die dritte Schaltvorrichtung und Diode sind aus einem zweiten, rückwärts leitenden IGBT gebildet ...

Gehäuse eines integrierten Schaltkreises und Verfahren zum Bilden desselben

Eine Ausführungsform einer Gehäuse-auf-Gehäuse(PoP)-Vorrichtung umfasst eine Gehäusestruktur, einen Gehäuseträger und eine Vielzahl von Anschlüssen, die die Gehäusestruktur mit dem Gehäuseträger verbinden. Die Gehäusestruktur umfasst einen Logikchip, der mit einem Speicherchip verbunden ist, eine Formmasse, die den Speicherchip umschließt und eine Vielzahl leitfähiger Stifte, die sich durch die Formmasse hindurch erstrecken. Die Vielzahl der leitfähigen Stifte ist an Kontaktpolstern auf dem Logikchip befestigt.

Double molded chip scale package

Chip scale semiconductor packages and methods for making and using the same are described. The chip scale semiconductor packages (CSPs) contain a die with an integrated circuit device, a patterned plating layer, and a second interconnect structure formed from a Cu etched substrate that has a portion of an upper surface connected to the patterned plating layer, a side surface, and a bottom surface. The die can be attached to the patterned plating layer by a first interconnect structure that uses wirebonding or that uses a flip chip attachment process. The CSP contains a double molded structure where a first molding layer encapsulates the die, the patterned plating layer, the first interconnect structure, and the upper surface of the second interconnect structure. The second molding layer encapsulates the side surface of the second interconnect structure without encapsulating the bottom surface of the second interconnect structure. With such a configuration, the second molding layer helps control warpage during the manufacturing process and no printed circuit board (PCB) substrate is needed when the package is used in an electronic device since the signal routing is performed by the second interconnect structure. Other embodiments are described.

Semiconductor package having a stacked structure

A semiconductor package includes a substrate, a first semiconductor chip stacked on the substrate and a second semiconductor chip stacked on the first semiconductor chip. In the semiconductor package, the second semiconductor chip is rotated to be stacked on the first semiconductor chip. The semiconductor package is used in an electronic system.

Active energy ray-curable pressure-sensitive adhesive for re-release and dicing die-bonding film

Provided is an active energy ray-curable pressure-sensitive adhesive for re-release, which has a small influence on an environment or a human body, can be easily handled, can largely change its pressure-sensitive adhesiveness before and after irradiation with an active energy ray, and can express high pressure-sensitive adhesiveness before the irradiation with the active energy ray and express high releasability after the irradiation with the active energy ray. The active energy ray-curable pressure-sensitive adhesive for re-release includes an active energy ray-curable polymer (P), in which the polymer (P) includes one of a polymer obtained by causing a carboxyl group-containing polymer (P3) and an oxazoline group-containing monomer (m3) to react with each other, and a polymer obtained by causing an oxazoline group-containing polymer (P4) and a carboxyl group-containing monomer (m2) to react with each other.

Method for Reducing Chip Warpage

A method of forming an integrated circuit structure including providing a wafer comprising a front surface and a back surface, wherein the wafer comprises a chip; forming an opening extending from the back surface into the chip; filling an organic material in the opening, wherein substantially no portion of the organic material is outside of the opening and on the back surface of the wafer; and baking the organic material to cause a contraction of the organic material.

System-in-a-package based flash memory card

A system-in-a-package based flash memory card including an integrated circuit package occupying a small overall area within the card and cut to conform to the shape of a lid for the card. An integrated circuit may be cut from a panel into a shape that fits within and conforms to the shape of lids for a finished memory card, such as for example an SD Card. The integrated circuit package may be a system-in-a-package, a multi-chip module, or other arrangement where a complete electronic system is formed in a single package.

Semiconductor device and package

A semiconductor device includes a semiconductor substrate having an upper surface, a lower surface, a first side and a second side, wherein the lower surface has a slope so that the first side is thicker than the second side, and a circuit pattern including a bonding pad on the upper surface of the semiconductor substrate.

Stacked semiconductor package and method of fabricating the same

A stacked semiconductor package and an electronic system, the stacked semiconductor package including a plurality of semiconductor chips, a set of the semiconductor chips being stacked such that an extension region of a top surface of each semiconductor chip of the set extends beyond an end of a semiconductor chip stacked thereon to form a plurality of extension regions; and a plurality of protection layers on the extension regions and on an uppermost semiconductor chip of the plurality of semiconductor chips.

Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another

A microelectronic assembly includes first and second microelectronic elements. Each of the microelectronic elements has oppositely-facing first and second surfaces and edges bounding the surfaces. The first microelectronic element is disposed on the second microelectronic element with the second surface of the first microelectronic element facing toward the first surface of the second microelectronic element. The first microelectronic element preferably extends beyond at least one edge of the second microelectronic element and the second microelectronic element preferably extends beyond at least one edge of the first microelectronic element. A first edge of the first microelectronic element has a length that is smaller than a first edge of the second microelectronic element. A second edge of the first microelectronic element has a length that is greater than the second edge of the second microelectronic element.

Substrate for semiconductor element, method for manufacturing substrate for semiconductor element, and semiconductor device

Provided is a manufacturing method of a semiconductor element substrate including: a step of forming a first photoresist pattern on a first surface of a metallic plate, to form a semiconductor element mounting part, a semiconductor element electrode connection terminal, a wiring, an outer frame part, and a slit; a step of forming a second photoresist pattern on the second surface of the metallic plate; a step of forming the slit by half etching to connect the metallic chip with a four corners of the outer frame part; a step of forming a plurality of concaved parts on the second surface of the metallic plate; a step of forming a resin layer by injecting a resin to the plurality of concaved parts; and a step of etching the first surface of the metallic plate and forming the semiconductor element electrode connection terminal and the outer frame.

Semiconductor Device and Method of Forming RDL Wider than Contact Pad along First Axis and Narrower than Contact Pad Along Second Axis

A semiconductor device has a semiconductor die and first conductive layer formed over a surface of the semiconductor die. A first insulating layer is formed over the surface of the semiconductor die. A second insulating layer is formed over the first insulating layer and first conductive layer. An opening is formed in the second insulating layer over the first conductive layer. A second conductive layer is formed in the opening over the first conductive layer and second insulating layer. The second conductive layer has a width that is less than a width of the first conductive layer along a first axis. The second conductive layer has a width that is greater than a width of the first conductive layer along a second axis perpendicular to the first axis. A third insulating layer is formed over the second conductive layer and first insulating layer.

Surface mounted led structure and packaging method of integrating functional circuits on a silicon

The present invention relates to a surface mounted LED structure of integrating functional circuits on a silicon substrate, comprising the silicon substrate and an LED chip. Said silicon substrate has an upper surface of planar structure without grooves. An oxide layer covers the upper surface of the silicon substrate, and metal electrode layers are arranged in the upper surface of the oxide layer. The upper surfaces of said metal electrode layers are arranged with metal bumps, and the LED chip is flip-chip mounted to the silicon substrate. Two conductive metal pads are arranged on the lower surface of said silicon substrate, said conductive metal pads are electrically connected to the metal electrode layers on the upper surface of the silicon substrate by a metal lead arranged on the side wall of the silicon substrate. A heat conduction metal pad is arranged on the corresponding lower, surface of the silicon substrate just below the LED chip. Peripheral functional circuits required by LED are integrated on the upper surface of said silicon substrate. The structure of the present invention has advantages of good heat dissipation effect and small volume, and direct integration of functional circuits such as protection and drive circuits etc. in the silicon substrate achieves large-scale production package of wafer level, reducing the cost of packaging and lighting fixture.

Led package and method for manufacturing the same

An LED package includes a substrate, an LED chip, a bounding dam, and a first encapsulation. The substrate includes a first surface and a second surface opposite to the first surface. The LED chip is mounted on the first surface of the substrate. The bounding dam is formed on the first surface of the substrate and surrounds the LED chip. The bounding dam and the substrate cooperatively define a receiving space. The bounding dam is made of thermoset resin. The first encapsulation is formed in the receiving space and encloses the LED chip.

Semiconductor device

A semiconductor device which includes a substrate, a semiconductor element arranged on the substrate, a heat dissipation component arranged on the semiconductor element, and a mold component covering an upper part of the substrate, the semiconductor element and the heat dissipation component, wherein an area of a surface on the semiconductor element of the heat dissipation component is larger than an area of a surface on which the heat dissipation component of the semiconductor element is arranged.

Chip package and fabricating method thereof

A chip package and a fabrication method thereof are provided. The chip package includes a substrate and a chip disposed over the substrate. A solder layer is disposed between the chip and the substrate. A conductive pad is disposed between the solder layer and the substrate, wherein the conductive pad includes a first portion disposed under the solder layer, a second portion disposed away from the first portion and a connective portion disposed between the first portion and the second portion. The connective portion has a width which is narrower than a width of the first portion along a first direction perpendicular to a second direction extending from the first portion to the connective portion.

Power Semiconductor Module, Method for Producing a Power Semiconductor Module and a Housing Element for a Power Semiconductor Module

A power semiconductor module includes a housing element into which one or more connecting lugs are inserted. Each connecting lug has a foot region on the topside of which one or more bonding connections can be produced. In order to fix the foot regions, press-on elements are provided, which press against the end of the connecting lug.

Method for fabrication of a semiconductor device and structure

A semiconductor device comprising: a first single crystal silicon layer comprising first transistors, first alignment mark, and at least one metal layer overlying said first single crystal silicon layer, wherein said at least one metal layer comprises copper or aluminum more than other materials; a second layer overlying said at least one metal layer, said second layer comprising second transistors, second alignment mark, and a through via through said second layer, wherein said through via is a part of a connection path between said first transistors and said second transistors, wherein alignment of said through via is based on said first alignment mark and said second alignment mark and effected by a distance between said first alignment mark and said second alignment mark.

Semiconductor device, electronic apparatus, and method of manufacturing semiconductor device

A semiconductor chip is mounted on a first surface of an interconnect substrate, and has a multilayer interconnect layer. A first inductor is formed over the multilayer interconnect layer, and a wiring axis direction thereof is directed in a horizontal direction to the interconnect substrate. A second inductor is formed on the multilayer interconnect layer, and a wiring axis direction thereof is directed in the horizontal direction to the interconnect substrate. The second inductor is opposite to the first inductor. A sealing resin seals at least the first surface of the interconnect substrate and the semiconductor chip. A groove is formed over the whole area of a portion that is positioned between the at least first inductor and the second inductor of a boundary surface of the multilayer interconnect layer and the sealing resin.

Semiconductor device and method of manufacturing the same

A preferred aim of the invention is to provide technique for improving reliability of semiconductor devices when using a low-dielectric-constant film having a lower dielectric constant than a silicon oxide film to a part of an interlayer insulating film. More specifically, to achieve the preferred aim, an interlayer insulating film IL 1 forming a first fine layer is formed of a middle-Young's-modulus film, and thus it is possible to separate an integrated high-Young's-modulus layer (a semiconductor substrate 1 S and a contact interlayer insulating film CIL) and an interlayer insulating film (a low-Young's-modulus film; a low-dielectric-constant film) IL 2 forming a second fine layer not to let them directly contact with each other, and stress can be diverged. As a result, film exfoliation of the interlayer insulating film IL 2 formed of a low-Young's-modulus film can be prevented and thus reliability of semiconductor devices can be improved.

Systems and Methods for Heat Dissipation Using Thermal Conduits

The addition of thermal conduits by bonding bond wires to bond pads either in a wire loop configuration or a pillar configuration can improve thermal dissipation of a fabricated die. The thermal conduits can be added as part of the normal packaging process of a semiconductor die and are electrically decoupled from the circuitry fabricated on the fabricated die. In an alternative, a dummy die is affixed to the fabricated die and the thermal conduits are affixed to the dummy die. Additionally, thermal conduits can be used in conjunction with a heat spreader.

Overmolded electronic module with an integrated electromagnetic shield using smt shield wall components

An electronic module with an integrated electromagnetic shield using surface mount shield wall components has been disclosed. Each surface mount shield wall component provides side shielding of the circuitry within the overmolded electronic module and provides an exposed conductive shield wall section to which a top conductive shield can be applied. By including the shield structure as part of the overmolded electronic module, the need for a separate shield and separate process steps for installing the separate shield can be eliminated. Each surface mount shield wall component comprises a non-conductive portion that provides stability during a reflow soldering process, but at least a sacrificial portion of the non-conductive portion can be removed to reduce the amount of area occupied by the overmoldable shield structure.

Light emitting device

A light emitting device, which has: a light emitting element; a package that comprises a concavity for holding the light emitting element, and that has on its side wall where the concavity is integrally formed a light reflector for reflecting light from the light emitting element and a light transmitter for transmitting light from the light emitting element to the outside.

Stitch bump stacking design for overall package size reduction for multiple stack

A method for die stacking is disclosed. In one embodiment a first die is formed overlying a substrate. A first wire is bonded to the first die and to a bond finger of the substrate, wherein the first wire is bonded to the bond finger with a first bond. A first stitch bump is formed overlying the first stitch bond, wherein the first stitch bump is formed from a molten ball of conductive material. A second die is formed overlying the first die. A second wire is bonded to the second die and to the first stitch bump, wherein the second wire is bonded to the first stitch bump with a second bond.

Authentication device, authentication method, and an information storage medium storing a program

There is provided an authentication device including an authentication information storage unit that stores authentication information acquired from an authentication pattern including a part or the entirety of a mottled pattern or a dot pattern formed over an electronic component as information for indentifying each of a plurality of electronic components, an authentication information acquiring unit that acquires a first authentication information acquired from the authentication pattern formed over a first electronic component that is an object to be authenticated, a search unit that searches whether or not the authentication information storage unit stores the first authentication information by using the first authentication information as a search key, and an output unit that outputs a search result of the search unit.

Packaging structure of electronic components and a manufacturing method thereof

A manufacturing method of a packaging structure of electronic components is provided, and includes the steps of: providing a substrate including at least an electronic component and a grounding area; covering the electronic component of the substrate with a molding unit; cutting out the molding unit to form a plurality of recessed spaces, wherein the recessed spaces are arranged around the electronic component and at least one of the recessed spaces is electrically connected to the grounding area of the substrate; and forming a plurality of columnar electromagnet barriers in the recessed spaces and an electromagnet barrier layer on an upper surface of the molding unit. A packaging structure of electronic components manufactured by the aforementioned method is also provided.

Light emitting diode package

Disclosed herein is a light emitting diode package including a package body having a cavity, a light emitting diode chip having a plurality of light emitting cells connected in series to one another, a phosphor converting a frequency of light emitted from the light emitting diode chip, and a pair of lead electrodes. The light emitting cells are connected in series between the pair of lead electrodes.

Multi-chip package with offset die stacking

A semiconductor device has a plurality of stacked semiconductor dice mounted on a substrate. Each die has similar dimensions. Each die has a first plurality of bonding pads arranged along a bonding edge of the die. A first group of the dice are mounted to the substrate with the bonding edge oriented in a first direction. A second group of the dice are mounted to the substrate with the bonding edge oriented in a second direction opposite the first direction. Each die is laterally offset in the second direction relative to the remaining dice by a respective lateral offset distance such that the bonding pads of each die are not disposed between the substrate and any portion of the remaining dice in a direction perpendicular to the substrate. A plurality of bonding wires connects the bonding pads to the substrate. A method of manufacturing a semiconductor device is also disclosed.

Semiconductor device and manufacturing method of the same

A semiconductor chip is mounted on a heat sink disposed inside a through-hole of a wiring board, electrodes of the semiconductor chip and connecting terminals of the wiring board are connected by bonding wires, a sealing resin is formed to cover the semiconductor chip and the bonding wires, and solder balls are formed on the lower surface of the wiring board, thereby constituting the semiconductor device. The heat sink is thicker than the wiring board. The heat sink has a protruded portion protruding to outside from the side surface of the heat sink, the protruded portion is located on the upper surface of the wiring board outside the through-hole, and the lower surface of the protruded portion contacts to the upper surface of the wiring board. When the semiconductor device is manufactured, the heat sink is inserted from the upper surface side of the wiring board.

Electronic Packaging With A Variable Thickness Mold Cap

An electronic package with improved warpage compensation. The electronic package includes a mold cap having a variable thickness. The variable thickness can have a mound or dimple design. In another embodiment, a method is provided for reducing unit warpage of an electronic package by designing the topography of a mold cap to compensate for warpage.

Power amplifier circuit

There is provided a power amplifier circuit capable of improving cross isolation between a high frequency band power coupler and a low frequency band power coupler, by directly transmitting power to the high frequency band power coupler and the low frequency band power coupler from a power amplifier, and forming a predetermined inductance circuit or an LC resonance circuit in a line transmitting the power to the high frequency band power coupler. The power amplifier circuit may include a power amplifying unit supplied with power from the outside and amplifying an input signal, a coupling unit having a high frequency band power coupler and a low frequency band power coupler, and an isolation unit including a first power line and a second power line, wherein the first power line has an inductor blocking signal interference generated in a predetermined frequency band.

Semiconductor package integrated with conformal shield and antenna

A semiconductor package integrated with conformal shield and antenna is provided. The semiconductor package includes a semiconductor element, an electromagnetic interference shielding element, a dielectric structure, an antenna element and an antenna signal feeding element. The electromagnetic interference shielding element includes an electromagnetic interference shielding film and a grounding element, wherein the electromagnetic interference shielding film covers the semiconductor element and the grounding element is electrically connected to the electromagnetic interference shielding layer and a grounding segment of the semiconductor element. The dielectric structure covers a part of the electromagnetic interference shielding element and has an upper surface. The antenna element is formed adjacent to the upper surface of the dielectric structure. The antenna signal feeding element passing through the dielectric structure electrically connects the antenna element and the semiconductor element.

Method of making a semiconductor chip assembly with a post/base heat spreader and a substrate using grinding

A method of making a semiconductor chip assembly includes providing a post and a base, mounting an adhesive on the base including inserting the post through an opening in the adhesive, mounting a substrate on the adhesive including inserting the post into an aperture in the substrate, then flowing the adhesive between the post and the substrate in the aperture, solidifying the adhesive, then grinding the post and the adhesive, then mounting a semiconductor device on a heat spreader that includes the post and the base, electrically connecting the semiconductor device to the substrate and thermally connecting the semiconductor device to the heat spreader.

Semiconductor device including coupling conductive pattern

A semiconductor device is disclosed including a through electrode. The semiconductor device may include a first semiconductor chip including a transceiver circuit formed on a first surface, a first coupling conductive pattern which is formed on a second surface opposite the first surface, and a through electrode which connects the transceiver circuit and the first coupling conductive pattern. There may be a transceiver located on a second semiconductor chip and including a second coupling conductive pattern facing the first coupling conductive pattern which communicates wirelessly with the first coupling conductive pattern.

Integrated circuit packaging system with stack interconnect and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: forming a connection carrier having base device pads and base interconnect pads on a carrier top side of the connection carrier; connecting a base integrated circuit to the base device pads and mounted over the carrier top side; mounting base vertical interconnects directly on the base interconnect pads; attaching a base package substrate to the base integrated circuit and directly on the base vertical interconnects; forming a base encapsulation on the base package substrate, the base device pads, and the base interconnect pads; and removing a portion of the connection carrier with the base device pads and the base interconnect pads partially exposed opposite the base package substrate.

Semiconductor module including a switch and non-central diode

A semiconductor module having one or more silicon carbide diode elements mounted on a switching element is provided in which the temperature rise is reduced by properly disposing each of the diode elements on the switching element, to thereby provide a thermal dissipation path for the respective diode elements. The respective diode elements are arranged on a non-central portion of the switching element, to facilitate dissipation of the heat produced by each of the diode elements, whereby the temperature rise in the semiconductor module is reduced.

Methods of fabricating package stack structure and method of mounting package stack structure on system board

A package stack structure includes a lower semiconductor chip on a lower package substrate having a plurality of lower via plug lands, a lower package having a lower molding compound surrounding a portion of a top surface of the lower package substrate and side surfaces of the lower semiconductor chip, an upper semiconductor chip on an upper package substrate having a plurality of upper via plug lands, an upper package having an upper molding compound covering the upper semiconductor chip, via plugs vertically penetrating the lower molding compound, the via plugs connecting the lower and upper via plug lands, respectively, and a fastening element and an air space between a top surface of the lower molding compound and a bottom surface of the upper package substrate.

Integrated circuit packaging system with a shield and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: providing a substrate; mounting a first integrated circuit over the substrate; forming an encapsulant around the first integrated circuit and over the substrate; and forming a shield structure within and over the encapsulant while simultaneously forming a vertical interconnect structure.

Off-chip vias in stacked chips

A microelectronic assembly includes first and second stacked microelectronic elements, each having spaced apart traces extending along a front face and beyond at least a first edge thereof. An insulating region can contact the edges of each microelectronic element and at least portions of the traces of each microelectronic element extending beyond the respective first edges. The insulating region can define first and second side surfaces adjacent the first and second edges of the microelectronic elements. A plurality of spaced apart openings can extend along a side surface of the microelectronic assembly. Electrical conductors connected with respective traces can have portions disposed in respective openings and extending along the respective openings. The electrical conductors may extend to pads or solder balls overlying a face of one of the microelectronic elements.

Chip Capacitor Precursors

A capacitive precursor includes electrically conductive material layers stacked on a substrate. The electrically conductive layers provide first and second patterns. The patterns each include overlaying areas free of the electrically conductive material. The first pair of areas overlay areas of the second pattern having the electrically conductive material and the second pair of areas overlay areas of the first pattern having the electrically conductive material. Dielectric layers are interposed between neighboring electrically conductive material layers for electrical isolation. One or more capacitive precursors can be dropped onto or into a board and during assembly of a packaged semiconductor device and have electrically conducting layers associated with its respective plates connected together to form a capacitor during assembly using conventional assembly steps.

Integrated circuit packaging system with interposer interconnections and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: providing an integrated circuit; mounting a routing structure having a functional side above the integrated circuit; mounting a vertical interconnect to the functional side of the routing structure and the vertical interconnect extending vertically away from the routing structure; forming an encapsulation covering the integrated circuit, the routing structure, and sides of the vertical interconnect above the routing structure, and leaves a surface of the routing structure exposed from the encapsulation, and a portion of the vertical interconnect exposed from the encapsulation above the surface of the routing structure; mounting a first-external-package-component to the routing structure; and forming a first-external-package-encapsulation covering the first-external-package-component.

Semiconductor assembly and semiconductor package including a solder channel

Semiconductor packages connecting a semiconductor chip to an external device by bumps are provided. The semiconductor packages may include a connection pad on a semiconductor chip, a connecting bump on and configured to be electrically connected to the connection pad and a supporting bump on the semiconductor chip and configured to be electrically isolated from the connection pad. The connection bump may include a first pillar and a first solder ball and the supporting bump may include a second pillar and a second solder ball. The semiconductor packages may further include a solder channel in the second pillar configured to allow a portion of the second solder ball to extend into the solder channel along a predetermined direction.

Integrated circuit tampering protection and reverse engineering prevention coatings and methods

A method of protecting an electronics package is discussed along with devices formed by the method. The method involves providing at least one electronic component that requires protecting from tampering and/or reverse engineering. Further, the method includes mixing into a liquid glass material at least one of high durability micro-particles or high-durability nano-particles, to form a coating material. Further still, the method includes depositing the coating material onto the electronic component and curing the coating material deposited.

Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump

A semiconductor chip assembly includes a semiconductor device, a heat spreader, a conductive trace and dual adhesives. The heat spreader includes a bump, a base and a ledge. The conductive trace includes a pad and a terminal. The semiconductor device is mounted on the bump in a cavity in the bump, is electrically connected to the conductive trace and is thermally connected to the heat spreader. The bump extends into an opening in the first adhesive and is aligned with and spaced from an opening in the second adhesive. The base and the ledge extend laterally from the bump. The first adhesive is sandwiched between the base and the ledge, the second adhesive is sandwiched between the conductive trace and the ledge and the ledge is sandwiched between the adhesives. The conductive trace is located outside the cavity and provides signal routing between the pad and the terminal.

Light emitting diode package

An exemplary light emitting diode (LED) package includes a substrate, an LED chip mounted on the substrate, and a wire. The LED chip includes a semiconductor structure and an electrode disposed on the semiconductor structure. The wire electrically connects the electrode of the LED chip to an electrical portion of the substrate. The wire has a first joint and a second joint connected to the substrate. The wire forms a first curved portion between the electrode and the first joint and a second curved portion between the first joint and the second joint.

Semiconductor package device with a heat dissipation structure and the packaging method thereof

The present invention provide a heat dissipation structure on the active surface of the die to increase the performance of the heat conduction in longitude direction of the semiconductor package device, so that the heat dissipating performance can be improved when the semiconductor package device is associated with the exterior heat dissipation mechanism.

Semiconductor module having a semiconductor chip stack and method

A semiconductor module having a semiconductor chip stack and a method for producing the same is disclosed. In one embodiment, a thermally conductive layer with anisotropically thermally conductive particles is arranged between the semiconductor chips. The anisotropically thermally conductive particles have a lower thermal conductivity in a direction vertically with respect to the layer or the film than in a direction of the layer or the film.

Semiconductor module

A semiconductor module may include a circuit substrate with a first die on the circuit substrate and a second die on the first die. The first die may include at least one first data input/output pad on a first peripheral portion of the first die and at least one first control/address pad on a third peripheral portion, the third peripheral portion being separate from the first peripheral portion of the first die. The second die may include at least one second data input/output pad on a second peripheral portion and at least one second control/address pad on a fourth peripheral portion. The second peripheral portion of the second die is not overlapped with the first peripheral portion of the first die in plan view. The fourth peripheral portion of the second die overlaps at least a portion of the third peripheral portion of the first die.

Base plate

The present disclosure relates to a base plate, for example, for a power module, including a matrix formed of metal, for example, aluminium, wherein at least two reinforcements are provided in the matrix next to each other, and wherein the reinforcements are spaced apart from each other.

Method for Producing an Electrical Circuit and Electrical Circuit

A method for producing an electrical circuit includes providing a main printed circuit board having a plurality of metalized plated-through holes through the main printed circuit board along at least one separating line between adjacent printed circuit board regions of the main printed circuit board. Each printed circuit board region has electrical contact connection pads on at least the main surface of the printed circuit board region that is to be populated, electrical lines for connection between the plurality of plated-through holes and the contact connection pads, and at least one semiconductor chip electrically contact-connected by means of the contact connection pads. The main printed circuit board is covered with a potting compound across the printed circuit board regions with the semiconductor chips.

Method for Producing Lamps

A method for producing luminous means proposes providing a carrier serving as a heat sink, said carrier comprising a planar chip mounting region. The planar chip mounting region is structured for the purpose of producing a first partial region and at least one second partial region. In this case, the first partial region has a solder-repellent property after structuring. Afterward, a solder is applied to the planar chip mounting region, such that said solder wets the at least one second partial region. At least one optoelectronic body is fixed into the at least one second partial region with the solder at the carrier. Finally, contact-connections are formed for the purpose of feeding electrical energy to the optoelectronic luminous body.

Led package structure

The present invention provides an LED package structure which has a housing, a first electrode plate, a second electrode plate, a LED chip and a Zener diode. The LED chip is mounted in the recess, and a first electrode and a second electrode of the LED chip are electrically connected to the first electrode plate and the second electrode plate, respectively. The Zener diode is embedded in the housing, and a second electrode and a first electrode of the Zener diode is electrically connected to the first electrode plate and the second electrode plate, respectively. The Zener diode of the present invention is embedded in the housing, so that it can prevent from affecting the luminous flux of the LED chip.

Methods of manufacturing semiconductor chips

A method of manufacturing semiconductor chips includes providing a semiconductor substrate including circuit regions, irradiating the semiconductor substrate with a laser beam onto to form a frangible layer, and polishing the semiconductor substrate to separate the circuit regions of the semiconductor substrate from one another into semiconductor chips. The frangible layer may be removed completely during the polishing of the semiconductor substrate.

Microelectronic devices and methods for manufacturing microelectronic devices

Microelectronic devices and methods for manufacturing microelectronic devices are disclosed herein. One such method includes forming a plurality of apertures in a substrate with the apertures arranged in an array, and, after forming the apertures, attaching the substrate to a lead frame having a plurality of pads with the apertures in the substrate aligned with corresponding pads in the lead frame. Another method includes providing a partially cured substrate, coupling the partially cured substrate to a plurality of leads, attaching a microelectronic die to the leads, and electrically connecting the microelectronic die to the leads.

Integrated circuit packaging system with connection structure and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: providing a substrate; attaching a connection post to the substrate, the connection post having a post top and a post side; mounting an integrated circuit die on the substrate, the integrated circuit die having a top die surface; and forming a package body on the substrate, the connection post, and the integrated circuit die.

Light emitting device, manufacturing method thereof, and optical device

The present invention provides a light emitting device which is capable of enhancing the radiant intensity on a single direction. The light emitting device comprises a substrate, a lens bonded to the substrate, and an LED chip bonded to the substrate and exposed in a gap clipped between the substrate and the lens, wherein the lens has a light output surface which bulges in a direction that is defined from the substrate toward the LED chip and is contained in a thickness direction of the substrate to transmit the light emitted from the LED chip.

System comprising a semiconductor device and structure

A method of manufacturing a semiconductor device, the method including, providing a first monocrystalline layer including semiconductor regions, overlaying the first monocrystalline layer with an isolation layer, transferring a second monocrystalline layer comprising semiconductor regions to overlay the isolation layer, wherein the first monocrystalline layer and the second monocrystalline layer are formed from substantially different crystal materials; and subsequently etching the second monocrystalline layer as part of forming at least one transistor in the second monocrystalline layer.

Image capture device

An image capture apparatus comprises an image sensor array including a plurality of image sensors arranged in a two-dimensional (2-D) array and an analog-to-digital converter (ADC) array including a plurality of ADCs arranged in a 2-D array. The image sensor array is divided into a plurality of sub-arrays, each of which includes at least two image sensors. The image sensor array is vertically stacked on the ADC array. Each ADC corresponds to one sub-array of image sensors and is coupled to process signals output by the image sensors in the corresponding sub-array.

Element carrier and light receiving module

An element carrier has a mounting surface where at least one element outputting a high-frequency signal is disposed. A first dielectric layer has a first side surface partially forming the mounting surface and a first main surface connecting to the first side surface and extending in an intersecting direction intersecting with the mounting surface. A first wiring pattern is provided on the first main surface and extends from the first side surface. A second dielectric layer has a second side surface partially forming the mounting surface and a second main surface connecting to the second side surface and extending in the intersecting direction, and is provided on a part of the first main surface of the first dielectric layer where the first wiring pattern is provided. A second wiring pattern is provided on the second main surface of the second dielectric layer and extends from the second side surface.

Microelectronic package and method of manufacturing same

A microelectronic package includes a substrate ( 110, 210 ), an interposer ( 120, 220 ) having a first surface ( 121 ) and an opposing second surface ( 122 ), a microelectronic die ( 130, 230 ) attached to the substrate, and a mold compound ( 140 ) over the substrate. The interposer is electrically connected to the substrate using a wirebond ( 150 ). The first surface of the interposer is physically connected to the substrate with an adhesive ( 160 ), and the second surface has an electrically conductive contact ( 126 ) formed therein. The mold compound completely encapsulates the wirebond and partially encapsulates the interposer such that the electrically conductive contact in the second surface of the interposer remains uncovered by the mold compound.

Light emitting diode, light emitting diode lamp, and illuminating apparatus

Disclosed is a light-emitting diode, which has a red and infrared emitting wavelength, excellent monochromatism characteristics, and high output and high efficiency and excellent humidity resistance. The light-emitting diode is provided with: a light-emitting section, which includes an active layer having a quantum well structure and formed by laminating alternately a well layer which comprises a composition expressed by the composition formula of (Al X1 Ga 1-X1 )As (0≦X 1 ≦1) and a barrier layer which comprises a composition expressed by the composition formula of (Al X2 Ga 1-X2 )As (0<X 2 ≦1), and a first clad layer and a second clad layer, between both of which the active layer is sandwiched, wherein the first clad layer and the second clad layer comprise a composition expressed by the composition formula of (Al X3 Ga 1-X3 ) Y1 In 1-Y1 P (0≦X 3 ≦1, 0<Y 1 ≦1); a current diffusion layer formed on the light-emitting section; and a functional substrate bonded to the current diffusion layer.

Lead frame for optical semiconductor device, method of producing the same, and optical semiconductor device

A lead frame for an optical semiconductor device, having: a layer 2 composed of silver or a silver alloy formed on an electrically-conductive substrate 1 ; a metal oxide layer 3 of a metal other than silver as an outer layer of the layer composed of silver or a silver alloy, wherein the metal oxide layer 3 is colorless and transparent or silver gray in color, and has a thickness thereof from 0.001 to 0.2 μm; a method of producing the same; and an optical semiconductor device utilizing the same.

Semiconductor package and method of fabricating the same

A semiconductor package and a method of manufacturing the same, and more particularly, to a package of a power module semiconductor and a method of manufacturing the same. The semiconductor package includes a substrate including a plurality of conductive patterns spaced apart from one another; a plurality of semiconductor chips disposed on the conductive patterns; a connecting member for electrically connecting the conductive patterns to each other, for electrically connecting the semiconductor chips to each other, or for electrically connecting the conductive pattern and the semiconductor chip; and a sealing member for covering the substrate, the semiconductor chips, and the connecting member, wherein a lower surface of the substrate and an upper surface of the connecting member are exposed to the outside by the sealing member.

Low cost thermally enhanced hybrid bga and method of manufacturing the same

A semiconductor package is formed having a substrate juxtaposed on at least two sides of a semiconductor die. Both the substrate and the semiconductor die are affixed to a conductive layer that draws heat generated during use of the semiconductor package away from the semiconductor die and the substrate. There are also electrical contacts affixed to the substrate and the semiconductor die. The electrical contacts facilitate electrical connection between the semiconductor die, the substrate, and any external devices or components making use of the semiconductor die. The substrate, semiconductor die, and at least a portion of some of the electrical contacts are enclosed by an encapsulating layer insulating the components. Portions of the electrical contacts not enclosed by the encapsulating layer are affixed to an outside device, such as a printed circuit board.

Solid element device and method for manufacturing the same

A method of making a solid element device that includes a solid element, an element mount part on which the solid element is mounted and which has a thermal conductivity of not less than 100 W/mK, an external terminal provided separately from the element mount part and electrically connected to the solid element, and a glass sealing part directly contacting and covering the solid element for sealing the solid element, includes pressing a glass material at a temperature higher than a yield point of the glass material for forming the glass sealing part.

Methods And Materials Useful For Chip Stacking, Chip And Wafer Bonding

Materials, and methods that use such materials, that are useful for forming chip stacks, chip and wafer bonding and wafer thinning are disclosed. Such methods and materials provide strong bonds while also being readily removed with little or no residues.

Semiconductor Device and Method of Forming Bond Wires and Stud Bumps in Recessed Region of Peripheral Area around the Device for Electrical Interconnection to Other Devices

A semiconductor wafer contains a plurality of semiconductor die each having a peripheral area around the die. A recessed region with angled or vertical sidewall is formed in the peripheral area. A conductive layer is formed in the recessed region. A first stud bump is formed over a contact pad of the semiconductor die. A second stud bump is formed over the first conductive layer within the recessed region. A bond wire is formed between the first and second stud bumps. A third stud bump is formed over the bond wire and first stud bump. A dicing channel partially formed through the peripheral area. The semiconductor wafer undergoes backgrinding to the dicing channel to singulate the semiconductor wafer and separate the semiconductor die. The semiconductor die can be disposed in a semiconductor package with other components and electrically interconnected through the bond wire and stud bumps.

Dram device with built-in self-test circuitry

A dynamic random access memory (DRAM) device includes a first and second integrated circuit (IC) die. The first integrated circuit die has test circuitry to generate redundancy information. The second integrated circuit die is coupled to the first integrated circuit die in a packaged configuration including primary storage cells and redundant storage cells. The second integrated circuit die further includes redundancy circuitry responsive to the redundancy information to substitute one or more of the primary storage cells with one or more redundant storage cells.

LED Platform with Membrane

An LED package comprises: an LED chip having an optically active layer on a substrate, a platform, including a central membrane of which the LED chip is mounted in close thermal contact to the material of the platform, the thickness of the membrane being less than 3/10 the chip dimension (L) the thickness of the supporting frame being more than twice the membrane thickness, typically 10 times and possibility up to 25 times which is integrally formed with the membrane, is substantially larger than the thickness of the membrane, wherein the membrane is provided with at least an electrically isolated through contact filled with electrically conducting material and connected to one of the electrodes of the LED chip.

Semiconductor chip module, semiconductor package having the same and package module

A semiconductor module comprising a plurality of semiconductor chips where at least one semiconductor chip is laterally offset with respect to a second semiconductor chip, and substantially aligned with a third semiconductor chip such that an electrical connection can be made between an electrical contact in the first semiconductor chip and an electrical contact in the third semiconductor chip.

Packaged semiconductor device for high performance memory and logic

A packaged semiconductor device is disclosed. The device comprises a substrate having multiple layers between first and second oppositely disposed faces, and a cavity with an opening at the first face to nest at least one integrated circuit memory device. Logic circuitry is disposed on the second face and includes contacts for electrically coupling to the stacked integrated circuit memory devices. The logic circuitry is coupled to electrical contacts formed on the first face through first electrical paths formed in the multiple layers of the substrate, the first electrical paths including conductive traces and vias.

Manufacturing method of semiconductor device, semiconductor device and mobile communication device

A manufacturing method of a semiconductor device includes: sealing a semiconductor chip with a sealing resin containing a filler; exposing a part of the filler; etching at least a part of the exposed filler; and forming a metal film at least at a part of a surface of the sealing resin including inner surfaces of holes formed at the surface of the sealing resin by the etching.

Semiconductor device and method of fabricating the same

A stack of semiconductor chips, a semiconductor device, and a method of manufacturing are disclosed. The stack of semiconductor chips may comprise a first chip of the stack, a second chip of the stack over the first chip, conductive bumps, a homogeneous integral underfill material, and a molding material. The conductive bumps may extend between an upper surface of the first chip and a lower surface of the second chip. The homogeneous integral underfill material may be interposed between the first chip and the second chip, encapsulate the conductive bumps, and extend along sidewalls of the second chip. The homogeneous integral underfill material may have an upper surface extending in a direction parallel to an upper surface of the second chip and located adjacent the upper surface of the second chip. The molding material may be on outer side surfaces of the homogeneous integral underfill material above the upper surface of the first chip, wherein, in view of a first cross sectional profile, the molding material is separated from sidewalls of the second chip by the homogeneous integral underfill material such that the molding material does not contact sidewalls of the second chip.

Semiconductor Device and Method of Forming Narrow Interconnect Sites on Substrate with Elongated Mask Openings

A semiconductor device has a semiconductor die with a plurality of bumps formed over a surface of the semiconductor die. A plurality of conductive traces is formed over a surface of the substrate with interconnect sites. A masking layer is formed over the surface of the substrate. The masking layer has a plurality of parallel elongated openings each exposing at least two of the conductive traces and permitting a flow of bump material along a length of the plurality of conductive traces within the plurality of elongated openings while preventing the flow of bump material past a boundary of the plurality of elongated openings. One of the conductive traces passes beneath at least two of the elongated openings. The bumps are bonded to the interconnect sites so that the bumps cover a top surface and side surface of the interconnect sites. An encapsulant is deposited around the bumps between the semiconductor die and substrate.

Microwave unit and method therefore

A microwave unit comprising a motherboard and a package adapted to be assembled automatically in, e.g., a Surface Mounted Device, SMD, machine is disclosed. The microwave unit preferably comprises a connecting component interconnecting the motherboard and the package, and operable to make the signal ways on a same level at both the motherboard and at the package. Furthermore, the microwave unit preferably comprises a micro-strip adapted soldering tag for soldering on two sides.

Semiconductor device and method for manufacturing semiconductor device

A semiconductor device includes: a support base material, and a semiconductor element bonded to the support base material with a binder, the binder including: a porous metal material that contacts the support base material and the semiconductor element, and a solder that is filled in at least one part of pores of the porous metal material.

Semiconductor Device and Method of Forming a Wafer Level Package Structure Using Conductive Via and Exposed Bump

A semiconductor device has a carrier. A semiconductor wafer including a semiconductor die is mounted to the carrier with an active surface of the semiconductor die facing away from the carrier. A plurality of bumps is formed over the active surface of the semiconductor die. An opening is formed in a periphery of the semiconductor die. An encapsulant is deposited over the carrier and semiconductor die, in the opening, and around the plurality of bumps such that an exposed portion of the plurality of bumps is devoid of encapsulant. A conductive via is formed through the encapsulant, within the opening, and extends to the carrier. A conductive layer is formed over the encapsulant and electrically connects to the conductive via and the exposed portion of the plurality of bumps. The carrier is removed to expose an end of the conductive via.

Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier

A semiconductor device includes a first semiconductor die or component having a plurality of bumps, and a plurality of first and second contact pads. In one embodiment, the first and second contact pads include wettable contact pads. The bumps are mounted directly to a first surface of the first contact pads to align the first semiconductor die or component. An encapsulant is deposited over the first semiconductor die or component. An interconnect structure is formed over the encapsulant and is connected to a second surface of the first and second contact pads opposite the first surface of the first contact pads. A plurality of vias is formed through the encapsulant and extends to a first surface of the second contact pads. A conductive material is deposited in the vias to form a plurality of conductive vias that are aligned by the second contact pads to reduce interconnect pitch.

Integrated circuit package with molded cavity

An integrated circuit package system includes a base substrate, attaching a base die over the base substrate, attaching an integrated interposer having interposer circuit devices, over the base die, and forming a package system encapsulant having an encapsulant cavity over the integrated interposer.

Semiconductor apparatus, method for manufacturing the same and electric device

A semiconductor apparatus includes: a semiconductor device including a first electrode; a substrate including a second electrode and a recess; and a heat-dissipating adhesive material to set the semiconductor device in the recess so as to arrange the first electrode close to the second electrode, wherein the first electrode is coupled to the second electrode and the heat-dissipating adhesive material covers a bottom surface and at least part of a side surface of the semiconductor device.

Package 3D Interconnection and Method of Making Same

A method of manufacturing an integrated circuit (IC) package is provided. The method includes stacking an interposer substrate and a device structure, the interposer substrate having a first plurality of contact members formed on a first surface of the interposer substrate and the device structure having a second plurality of contact members that are exposed at a surface of the device structure, and laminating the interposer substrate and the device structure such that the first plurality of contact members are physically and electrically coupled to the second plurality of contact members. The interposer substrate is configured such that a circuit member mounted to a second surface of the interposer substrate is electrically coupled to the second plurality of contact members.

Method for Attaching Wide Bus Memory and Serial Memory to a Processor within a Chip Scale Package Footprint

A method for forming a semiconductor device includes physically attaching a first semiconductor die to front surface of a first substrate. The first die is electrically connected to routings on front surface of the first substrate. The routings are electrically connected with conductive pads on back surface of the first substrate. A second semiconductor die is physically attached to front surface of a second substrate. The die is electrically connected to routings on front surface of second substrate. These routings are electrically connected with conductive pads on front surface of the second substrate. A third semiconductor die is physically attached to the second die. The third die is electrically attached to the second die through a plurality of through substrate vias (TSVs) within the second die. The conductive pads on back surface of first substrate are electrically connected to the conductive pads on front surface of second substrate.

Semiconductor device and manufacturing method of the same

A semiconductor device, includes: a wiring substrate, a stacked body mounted on the wiring substrate, an underfill layer filled into gaps between respective semiconductor chips of the stacked body; and a molding body made up of a molding resin covered and formed at outside of the stacked body and so on. The underfill layer is made up of a cured product of a resin material containing an amine-based curing agent, and the cured product has a Tg of 65° C. or more and 100° C. or less.

Semiconductor device

Disclosed is a semiconductor device configured by encapsulating a semiconductor element, partially or entirely covered with a polyimide, using an epoxy resin composition for encapsulating semiconductor device which contains an epoxy resin (A), a phenol resin (B), a curing accelerator (C), an inorganic filler (D), and a silane coupling agent (E) represented by the formula (1): (in the formula (1), each of R 1 , R 2 and R 3 represents a C 1-4 hydrocarbon group, all of them may be the same or different from each other, and n represents an integer from 0 to 2), and/or a hydrolytic condensate thereof.

Method of manufacturing film for semiconductor device

The present invention aims to provides a method of manufacturing a film for a semiconductor device in which a dicing film, a die bond film, and a protecting film are laminated in this order, including the steps of: irradiating the die bond film with a light ray having a wavelength of 400 to 800 nm to detect the position of the die bond film based on the obtained light transmittance and punching the dicing film out based on the detected position of the die bond film, and in which T 2 /T 1 is 0.04 or more, wherein T 1 is the light transmittance of the portion where the dicing film and the protecting film are laminated and T 2 is the light transmittance of the portion where the dicing film, the die bond film, and the protecting film are laminated.

Power surface mount light emitting die package

A light emitting die package is provided which includes a metal substrate having a first surface and a first conductive lead on the first surface. The first conductive lead is insulated from the substrate by an insulating film. The first conductive lead forms a mounting pad for mounting a light emitting device. The package includes a metal lead electrically connected to the first conductive lead and extending away from the first surface.

Manufacturing method of semiconductor device, and semiconductor device

To suppress the reduction in reliability of a resin-sealed semiconductor device. A first cap (member) and a second cap (member) with a cavity (space formation portion) are superimposed and bonded together to form a sealed space. A semiconductor including a sensor chip (semiconductor chip) and wires inside the space is manufactured in the following way. In a sealing step of sealing a joint part between the caps, a sealing member is formed of resin such that an entirety of an upper surface of the second cap and an entirety of a lower surface of the first cap are respectively exposed. Thus, in the sealing step, the pressure acting in the direction of crushing the second cap can be decreased.

Light emitting device package and manufacturing method thereof

A light emitting device (LED) package and a manufacturing method thereof are provided. The LED package includes a circuit board comprising at least one device region, a plurality of electrode regions, at least one first thermal via exposed through upper and lower surfaces of the at least one device region, and a plurality of second thermal vias exposed through upper and lower surfaces of the plurality of electrode regions; at least one first thermal pad bonded to the upper surface of the at least one device region and connected to the first thermal via; at least one LED mounted on the at least one first thermal pad; a plurality of first electrode pads bonded to the upper surface of the electrode region and connected to the second thermal vias; and a plurality of wires to connect the at least one LED with the plurality of first electrode pads.

Unpackaged and packaged IC stacked in a system-in-package module

There is provided a system and method for unpackaged and packaged IC stacked in a system-in-package module. There is provided a system-in-package module comprising a substrate including a first contact pad and a second contact pad disposed thereon, a packaged device disposed on the substrate, and an unpackaged device stacked atop the packaged device, wherein a first electrode of the packaged device is electrically and mechanically coupled to the first contact pad, and wherein a second electrode of the unpackaged device is electrically coupled to the second contact pad. The structure of the disclosed system-in-package module provides several advantages over conventional designs including increased yields, facilitated die substitution, enhanced thermal and grounding performance through direct connect vias, stacking of wider devices without a spacer, and a simplified single package structure for reduced fabrication time and cost.

Integrated circuit packaging system with collapsed multi-integration package and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: providing a base substrate; mounting a central integrated circuit over the base substrate; mounting a side package having a side package substrate along a peripheral region of the base substrate and laterally peripheral to the central integrated circuit with the side package substrate coplanar with the central integrated circuit; and encapsulating the central integrated circuit and the side package above the base substrate with a base encapsulation to form a planar surface over the central integrated circuit and the side package facing away from the base substrate.

Multilayer resin sheet and method for producing the same, method for producing cured multilayer resin sheet, and highly thermally conductive resin sheet laminate and method for producing the same

A multilayer resin sheet is constituted by including a resin layer containing an epoxy resin having a mesogenic skeleton, a curing agent and an inorganic filler, and an insulating adhesive layer formed on at least either of the surfaces of the resin layer. A cured multilayer resin sheet originated from the multilayer resin sheet has high thermal conductivity, good insulation and adhesive strength, and, further, superior thermal shock resistance, and is suitable as an electric insulating material to be used for an electric or electronic device.

Integrated circuit package including miniature antenna

The present invention relates to an integrated circuit package comprising at least one substrate, each substrate including at least one layer, at least one semiconductor die, at least one terminal, and an antenna located in the integrated circuit package, but not on said at least one semiconductor die. The conducting pattern comprises a curve having at least five sections or segments, at least three of the sections or segments being shorter than one-tenth of the longest free-space operating wavelength of the antenna.

Optical module, manufacturing method of optical module and optical communication device

An optical module includes: a substrate provided with a through hole for inserting an optical fiber from a second principal surface side of the substrate; an optical device provided on a first principal surface side of the substrate; a first electrode provided in the substrate for connecting an electric fiber from the second principal surface side; a second electrode formed on the first principal surface side of the substrate for connecting to the optical device; and a third electrode provided on a side surface of the substrate and electrically connected to the second electrode.

Method for making circuit board

A method for making the same is disclosed. First, a first substrate and a second substrate are provided. The first substrate includes a release film attached to a carrier. The second substrate includes a copper film covered with a solder mask. Second, the solder masked is patterned. Next, the release film and the patterned solder mask are pressed together so that the first substrate is attached to the second substrate. Then, the copper film is patterned to form a first pattern and a second pattern. The first pattern is in direct contact with the release film and the second pattern is in direct contact with the patterned solder mask. Later, a passivation is formed to cover the first pattern and the second pattern to form a circuit board structure. Afterwards, a package is formed on the carrier to form a packaging structure.

Integrated circuit package system with removable backing element having plated terminal leads and method of manufacture thereof

A method of manufacture of an integrated circuit package system includes: attaching a first die to a first die pad; connecting electrically a second die to the first die through a die interconnect positioned between the first die and the second die; connecting a first lead adjacent the first die pad to the first die; connecting a second lead to the second die, the second lead opposing the first lead and adjacent the second die; and providing a molding material around the first die, the second die, the die interconnect, the first lead and the second lead, with a portion of the first lead exposed.

Optical Printed Circuit Board and Method of Fabricating the Same

Provided are a photovoltaic apparatus and a manufacturing method thereof. The photovoltaic apparatus includes: substrate; a back electrode layer disposed on the substrate; a plurality of first intermediate layers disposed on the back electrode layer; a plurality of second intermediate layers disposed on the back electrode layer and each disposed between the first intermediate layers; light absorbing layers disposed on the first intermediate layers and the second intermediate layers; and a front electrode layer disposed on the light absorbing layer.

Sealed electronic housing and method for the sealed assembly of such a housing

Method for the sealed assembly of an electronic housing containing one or more electronic components, the method including: assembling the housing by bringing a support, to which the electronic components are fixed, in contact with a cover by means of a mixture including a paste and nanoparticles in suspension in said paste, the size of the nanoparticles ranging from 10 to 30 nm; and closing the housing in a sealed manner by heating the housing to a temperature T of between 150° C. and 180° C. making it possible to sinter the metal nanoparticles, while subjecting the housing to a pressure greater than 2.5×10 5 Pa.

Semiconductor Device and Method of Embedding TSV Semiconductor Die Within Substrate for Vertical Interconnect in POP

A semiconductor device has a substrate with a first conductive layer over a surface of the substrate and a plurality of cavities exposing the first conductive layer. A first semiconductor die having conductive TSV is mounted into the cavities of the substrate. A first insulating layer is formed over the substrate and first semiconductor die and extends into the cavities to embed the first semiconductor die within the substrate. A portion of the first insulating layer is removed to expose the conductive TSV. A second conductive layer is formed over the conductive TSV. A portion of the first conductive layer is removed to form electrically common or electrically isolated conductive segments of the first conductive layer. A second insulating layer is formed over the substrate and conductive segments of the first conductive layer. A second semiconductor die is mounted over the substrate electrically connected to the second conductive layer.

Semiconductor device

Miniaturization and acceleration of the operating speed of a System In Package (SIP) type semiconductor device in which a memory chip and a microcomputer chip are mounted over a wiring board are promoted. When mounting a microcomputer chip and a memory chip over an upper surface of a wiring board, the memory chip is disposed such that second conductive pads of the wiring board arranged along a first chip side (a side along which data system electrode pads are arranged) of the memory chip are positioned, in the plan view, in a region between an extended line of a third chip side of the microcomputer chip and an extended line of a fourth chip side of the microcomputer chip. Thus, a length of a data system wiring for coupling a data system electrode pad of the microcomputer chip with the data system electrode pad of the memory chip is minimized.

Circuit module and manufacturing method for the same

A circuit module and a manufacturing method for the same, reduce a possibility that a defect area where an electrically conductive resin is not coated may occur in a shield layer. A mother board is prepared. A plurality of electronic components are mounted on a principal surface of the mother board. An insulator layer is arranged so as to cover the principal surface of the mother board and the electronic components. The insulator layer is cut such that grooves and projections are formed in and on the principal surface of the insulator layer and the insulator layer has a predetermined thickness H. An electrically conductive resin is coated on the principal surface of the insulator layer to form a shield layer. The mother board including the insulator layer and the shield layer both formed thereon is divided to obtain a plurality of circuit modules.

Manufacturing method of semiconductor device

Performing electrolysis plating to a wiring is made possible, aiming at the increasing of pin count of a semiconductor device. Package substrate 3 by which ring shape common wiring 3 p for electric supply was formed in the inner area of bonding lead 3 j in device region 3 v of main surface 3 a is used. Since a plurality of first plating lines 3 r and fourth plating lines 3 u for electric supply connected to common wiring 3 p can be arranged by this, the feeder for electrolysis plating can be arranged to all the land parts on the back. Hereby, it becomes possible to perform electrolysis plating to the wiring of main surface 3 a of package substrate 3 , and the back surface.

Led module

An LED (Light Emitting Diode) module includes an LED unit having one or more LED chips and a case. The case includes: a body including a base plate made of ceramic, the base plate having a main surface and a bottom surface opposite to the main surface; a through conductor penetrating through the base plate; and one or more pads formed on the main surface and making conductive connection with the through conductor, the pads mounting thereon the LED unit. The through conductor includes a main surface exposed portion exposed to the main surface and overlapping the LED unit when viewed from top, a bottom surface reaching portion connected to the main surface exposed portion and reaching the bottom surface. The pads cover at least a portion of the main surface exposed portion.