Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год
Применить Всего найдено 29. Отображено 29.
05-08-2016 дата публикации

패턴 구조물 및 이의 형성 방법.

Номер: KR0101645720B1
Автор: 심재황, 이재한, 민재호, 김건수
Принадлежит: 삼성전자주식회사

... 패턴 구조물 및 이의 형성 방법에 관한 것으로, 상기 패턴 구조물은 연장 라인과, 상기 연장 라인의 일 단부와 연결되고, 상기 연장 라인보다 넓은 폭을 갖고, 일 측방으로 돌출되는 돌출부를 갖는 패드를 포함한다. 상기 패턴 구조물은 간단한 공정에 의해 제조될 수 있으며, 반도체 소자에 포함되는 다양한 미세 패턴에 사용될 수 있다.

Подробнее
Номер записи: 1
26-04-2016 дата публикации

SEMICONDUCTOR DEVICES AND METHODS OF FORMING THE SAME

Номер: KR0101615650B1
Автор: 박윤문, 심재황, 박세영, 김건수, 이재한, 성승원
Принадлежит: 삼성전자주식회사

... 반도체 소자 및 그 형성방법이 제공된다. 본 발명에 따른 반도체 소자는, 셀 영역과 셀영역에 인접한 코어 영역을 포함하는 반도체 기판, 셀 영역과 상기 코어 영역 내의 활성 영역들, 활성 영역들을 덮는 층간 절연막, 층간 절연막을 관통하며 셀 영역의 활성 영역들 상에 제1 방향으로 배열되는 셀 콘택들, 층간 절연막을 관통하며 코어 영역의 활성 영역들 상에 제1 방향으로 배열되는 코어 콘택들을 포함할 수 있다. 코어 콘택들은 활성 영역들과 전기적으로 연결되는 접속 콘택과, 상기 접속 콘택의 일 측에 상기 활성 영역들과 절연된 더미 콘택을 포함할 수 있다.

Подробнее
Номер записи: 2
28-09-2018 дата публикации

반도체 소자 및 이를 제조하는 방법

Номер: KR0101901779B1
Автор: 심재황
Принадлежит: 삼성전자주식회사

... 반도체 소자 및 이를 제조하는 방법을 제공한다. 반도체 소자는, 기판 상에 제1 방향으로 연장하는 선택 트랜지스터들, 인접한 선택 트랜지스터들 사이에서, 제1 방향으로 연장하며 서로 평행한 다수의 셀 트랜지스터들, 셀 트랜지스터들 일 단에 배치되는 콘택 패드들, 선택 트랜지스터들, 셀 트랜지스터들 및 콘택 패드들을 덮는 절연막 및 콘택 패드들 사이를 덮는 절연막 내 보이드(void) 또는 심(seam)을 매립하는 매립 절연막을 포함한다.

Подробнее
Номер записи: 3
06-03-2018 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020180022361A
Автор: KIM, DONG WON, PARK, BONG TAE, SEONG, HO JUN, SIM, JAE HWANG, JUN, JUNG HOON
Принадлежит:

A semiconductor device includes first gate structures with a first width on a substrate. Second gate structures with a second width which is wider than the first width and one sidewall facing each other are provided on the substrate. First capping insulation patterns are arranged to cover the first gate structures and the second gate structures and to include a first opening part between the second gate structures facing each other. First spacer structures including first spacers and second spacers are provided on the sidewalls of the first capping insulation patterns and one sidewall of the second gate structure exposed on the sidewall of the first opening part. A first impurity region is provided on the substrate between the first spacer structures. The semiconductor device can obtain excellent electrical characteristics. COPYRIGHT KIPO 2018 (AA) First direction (BB) Second direction ...

Подробнее
Номер записи: 4
28-03-2016 дата публикации

Method Of Forming Active Region Structure

Номер: KR0101602450B1
Автор: 이영호, 김건수, 심재황, 신진현, 민경훈
Принадлежит: 삼성전자주식회사

... 활성 영역 구조체의 형성방법을 제공한다. 이를 위해서, 반도체 기판을 준비할 수 있다. 상기 반도체 기판은 셀 어레이 영역 및 주변 회로 영역을 가질 수 있다. 반도체 기판 상에 하부 및 상부 마스크 막들을 형성할 수 있다. 상기 셀 어레이 영역의 반도체 기판, 하부 마스크 막 및 상부 마스크 막을 식각해서 셀 트랜치를 형성할 수 있다. 상기 주변 회로 영역의 반도체 기판, 하부 마스크 막 및 상부 마스크 막을 식각해서 주변 트랜치를 형성할 수 있다. 상기 주변 트랜치는 셀 트랜치 대비 반도체 기판에 먼저 형성될 수도 있다. 상기 셀 및 주변 트랜치들은 활성 영역 구조체를 한정할 수 있다.

Подробнее
Номер записи: 5
01-11-2017 дата публикации

INTEGRATED CIRCUIT DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020170120895A
Автор: SEONG, HO JUN, SIM, JAE HWANG
Принадлежит:

An integrated circuit device comprises: a first conductive line and a second conductive line which are separated from each other and extended to be parallel with each other in a first direction; and a contact pad having a pad body and a loop type branch unit. The pad body has a first branch unit from which the first conductive line is branched and a second branch unit from which the second conductive line is branched. The loop type branch unit protrudes from the pad body between the first branch unit and the second branch unit. Therefore, the integrated circuit device has an arrangement structure capable of forming highly dense patterns by a variety of widths, wherein the highly dense patterns have relatively narrow widths and relatively dense pitches. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 6
29-08-2016 дата публикации

WASHER FOR FIXING WATERPROOF SHEET OF CONCRETE WATER TANK

Номер: KR101652018B1
Автор: SIM, JAE HWANG
Принадлежит: TANK MASTER CO., LTD.

The present invention provides a washer for fixing a waterproof sheet of a concrete water tank, capable of a waterproof sheet from being separated from a concrete screw through a part which is torn, by reducing a pulling force by moving downward with the waterproof sheet when the pulling force to the lower side is applied to the waterproof sheet due to a water pressure in the water tank and leading the waterproof sheet in order for the torn shape of the waterproof sheet torn due to the concrete screw to be an even straight line form when the waterproof sheet moves downwards. According to the washer for fixing a waterproof sheet of a concrete water tank is to fix the waterproof sheet to a wall surface of the concrete water tank by being installed between a head unit of the concrete screw and the waterproof sheet and having a through hole which the concrete screw penetrates, wherein the through hole is formed at a plate-shaped washer body formed of a metal material. An expansion slit for ...

Подробнее
Номер записи: 7
08-07-2016 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020160082388A
Автор: SONG, MIN SUNG, SIM, JAE HWANG, LIM, JOON SUNG
Принадлежит:

The present invention relates to a manufacturing method of a semiconductor device, and a semiconductor device manufactured thereby. According to the manufacturing method of a semiconductor device can form conductive lines of a fine pitch, exceeding a limit of a light exposure process, by using two or three photolithography processes and two spacer processes. In addition, node separation regions of the conductive lines can be easily formed without a misalignment problem. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 8
19-03-2025 дата публикации

SEMICONDUCTOR DEVICE AND DATA STORAGE SYSTEM INCLUDING THE SAME

Номер: KR20250038045A
Автор: 정영진, 심재황
Принадлежит:

A semiconductor device includes a first word line having a first electrode portion and a first extension portion extending from the first electrode portion, a second word line having a second electrode portion disposed at a higher level than the first electrode portion and a second extension portion extending from the second electrode portion, a first vertical memory structure penetrating through the first and second electrode portions in a vertical direction, and a first interconnection structure electrically connected to the first extension portion. The first extension portion includes a first lower portion extending from the first electrode portion and a first plug portion extending upwardly from at least one side of the first lower portion and connected to the first interconnection structure. At least a portion of the first lower portion has a thickness greater than a thickness of the first electrode portion.

Подробнее
Номер записи: 9
09-05-2016 дата публикации

Method of forming patterns for semiconductor device

Номер: KR0101618749B1
Автор: 이영호, 심재황, 박상용, 문경렬
Принадлежит: 삼성전자주식회사

... 미세 패턴들과 광폭 패턴들을 인접한 위치에 동시에 형성하는 반도체 소자의 패턴 형성 방법에 대하여 개시한다. 기판의 제1 영역 및 제2 영역을 각각 덮는 제1 막을 형성한다. 제1 영역에서 제1 막의 일부를 덮는 블로킹 패턴과 제2 영역에서 제1 막의 일부를 덮는 저밀도 광폭 패턴을 동시에 형성한다. 제1 영역에서 제1 막 및 블로킹 패턴 위에 복수의 희생 마스크 패턴을 형성한다. 복수의 희생 마스크 패턴 각각의 노출된 측벽을 덮는 복수의 스페이서를 형성한다. 희생 마스크 패턴을 제거한다. 제1 영역에서는 복수의 스페이서 및 블로킹 패턴을 식각 마스크로 이용하고 제2 영역에서는 저밀도 광폭 패턴을 식각 마스크로 이용하여 제1 영역 및 제2 영역에서 제1 막을 동시에 식각한다.

Подробнее
Номер записи: 10
15-02-2019 дата публикации

패널 고정구 및 이를 이용한 정수장의 도류벽 연결구조

Номер: KR0101948251B1
Автор: 심재황
Принадлежит: (주)탱크마스타

... 본 발명은 형강과 형강의 용접작업을 제거함으로써 자재비용을 절감하고 작업성을 향상시켜 비숙련자도 편리하고 쉽게 패널 연결작업을 수행할 수 있으며, 부식의 염려가 있는 부속품을 사용하지 않고 패널을 연결함으로써 수질에 대한 신뢰성을 더욱 향상시키고, 부식 제거나 부식이 발생한 부분의 교체 등으로 인한 번거로운 유지보수 작업 및 비용을 절감할 수 있는 패널 고정구 및 이를 이용한 정수장의 도류벽 연결구조를 제공한다. 본 발명은, 정수장의 도류벽을 연결함에 있어서, 패널의 제1 및 제2 연결단부에 제1 및 제2 연장부를 구비하되, 패널의 제1 및 제2 연결단부를 맞댄 상태에서, 제1 연장부는 뒤판과 접하는 내측면을 형성하여 고정구로 뒤판과 고정하고, 제2 연장부는 앞판과 접하는 내측면을 형성하여 고정구로 앞판과 고정하며, 고정구는, 합성수지재로 이루어진 것으로, 고정부위를 관통시켜 형성한 관통구멍에 끼워지는 몸통부와, 관통구멍의 내경보다 큰 외경을 가지는 머리부와, 몸통부가 관통구멍에 삽입되고 머리부가 제1 또는 제2 연장부에 밀착된 상태에서 뒤판 또는 앞판의 안쪽면에 걸림 유지되는 촉형걸림부와, 몸통부 및 촉형걸림부에 걸쳐 길이방향으로 형성되어 몸통부 및 촉형걸림부를 지름방향으로 신축 가능하게 하는 복수개의 절결부를 포함하여 이루어진다.

Подробнее
Номер записи: 11
07-03-2017 дата публикации

WATERPROOF SHEET HAVING ANTIBACTERIAL PERFORMANCE AND WATER TANK WATERPROOFING METHOD USING SAME

Номер: KR101713499B1
Автор: SIM, JAE HWANG
Принадлежит: TANK MASTER CO., LTD.

The present invention relates to a waterproof sheet having antibacterial performance and a water tank waterproofing method using the same. The waterproof sheet has a predetermined amount of an antibacterial agent on the inner walls of a water tank formed in a water treatment facility to store water in the water tank in a hygienic manner by using the antibacterial agent included in the waterproof sheet. According to the present invention, the waterproof sheet makes the surfaces of the water tank waterproof by being coated thereon. For 100 parts by weight of the waterproof sheet, the waterproof sheet includes 1 to 10 parts by weight of the antibacterial agent for storing water in the water tank in a hygienic manner. The antibacterial agent includes charcoal, zeolite and phytoncide oil at the ratio of 4 to 6 : 2 to 3 : 2 to 3. COPYRIGHT KIPO 2017 (S1) Step of removing foreign matters from a water tank surface (S2) Step of arranging a fixing member (S3) Step of applying a concrete adhesive ...

Подробнее
Номер записи: 12
29-04-2016 дата публикации

Semiconductor Device including Resistor and Method of Fabricating the same

Номер: KR0101616972B1
Автор: 박윤문, 김건수, 신진현, 심재황
Принадлежит: 삼성전자주식회사

... 저항 소자를 갖는 반도체 장치 및 그 형성 방법을 제공한다. 이 방법은 반도체기판상에 트렌치를 정의하는 주형 패턴들을 형성하고, 주형 패턴들 상에 트렌치를 가로지르는 저항 패턴을 형성하고, 저항 패턴 상에 서로 이격된 제 1 및 제 2 도전 패턴들을 국소적으로 형성하는 단계를 포함할 수 있다.

Подробнее
Номер записи: 13
29-09-2022 дата публикации

반도체 소자 및 그 반도체 소자의 제조 방법

Номер: KR102449195B1
Автор: 심재황
Принадлежит: 삼성전자주식회사

... 반도체 소자는, 제1 방향을 따라 연장되며, 상기 제1 방향에 수직한 제2 방향으로 이격된 복수의 라인 패턴을 포함하고, 상기 복수의 라인 패턴은 상기 제2 방향을 따라 연속적으로 배치되며 위치에 따라 가변적인 길이를 갖는 4개의 라인 패턴을 하나의 라인 세트로 하는 적어도 2개의 라인 세트를 포함하고, 상기 적어도 2개의 라인 세트는 동일한 길이를 가진다.

Подробнее
Номер записи: 14
04-01-2017 дата публикации

반도체 소자 제조 방법

Номер: KR0101692403B1
Автор: 심재황
Принадлежит: 삼성전자주식회사

... 반도체 소자 제조 방법에서, 제1 간격으로 서로 이격된 복수 개의 제1 예비 게이트 구조물들 및 제1 예비 게이트 구조물들 양측의 제2 예비 게이트 구조물들을 각각 포함하며, 제1 간격보다 큰 제2 간격으로 서로 이격된 복수 개의 예비 스트링들을 기판 상에 형성한다. 예비 게이트 구조물들을 커버하는 제1 절연막을 기판 상에 형성한다. 예비 스트링들 사이를 매립하는 절연막 구조물을 제1 절연막 상에 형성한다. 예비 게이트 구조물들 사이를 부분적으로 매립하는 희생막 패턴을 제1 절연막 상에 형성하고, 희생막 패턴에 의해 커버되지 않은 제1 절연막 부분을 제거하여 제1 절연막 패턴을 형성한다. 제1 절연막 패턴에 의해 커버되지 않은 예비 게이트 구조물들 부분에 도전막을 반응시켜 각각 제1 및 제2 게이트 구조물들을 형성함으로써, 각각 제1 및 제2 스트링들을 형성한다. 게이트 구조물들 상에 캐핑막을 형성하여 게이트 구조물들 사이에 제2 에어 갭을 형성한다.

Подробнее
Номер записи: 15
07-12-2015 дата публикации

METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

Номер: KR1020150136387A
Автор: SONG, MIN SUNG, SHIN, JIN HYUN, SIM, JAE HWANG, LIM, JOON SUNG, CHOI, BONG HYUN
Принадлежит:

Disclosed is a method for manufacturing a semiconductor device by using a triple patterning process. A porous layer of covering the upper surface and the sidewall of a polymer-containing pattern formed on an etch object layer, is formed. A part of the polymer-containing pattern is decomposed by supplying a decomposition gas to the polymer-containing pattern through the porous layer. So, a reduced polymer-containing pattern and voids are formed. A porous spacer pattern separated from the reduced polymer-containing pattern is formed by removing a part of the porous layer. The etch object layer is etched by using the reduced polymer-containing pattern and the porous space pattern as an etch mask. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 16
17-05-2017 дата публикации

비휘발성 메모리 소자 및 이의 제조방법

Номер: KR0101736246B1
Автор: 심재황, 김건수, 민경훈, 송민성, 정연욱
Принадлежит: 삼성전자주식회사

... 전하트랩 영역이 감소된 비휘발성 메모리 소자 및 이의 제조방법이 개시된다. 비트라인을 향하는 콘트롤 게이트 라인의 측면에 제1 식각 방지막을 형성한 후 게이트간 유전막 패턴을 형성하기 위한 제1 식각공정을 수행하고 플로팅 게이트 전극의 측면에 제2 식각 방지막을 형성한 후 플로팅 게이트 패턴을 셀 별로 노드분리하기 위한 제2 식각 공정을 수행한다. 이에 따라, 스택 게이트를 형성하기 위한 식각공정에서 콘트롤 게이트 및 플로팅 게이트의 측면이 과식각 되는 것을 방지할 수 있다. 스택 게이트의 측부를 감싸는 스페이서 막을 더 배치하여 이온주입 공정시 이온들이 스택 게이트로 주입되는 것을 방지할 수 있다.

Подробнее
Номер записи: 17
04-05-2017 дата публикации

UNIT PANEL FOR ASSEMBLING WATER TANK

Номер: KR101732484B1
Автор: SIM, JAE HWANG
Принадлежит: TANK MASTER CO., LTD.

The present invention provides a unit panel for assembling a water tank. The unit panel can effectively prevent peeling in a weak part, such as a semispherical block part formed in a unit panel for assembling a water tank, from which a waterproof liquid coating layer can be easily peeled. The unit panel of the present invention has a waterproof liquid coating layer peeling preventing fixture formed in the inner central part of a semispherical block part. The waterproof liquid coating layer peeling preventing fixture comprises a fixing body including an attachment surface and a coating surface. The attachment surface is formed in a spherical surface corresponding to a spherical surface of the inner side surface of the semispherical block part, and is attached to the inner central part of the semispherical block part by a strong adhesive. The coating surface has a waterproof liquid coating layer formed by spraying a waterproof liquid. A fixing groove part is formed on the coating surface ...

Подробнее
Номер записи: 18
10-08-2017 дата публикации

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

Номер: KR1020170091833A
Автор: SIM, JAE HWANG, SEONG, HO JUN, PARK, BONG TAE, KIM, WOO JUNG
Принадлежит:

The present invention relates to a semiconductor device and a method of manufacturing the same. More specifically, the semiconductor device includes a first conductive pattern including a line part and a pad part connected thereto, on a substrate; a gate dielectric pattern and a second conductive pattern sequentially stacked on the substrate; and a capping film on the first and second conductive patterns. A first trench adjacent to one side of the second conductive pattern is defined on the upper part of the substrate. At least a part of the first trench is filled with the capping film. A height difference is not generated on the different regions of the substrate. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 19
07-12-2018 дата публикации

반도체 소자 및 그의 제조 방법

Номер: KR0101926359B1
Автор: 심재황
Принадлежит: 삼성전자주식회사

... 반도체 소자 및 그의 제조 방법을 제공한다. 상기 반도체 소자는 게이트 구조물들 및 에어 갭들을 포함한다. 상기 게이트 구조물들은 기판의 활성 영역 및 필드 영역을 가로지른다. 상기 에어 갭들은 상기 게이트 구조물들 사이에 위치한다. 상기 에어 갭들의 상기 필드 영역에서의 하부 레벨은 상기 게이트 구조물들의 상기 활성 영역에서의 하부 레벨보다 낮다.

Подробнее
Номер записи: 20
04-08-2017 дата публикации

반도체 소자 제조 방법

Номер: KR0101762661B1
Автор: 김태현, 김경현, 심재황, 신재진, 임종흔, 박현민
Принадлежит: 삼성전자주식회사

... 에어 갭(air gap)을 갖는 반도체 소자 제조 방법이 개시되어 있다. 기판 상에 서로 이격된 복수 개의 예비 게이트 구조물들의 측벽 및 예비 게이트 구조물들 사이의 기판 상면에 캐핑막 패턴을 형성하고, 예비 게이트 구조물들의 상면 및 캐핑막 패턴의 상면 상에 차단막을 형성한다. 차단막 및 캐핑막 패턴 일부를 제거하여 예비 게이트 구조물들의 측벽 일부에 캐핑막 패턴을 형성한다. 캐핑막 패턴에 의해 커버되지 않은 예비 게이트 구조물들 부분 상에 도전막을 형성하고, 예비 게이트 구조물들과 반응시켜 게이트 구조물들을 형성한다. 게이트 구조물들 사이에 에어 갭을 갖는 제2 절연막을 기판 상에 형성한다. 에어 갭 형성에 의해, 기생 커패시턴스를 감소시킬 수 있고, 에어 갭도 충분히 크고 균일하게 형성될 수 있다.

Подробнее
Номер записи: 21
19-11-2015 дата публикации

반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치

Номер: KR1020150129242A
Автор: 성호준, 심재황, 한지훈
Принадлежит:

... 본 발명은 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치를 제공한다. 이 방법에서는 넓은 폭을 가지는 패턴들을 형성하기 위한 포토레지스트 패턴이, 워드라인의 폭(1F)에 해당되는 두께의 세배 이상의 간격의 제 1 스페이서 패턴을 형성한 후에 형성된다.

Подробнее
Номер записи: 22
06-11-2015 дата публикации

Semiconductor device and method of forming patterns for semiconductor device

Номер: KR0101565796B1
Автор: 박영주, 민재호, 김명철, 김동찬, 심재황
Принадлежит: 삼성전자주식회사

... 다양한 폭을 가지는 패턴들을 동시에 형성하면서 일부 영역에서는 더블 패터닝 기술에 의해 패턴 밀도를 배가시키는 반도체 소자의 패턴 형성 공정 및 이 공정을 용이하게 적용할 수 있는 구조를 가지는 반도체 소자를 개시한다. 본 발명에 따른 반도체 소자는 기판상에서 제1 방향으로 연장되어 있는 제1 라인 부분과 제2 방향으로 연장되어 있는 제2 라인 부분을 포함하는 복수의 도전 라인과, 제2 라인 부분의 일단으로부터 도전 라인과 일체로 연결되어 있는 복수의 콘택 패드와, 복수의 콘택 패드중에서 선택된 일부 콘택 패드로부터 제2 라인 부분과 평행하게 연장되어 있는 제1 더미 부분을 가지는 복수의 더미 도전 라인을 포함한다.

Подробнее
Номер записи: 23
11-11-2022 дата публикации

중공 탄성볼 판넬의 제조방법 및 이에 사용되는 중공 탄성볼 성형장치

Номер: KR102465146B1
Автор: 심재황, 김형민
Принадлежит: (주)탱크마스타, 김형민

... 본 발명은 연결부에 의해 중공 탄성볼이 직렬로 연결된 상태가 되도록 연속하여 성형하고, 또한 성형후 판넬형태로 자동 정렬되게 함으로써 중공 탄성볼을 이용한 판넬의 제조가 용이하고 시간이 단축되어 생산성을 대폭 향상시킬 수 있는 중공 탄성볼 판넬의 제조방법 및 이에 사용되는 중공 탄성볼 성형장치를 제공한다. 본 발명은, 중공 탄성볼 성형장치를 이용하여 중공의 탄성볼이 연결부로 연결된 합성수지재의 탄성볼체인을 성형하는 제1 단계와, 성형되는 탄성볼체인을 냉각시키는 제2 단계와, 냉각된 탄성볼체인을 판넬성형틀에 판넬형태로 권취하는 제3 단계와, 제3 단계에서 판넬성형틀에 권취된 탄성볼체인의 탄성볼을 상호 부착하여 판넬형태를 유지하는 제4 단계와, 판넬형태로 유지된 탄성볼체인을 판넬성형틀에서 분리하여 양측에 판부재를 각각 부착하는 제5 단계를 포함하여 이루어진다.

Подробнее
Номер записи: 24
07-12-2018 дата публикации

반도체 소자 제조 방법

Номер: KR0101926362B1
Автор: 성호준, 심재황
Принадлежит: 삼성전자주식회사

... 기판을 식각하여 활성 영역 및 상기 활성 영역 상의 하부 게이트 패턴을 정의하는 필드 트렌치를 형성하고, 상기 하부 게이트 패턴은 터널링 절연 패턴 및 하부 게이트 전극 패턴을 포함하고, 상기 필드 트렌치 내에 필드 절연물을 채워 필드 영역을 형성하고, 상기 하부 게이트 패턴 상에 상부 게이트 패턴을 형성하고, 상기 필드 영역 및 상기 상부 게이트 패턴 상에 스토핑 층 및 버퍼층을 순차적으로 형성하고, 상기 필드 영역의 상기 버퍼층 상에 제1 저항 패턴을 형성하고, 상기 상부 게이트 패턴 상의 상기 버퍼층 상에 제2 저항 패턴을 형성하고, 상기 제1 저항 패턴 및 상기 제2 저항 패턴을 덮는 층간 절연층을 형성하고, 및 평탄화 공정을 수행하여 상기 층간 절연층의 상부 및 상기 제2 저항 패턴을 제거하는 것을 포함하는 반도체 소자의 제조 방법이 설명된다.

Подробнее
Номер записи: 25
19-03-2025 дата публикации

SEMICONDUCTOR DEVICES

Номер: KR20250038486A
Автор: 안종선, 김현주, 심재황, 이슬비
Принадлежит:

A semiconductor device includes a gate electrode structure, a memory channel structure, and a contact plug. The gate electrode structure includes gate electrodes sequentially stacked and spaced apart from each other on a substrate in a first direction perpendicular to an upper surface of the substrate. Each of the gate electrodes extends in a second direction substantially parallel to the upper surface of the substrate. The memory channel structure extends through the gate electrode structure. The contact plug extends partially through the gate electrode structure to contact an upper surface of a first gate electrode among the gate electrodes. The contact plug is electrically insulated from a second gate electrode that is over the first gate electrode. At least a portion of the contact plug has a width decreasing from a top toward a bottom thereof in the first direction in a stepwise manner.

Подробнее
Номер записи: 26
30-12-2016 дата публикации

TRAINING WALL FOR SEWAGE TREATMENT PLANT

Номер: KR101691086B1
Автор: SIM, JAE HWANG
Принадлежит: TANK MASTER CO., LTD.

The present invention relates to a training wall for a sewage treatment plant. The training wall for a sewage treatment plant comprises: fixating pillars fixated and mounted to a purification plant at an interval; and a wall body fixated and mounted between the fixating pillars and between the fixating pillars. The wall body includes a wall body frame having the inside formed by penetration, and an assembly panel mounted to the inside of the wall body frame. The region in which the wall body frame and the assembly panel make a contact can be fixated through ultrasound welding. According to the present invention, the training wall can be fixated between the fixating pillars without joints such as an anchor bolt, bolt, screw, and the like, and has less operation time, operation costs, and material costs. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 27
18-08-2016 дата публикации

SEMICONDUCTOR DEVICE MANUFACTURING METHOD

Номер: KR1020160097608A
Автор: SONG, MIN SUNG, SIM, JAE HWANG, LIM, JOON SUNG
Принадлежит:

The present invention provides a semiconductor device manufacturing method comprising: forming a stopper layer, a lower hard mask layer, a middle hard mask layer, and an upper hard mask pattern on a substrate; forming first spacer patterns on both lateral walls of the upper hard mask pattern; removing the upper hard mask patterns; selectively etching the middle hard mask layer by using the first spacer patterns as etching mask to form middle hard mask patterns; forming second spacer patterns on both lateral walls of the middle hard mask patterns; removing the middle hard mask patterns; selectively etching the lower hard mask layer by using the second spacer patterns as etching masks to form lower hard mask patterns; removing the second spacer patterns; exposing a cell region on the lower hard mask patterns and the stopper layer, and forming a patterning mask pattern covering a common source line region; selectively etching the stopper layer by using the lower hard mask patterns and the ...

Подробнее
Номер записи: 28
28-06-2017 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020170073214A
Автор: SIM, JAE HWANG
Принадлежит:

A semiconductor device includes a plurality of line patterns extended in a first direction and spaced apart in a second direction perpendicular to the first direction. The plurality of line patterns are continuously arranged along the second direction, and include at least two line sets, wherein one line set is composed of four line patterns with variable lengths according to a position. The at least two line sets have the same length. Therefore, the semiconductor device according to the present invention can obtain high electrical features. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 29