Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год
Применить Всего найдено 40. Отображено 40.
08-03-2018 дата публикации

반도체 소자 및 그 제조 방법

Номер: KR0101836258B1
Автор: 주낙용, 정영균, 박정희, 이종석, 천대환
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 위치하는 n-형층, 상기 n-형층에 위치하며 서로 이격되어 있는 제1 트렌치 및 제2 트렌치, 상기 제1 트렌치의 측면 및 상기 제2 트렌치의 측면 사이에 위치하며, 상기 n-형층 위에 위치하는 n+형 영역, 상기 제1 트렌치의 내부에 위치하는 게이트 절연막, 상기 제2 트렌치의 내부에 위치하는 소스 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 산화막, 상기 산화막, 상기 n+형 영역, 및 상기 소스 절연막 위에 위치하는 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함한다.

Подробнее
Номер записи: 1
12-06-2017 дата публикации

SCHOTTKY BARRIER DIODE AND METHOD FOR PRODUCING SAME

Номер: KR1020170064948A
Автор: PARK, JUNG HEE, JUNG, YOUNG KYUN, JOO, NACK YONG, LEE, JONG SEOK, CHUN, DAE HWAN
Принадлежит:

A schottky barrier diode according to an embodiment of the present invention comprises: an n- epi-layer disposed on a first surface of an n+ silicon carbide substrate; a first terminal trench, a second terminal trench, a plurality of conduction trenches, and arrangement key trenches which are disposed on the n- epi-layer and are separated from each other; a p region disposed at the bottom of each of the first terminal trench, the second terminal trench, and the conduction trenches; an insulation film disposed on the first terminal trench, the second terminal trench, and the arrangement key trenches; a schottky electrode disposed on the conduction trenches and the n- epi-layer; and a drain electrode disposed on a second surface of the n+ silicon carbide substrate. The conduction trenches are disposed between the first terminal trench and the second terminal trench, and the depths of the first terminal trench, the second terminal trench, and the conduction trenches are the same. The depth ...

Подробнее
Номер записи: 2
21-06-2018 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020180068211A
Автор: CHUN, DAE HWAN
Принадлежит:

A semiconductor device according to an embodiment of the present invention includes an n- type layer located on a first side of an n+ type silicon carbide substrate, a trench located in the n- type layer, a first gate electrode and a second gate electrode located in the trench and separated from each other, a source electrode insulated from the first gate electrode and the second gate electrode, a drain electrode located on a second side of the n+ type silicon carbide substrate, a first channel located to be adjacent to the lateral side of the trench, and a second channel located under the lower side of the trench. The first channel is separated from the second channel. Accordingly, the present invention can improve the current density of the semiconductor device. COPYRIGHT KIPO 2018 ...

Подробнее
Номер записи: 3
15-01-2018 дата публикации

SCHOTTKY BARRIER DIODE AND MANUFACTURING METHOD THEREOF

Номер: KR1020180005005A
Автор: CHUN, DAE HWAN, JUNG, YOUNG KYUN, JOO, NACK YONG, PARK, JUNG HEE, LEE, JONG SEOK
Принадлежит:

A Schottky barrier diode according to an embodiment of the present invention includes: an n- type layer which is positioned on a first surface of an n+ type silicon carbide substrate; a p+ type area and a p type area which are positioned on the n- type layer and are separated from each other; an anode electrode which is positioned on the n- type layer, the p+ type area, and the p type area; and a cathode electrode which is positioned on a second surface of the n+ type silicon carbide substrate. The p type area is provided more than one while having a hexagonal shape in a plan view and positioned in a matrix form. The n- type layer positioned between the p+ type area and the p type area has a hexagonal shape in a plan view and surrounds the p type area. A horizontal line passing through the centers of the p type areas does not meet a horizontal line passing through the centers of the p type areas adjacent in a column direction in a plan view. The present invention can increase the current ...

Подробнее
Номер записи: 4
07-07-2015 дата публикации

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

Номер: KR1020150076840A
Автор: LEE, JONG SEOK, CHUN, DAE HWAN, HONG, KYOUNG KOOK, PARK, JUNG HEE, JUNG, YOUNG KYUN
Принадлежит:

According to an embodiment of the present invention, a semiconductor device comprises: a first n^- type epi-layer arranged on a first surface of an n^+ type silicon carbide substrate; a p-type epi-layer arranged on the first n^- type epi-layer; a second n^- type epi-layer arranged on the p-type epi-layer; an n^+ area arranged on the second n^- type epi-layer; a trench penetrating the second n^- type epi-layer, the p-type epi-layer, and the n^+ area and arranged on the first n^- type epi-layer; a p^+ area arranged on the p-type epi-layer and spaced apart from the trench; a gate insulation film positioned in the trench; a gate electrode positioned on the gate insulation film; an oxide film positioned on the gate electrode; a source electrode positioned on the n^+ area, the oxide film, the p^+ area; and a drain electrode positioned on a second surface of the n^+ type silicon carbide substrate. Channels are arranged on the second n^- type epi-layers on both sides of the trench and the p-type ...

Подробнее
Номер записи: 5
21-06-2018 дата публикации

SEMICONDUCTOR DEVICE

Номер: KR1020180068165A
Автор: CHUN, DAE HWAN
Принадлежит:

A semiconductor device according to an embodiment of the present invention includes an n+ type silicon carbide substrate, an n- type layer, a plurality of first trenches, a p type region, a p+ type region, an n+ type region, a gate electrode, a source electrode, and a drain electrode. The plurality of first trenches form a rectangular unit cell on a plane. The p+ type region is located in the central part of the unit cell. The plurality of first trenches are separated from each other and are located on the rectangular side of the unit cell on the plane. The n+ type region is located on the outside of the p type region and the outside of the first trench on the plane in the unit cell. Accordingly, the present invention can improve the channel density of the semiconductor device. COPYRIGHT KIPO 2018 ...

Подробнее
Номер записи: 6
18-06-2018 дата публикации

METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Номер: KR1020180065673A
Автор: JUNG, YOUNG KYUN, JOO, NACK YONG, PARK, JUNG HEE, NOH, HYUN WOO, LEE, JONG SEOK, CHUN, DAE HWAN
Принадлежит:

A method for manufacturing a semiconductor device according to one embodiment of the present invention comprises the steps of: sequentially forming an n- type layer, a p type region and a p+ type region on a first surface of an n+ type silicon carbide substrate; forming a trench by removing the p+ type region, the p type region and the n- type layer; forming a first insulating layer on the p+ type region and within the trench; removing a part of the first insulating layer placed on the p+ type region to form a second insulating layer comprising a first portion placed within the trench and a second portion placed on the p+ type region; forming a gate material layer on the first portion and the p+ type region; removing the second portion to form an ion injecting space; injecting ions to the p+ type region placed in the ion injecting space to form an n+ type region; removing the gate material layer placed on the p+ type region to form a gate electrode within the trench; forming an oxide film ...

Подробнее
Номер записи: 7
22-09-2016 дата публикации

반도체 소자 및 그 제조 방법

Номер: KR0101655153B1
Автор: 천대환, 이종석, 박정희, 홍경국, 정영균
Принадлежит: 현대자동차 주식회사

... 본 발명은 반도체 소자에 관한 것으로, 구체적으로 온 저항을 줄여 전류의 양을 증가시킬 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다. 이를 위해, 본 발명의 일 실시 예에 따른 반도체 소자는 n+형 탄화 규소 기판의 일면에 형성되는 n-형 에피층; 상기 n-형 에피층 상에 형성되는 n+ 영역; 상기 n-형 에피층 및 상기 n+ 영역을 관통하는 제1 및 제2 트렌치; 상기 제1 및 제2 트렌치 각각의 내측에 형성되는 제1 및 제2 게이트 절연막; 상기 제1 및 제2 게이트 절연막 상에 형성되는 제1 및 제2 게이트 전극; 상기 제1 및 제2 트렌치 중 하나의 트렌치 양측에 형성되는 p형 영역; 상기 제1 및 제2 게이트 전극 상에 형성되는 산화막; 상기 n+ 영역 및 상기 산화막 상에 형성되는 소스 전극; 및 상기 n+형 탄화 규소 기판의 타면에 형성되는 드레인 전극을 포함하고, 상기 제1 및 제2 트렌치 각각의 양측에 제1 및 제2 채널이 형성될 수 있다.

Подробнее
Номер записи: 8
22-06-2017 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020170070507A
Автор: CHUN, DAE HWAN, JUNG, YOUNG KYUN, JOO, NACK YONG, PARK, JUNG HEE, LEE, JONG SEOK
Принадлежит:

According to an embodiment of the present invention, a semiconductor device includes: an n- epitaxial layer arranged on a first surface of an n+ silicon carbide substrate; first and second trenches arranged on the n- epitaxial layer while being spaced apart; a p-type area which surrounds the side surfaces and corners of the first trench; an n+ area which is arranged on the n- epitaxial layer between the first and second trenches and the p-type area; a gate insulation film arranged in the second trench; a gate electrode arranged on the gate insulation film; an oxide film arranged on the gate electrode; a source electrode which is arranged on the oxide film and n+ area and in the first trench; and a drain electrode arranged on a second surface of the n+ silicon carbide substrate. The source electrode contacts the n- epitaxial layer arranged on a lower part of the first trench. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 9
08-07-2015 дата публикации

SCHOTTKY BARRIER DIODE AND METHOD FOR MANUFACTURING SAME

Номер: KR1020150078454A
Автор: CHUN, DAE HWAN, HONG, KYOUNG KOOK, LEE, JONG SEOK, PARK, JUNG HEE, JUNG, YOUNG KYUN
Принадлежит:

A schottky barrier diode according to an embodiment of the present invention includes an n- type epi layer which is arranged on the first surface of an n+ type silicon carbide, an n type epi layer which is arranged on the n- type epi layer, p+ regions which are arranged in the n- type epi layer, a trench which penetrates the n type epi layer and is formed in each of the p+ regions, Schottky electrodes which are arranged on the n type epi layer and the trench, and an ohmic electrode which is arranged on the second surface of the n+ silicon carbide. The schottky electrode includes a first schottky electrode and a second schottky electrode protruding from the first schottky electrode. The first schottky electrode is arranged on the n type epi layer. The second schottky electrode is arranged in the trench. COPYRIGHT KIPO 2015 ...

Подробнее
Номер записи: 10
18-10-2017 дата публикации

반도체 소자 및 그 제조 방법

Номер: KR0101786668B1
Автор: 천대환, 정영균, 주낙용, 박정희, 이종석
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자는 n+ 형 탄화 규소 기판의 제1면에 위치하는 n- 형 에피층, 상기 n- 형 에피층에 위치하며 서로 이격되어 있는 제1 트렌치 및 제2 트렌치, 상기 제1 트렌치의 측면 및 코너를 감싸는 p형 영역, 상기 p형 영역과 상기 제1 트렌치 및 상기 제2 트렌치 사이의 상기 n- 형 에피층 위에 위치하는 n+ 영역, 상기 제2 트렌치 내에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 산화막, 상기 산화막 위, 상기 n+ 영역 위 및 상기 제1 트렌치 내에 위치하는 소스 전극, 그리고 상기 n+ 형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 소스 전극은 상기 제1 트렌치의 하부에 위치하는 상기 n- 형 에피층과 접촉한다.

Подробнее
Номер записи: 11
06-02-2017 дата публикации

SCHOTTKY BARRIER DIODE AND METHOD FOR MANUFACTURING SAME

Номер: KR1020170013107A
Автор: JUNG, YOUNG KYUN, PARK, JUNG HEE, CHUN, DAE HWAN, LEE, JONG SEOK
Принадлежит:

Disclosed are a Schottky barrier diode and a method for manufacturing the same, capable of widening a contact area in which a Schottky electrode makes contact with an n- type epitaxial layer. According to embodiments of the present invention, the Schottky barrier diode includes: an n+ type silicon carbide substrate; an n- type epitaxial layer formed on one surface of the n+ type silicon carbide substrate; a plurality of p+ regions formed inside the n- type epitaxial layer; a Schottky electrode formed in an upper portion of the n- type epitaxial layer of an electrode region; and an ohmic electrode formed on another surface of the n+ type silicon carbide substrate, wherein the p+ regions are spaced apart from each other at a predetermined distance within the n- type epitaxial layer. In addition, according to embodiments of the present invention, the method for manufacturing the Schottky barrier diode includes the steps of: forming an n- type epitaxial layer on one surface of the n+ type silicon ...

Подробнее
Номер записи: 12
18-10-2017 дата публикации

반도체 소자 및 그 제조 방법

Номер: KR0101786664B1
Автор: 천대환, 정영균, 주낙용, 박정희, 이종석
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자는 n+ 형 탄화 규소 기판의 제1면에 위치하는 n- 형 에피층, 상기 n- 형 에피층에 위치하는 트렌치, 상기 n- 형 에피층에 위치하며, 상기 트렌치의 측면에 위치하는 n+ 형 영역 및 제1 p형 영역, 상기 n- 형 에피층에 위치하며, 상기 제1 p형 영역과 이격되어 있는 복수의 제2 p형 영역, 상기 트렌치에 위치하는 제1 게이트 전극 및 상기 제1 게이트 전극으로부터 연장되어 있는 복수의 제2 게이트 전극을 포함하는 게이트 전극, 상기 게이트 전극 위에 상기 게이트 전극과 절연되어 위치하는 소스 전극, 그리고 상기 n+ 형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 복수의 제2 p형 영역을 서로 이격되어 있고, 상기 소스 전극은 상기 복수의 제2 p형 영역 및 상기 복수의 제2 p형 영역 사이에 위치하는 상기 n- 형 에피층과 접촉한다.

Подробнее
Номер записи: 13
21-06-2018 дата публикации

SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING SAME

Номер: KR1020180068156A
Автор: JOO, NACK YONG, JUNG, YOUNG KYUN, PARK, JUNG HEE, LEE, JONG SEOK, CHUN, DAE HWAN
Принадлежит:

A semiconductor device according to an embodiment of the present invention includes an n- type layer sequentially disposed on the first surface of an n+ type silicon carbide substrate, a p type region located in the n- type layer, an auxiliary n+ type region located on the p type region or in the p type region, an n+ type region located in the p type region, an auxiliary electrode located on the auxiliary n+ type region and the p type region, a gate electrode spaced apart from the auxiliary electrode and positioned on the n- type layer, a source electrode spaced apart from the auxiliary electrode and the gate electrode, and a drain electrode located on the second surface of the n+ type silicon carbide substrate. The auxiliary n+ type region and the n+ type region are spaced apart from each other. The source electrode is in contact with the n+ type region. Current density can be improved. COPYRIGHT KIPO 2018 ...

Подробнее
Номер записи: 14
07-04-2017 дата публикации

쇼트키 배리어 다이오드 및 그 제조 방법

Номер: KR0101724464B1
Автор: 정영균, 박정희, 천대환, 이종석
Принадлежит: 현대자동차 주식회사

... 쇼트키 배리어 다이오드 및 그 제조 방법이 개시된다. 본 발명의 실시 예에 따른 쇼트키 배리어 다이오드는 n+형 탄화 규소 기판; 상기 n+형 탄화 규소 기판의 일면에 형성되는 n-형 에피층; 상기 n-형 에피층 내부에 형성되는 복수의 p+ 영역; 상기 전극 영역의 n-형 에피층 상부에 형성되는 쇼트키 전극; 및 상기 n+형 탄화 규소 기판의 타면에 형성되는 오믹 전극을 포함하고, 상기 복수의 p+ 영역은 상기 n-형 에피층 내부에서 일정 각격 이격되도록 형성된다. 또한, 본 발명의 실시 예에 따른 쇼트키 배리어 다이오드의 제조 방법은 n+형 탄화 규소 기판의 일면에 n-형 에피층을 형성하는 단계; 상기 n-형 에피층의 상면에 일정 간격 이격되도록 복수의 트렌치를 패터닝하는 단계; 상기 복수의 트렌치 내부에 제1 차단부를 형성하는 단계; 상기 n-형 에피층 상단에서 일정 간격 이격되도록 복수의 제2 차단부를 형성하는 단계; 상기 제1 차단부 및 제2 차단부를 마스크로하여 상기 n-형 에피층에 p+ 이온 주입으로 p+ 영역을 형성하는 단계; 상기 복수의 제1 차단부 및 제2 차단부를 제거하는 단계; 상기 p+ 영역을 감싸도록 상기 n-형 에피층을 성장시키는 단계; 상기 성장된 n-형 에피층 상부에 쇼트키 전극을 형성하는 단계; 및 상기 n+형 탄화 규소 기판의 타면에 오믹 전극을 형성하는 단계로 이루어진다.

Подробнее
Номер записи: 15
22-06-2016 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020160071901A
Автор: CHUN, DAE HWAN, LEE, JONG SEOK, PARK, JUNG HEE, HONG, KYOUNG KOOK, JUNG, YOUNG KYUN
Принадлежит:

The present invention relates to a semiconductor device and, particularly, to a semiconductor device capable of increasing the amount of current by reducing on-resistance and a manufacturing method thereof. For this, the semiconductor device according to an embodiment of the present invention comprises: an n- type epitaxial layer formed on one side of an n+ type silicon carbide substrate; an n+ area formed on the n- type epitaxial layer; first and second trenches passing through the n- type epitaxial layer and the n+ area; first and second insulation films formed inside the first and second trenches, respectively; first and second gate electrodes formed on the first and second gate insulation films; a p type area formed on both sides of one of the first and second insulation films; an oxide film formed on the first and second gate electrodes; a source electrode formed on the n+ area and the oxide film; and a drain electrode formed on the other side of the n+ type silicon carbide substrate ...

Подробнее
Номер записи: 16
24-04-2018 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020180041421A
Автор: CHUN, DAE HWAN, JUNG, YOUNG KYUN, JOO, NACK YONG, PARK, JUNG HEE, LEE, JONG SEOK
Принадлежит:

The present invention relates to a silicon carbide semiconductor device including a vertical channel and a horizontal channel. According to an embodiment of the present invention, the semiconductor device comprises an n+ type silicon carbide substrate, an n- type layer, an n type layer, a plurality of trenches, a p type region, an n+ type region, a gate insulating film, a gate electrode, a source electrode, a drain electrode and a channel. The plurality of trenches are located in a planar matrix form. The n+ type region is located in a mesh form having a planar opening part, surrounds each trench, and is in contact with the source electrode between the trenches adjacent to each other in a planar diagonal direction. The p type region is located in an opening part of the n+ type region of a planar mesh form. COPYRIGHT KIPO 2018 ...

Подробнее
Номер записи: 17
31-05-2016 дата публикации

BONDING METHOD OF SILVER PASTE

Номер: KR1020160061182A
Автор: HONG, KYOUNG KOOK, NOH, HYUN WOO, JUNG, YOUNG KYUN, CHUN, DAE HWAN, LEE, JONG SEOK, KANG, SU BIN
Принадлежит:

According to one embodiment of the present invention, a bonding method of silver paste includes the steps of: applying silver paste including silver and indium to a semiconductor device or a substrate; disposing the semiconductor device on the substrate; and heating the silver paste to form a bonding layer. The semiconductor device and the substrate are bonded through the bonding layer, and 40 mole% or less of the indium is included in the silver paste. A sintering time is reduced, and silver powder of relatively large particles can be used. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 18
24-05-2016 дата публикации

SILVER PASTE BONDING METHOD

Номер: KR1020160057765A
Автор: HONG, KYOUNG KOOK, NOH, HYUN WOO, JUNG, YOUNG KYUN, CHUN, DAE HWAN, LEE, JONG SEOK, KANG, SU BIN
Принадлежит:

A silver paste bonding method according to an embodiment of the present invention includes: a step of applying silver paste containing a plurality of silver powder and a plurality of bismuth powder to a semiconductor device or a substrate; a step of placing the semiconductor device on the substrate; and a step of forming a bonding layer by heating the sliver paste. The semiconductor device and the substrate are bonded via the bonding layer. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 19
06-07-2018 дата публикации

반도체 소자 및 그 제조 방법

Номер: KR0101875638B1
Автор: 천대환, 정영균, 주낙용, 박정희, 이종석
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판, n-형층, n형층, 복수 개의 트렌치, p형 영역, n+형 영역, 게이트 절연막, 게이트 전극, 소스 전극, 드레인 전극 및 채널을 포함하고, 상기 복수 개의 트렌치는 평면상 매트릭스 형상으로 위치하고, 상기 n+형 영역은 평면상 개구부를 가지는 메쉬 형태로 위치하고, 상기 각 트렌치를 둘러싸며, 평면상 대각선 방향으로 서로 인접한 상기 트렌치 사이에서 상기 소스 전극과 접촉하고, 상기 p형 영역은 평면상 메쉬 형태의 상기 n+형 영역의 개구부 내에 위치한다.

Подробнее
Номер записи: 20
22-06-2016 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020160071902A
Автор: PARK, JUNG HEE, LEE, JONG SEOK, CHUN, DAE HWAN, HONG, KYOUNG KOOK, JUNG, YOUNG KYUN
Принадлежит:

The present invention relates to a semiconductor device and, particularly, to a semiconductor device capable of minimizing misalignment if a trench is etched, and a manufacturing method thereof. For this, the manufacturing method of the semiconductor device according to an embodiment of the present invention can comprise: a step of arranging a hard mask including a plurality of mask patterns which are formed on one side of a silicon carbide substrate at regular intervals; a step of forming a first sensitive film on one side of the hard mask and the silicon carbide substrate; a step of forming a source trench by etching the silicon carbide substrate by using the first sensitive film and the hard mask as a mask; a step of removing the first sensitive film and forming a p-base area on a part of the silicon carbide substrate and the source trench; a step of forming a second sensitive film on the source trench and the hard mask; a step of forming a gate trench by etching the silicon carbide ...

Подробнее
Номер записи: 21
08-05-2018 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020180046214A
Автор: JOO, NACK YONG, JUNG, YOUNG KYUN, PARK, JUNG HEE, LEE, JONG SEOK, CHUN, DAE HWAN
Принадлежит:

According to an embodiment of the present invention, a semiconductor device comprises: a conductive region; and a terminal region positioned in a part that the conductive region terminates. The terminal region includes: an n-type layer positioned on a first surface of an (n+)-type carbonized silicon substrate; a p-type terminal structure positioned on the n-type layer; and a lower gate runner overlapping the p-type terminal structure, and positioned on the p-type terminal structure. The semiconductor device has uniform electric field distribution in the terminal region. COPYRIGHT KIPO 2018 (AA) Conductive region (BB) Terminal region ...

Подробнее
Номер записи: 22
04-01-2018 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020180001044A
Автор: CHUN, DAE HWAN, JUNG, YOUNG KYUN, LEE, JONG SEOK, KIM, YOUNG JOON, KIM, TAE YEOP, WOO, HYUK
Принадлежит:

According to an embodiment of the present invention, a semiconductor device includes: an n- type layer arranged on a first surface of an n+ type silicon carbide substrate; a first trench formed on the n- type layer; a p type area which is arranged on both sides of the first trench; an n+ type area which is arranged on both sides of the first trench, above the n- type layer and p type area; a gate insulation film which is arranged in the first trench; a gate electrode arranged on the gate insulation film; an oxide film arranged on the gate electrode; a source electrode which is arranged on the oxide film and the n+ type area; and a drain electrode which is arranged on a second surface of the n+ type silicon carbide substrate. A first channel used as an accumulation layer and a second channel used as an inverting layer are located on both sides of the first trench. The first and second channels are adjacent in a horizontal direction on the first surface of the n+ type silicon carbide substrate ...

Подробнее
Номер записи: 23
22-06-2017 дата публикации

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

Номер: KR1020170070505A
Автор: CHUN, DAE HWAN, JUNG, YOUNG KYUN, JOO, NACK YONG, PARK, JUNG HEE, LEE, JONG SEOK
Принадлежит:

A semiconductor device according to an embodiment of the present invention includes a first n-type epi layer and a second n-type epi layer, which are sequentially disposed on the first surface of an n+ type silicon carbide substrate, a first trench and a second trench located in the second n-type epi layer and spaced apart from each other, a p-type region surrounding side and bottom surfaces of the first trench, an n+ region located on the p-type region and the second n-type epilayer, a gate insulating film located in the second trench, a gate electrode disposed on the gate insulating film, an oxide film located on the gate electrode, a source electrode located on the oxide film, on the n+ region, and in the first trench, and a drain electrode located on the second surface of the n+ type silicon carbide substrate. Therefore, a silicon carbide semiconductor device that performs MOSFET operation and diode operation can be provided. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 24
08-06-2016 дата публикации

SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THE SAME

Номер: KR0101628105B1
Автор: 천대환, 이종석, 박정희, 홍경국, 정영균
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 배치되어 있는 n-형 에피층, 상기 n-형 에피층 위에 배치되어 있는 p형 영역, 상기 p형 영역을 관통하고, 상기 n-형 에피층에 배치되어 있는 트렌치, 상기 p형 영역 위에 배치되어 있으며, 상기 트렌치의 양쪽에 각각 배치되어 있는 p+형 영역, 상기 트렌치와 상기 p형 영역 및 상기 p+형 영역 사이에 배치되어 있는 n+형 영역, 상기 트렌치 내부에 배치되어 있는 게이트 전극, 상기 게이트 전극과 상기 트렌치의 내부 측면 및 하부면 사이에 배치되어 있는 제1 게이트 절연막, 상기 제1 게이트 절연막 및 상기 게이트 전극 위에 배치되어 있는 제2 게이트 절연막, 상기 n+형 영역, 상기 p+형 영역 및 상기 제2 게이트 절연막 위에 배치되어 있는 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 배치되어 있는 드레인 전극을 포함하고, 상기 제2 게이트 절연막의 상부면은 상기 n+형 영역 및 상기 p+형 영역의 상부면과 동일선상에 위치한다.

Подробнее
Номер записи: 25
20-05-2016 дата публикации

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

Номер: KR1020160056636A
Автор: CHUN, DAE HWAN, LEE, JONG SEOK, PARK, JUNG HEE, HONG, KYOUNG KOOK, JUNG, YOUNG KYUN
Принадлежит:

A semiconductor device according to an embodiment of the present invention, which can reduce the area of a unit cell, comprises: an n- type epitaxial layer disposed on a first surface of an n+ type silicon carbide substrate; a p type region disposed on the n- type epitaxial layer; a trench passing through the p type region and disposed on the n- type epitaxial layer; p+ type regions disposed on the p type region and disposed on both sides of the trench, respectively; an n+ type region disposed between the trench and the p type region and the p+ type region; a gate electrode disposed in the trench; a first gate insulating layer disposed between the gate electrode and the inner side surface and lower surface of the trench; a second gate insulating layer disposed on the first gate insulating layer and the gate electrode; a source electrode disposed on the n+ type region, the p+ type region, and the second gate insulating layer; and a drain electrode disposed on a second surface of the n+ type ...

Подробнее
Номер записи: 26
15-01-2018 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020180005004A
Автор: JOO, NACK YONG, JUNG, YOUNG KYUN, PARK, JUNG HEE, LEE, JONG SEOK, CHUN, DAE HWAN
Принадлежит:

A semiconductor device according to an embodiment of the present invention includes: an n- type layer which is positioned on a first side of an n+ type silicon carbide substrate; first and second trenches which are positioned in the n- type layer and are separated from each other; an n+ type area which is positioned between a lateral side of the first trench and a lateral side of the second trench and is positioned on the n- type layer; a gate insulation film which is positioned in the first trench; a source insulation film which is positioned in the second trench; a gate electrode which is positioned on the gate insulation film; an oxide film which is positioned on the gate electrode; a source electrode which is positioned on the oxide film, the n+ type area, and the source insulation film; and a drain electrode which is positioned on a second surface of the n+ type silicon carbide substrate. The silicon carbide semiconductor device is provided to include an MOSFET area and a diode area ...

Подробнее
Номер записи: 27
08-07-2015 дата публикации

SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THEREOF

Номер: KR1020150078449A
Автор: CHUN, DAE HWAN, HONG, KYOUNG KOOK, LEE, JONG SEOK, PARK, JUNG HEE, JUNG, YOUNG KYUN
Принадлежит:

The subject to be resolved is to prevent a depleted layer from being formed on a shell of a semiconductor device in a silicon carbide MOSFET in which a trench gate is applied. The semiconductor device according to an embodiment of the present invention comprises: a current carrying area; a first n- type epi-layer arranged on a first area of a n+ type silicon carbide substrate including a terminating area which is arranged on both sides of the current carrying area; a p type epi-layer arranged on the first n- type epi-layer; a second n- type epi-layer arranged on the p type epi-layer; a first trench arranged on the current carrying area; a second trench arranged on the p type epi-layer; a gate insulation film arranged within the first trench; a gate electrode arranged on the gate insulating film; and a terminating insulation film arranged within the second trench. The side of the terminating insulation film is in contact with the p type epi-layer and the second n- epi-type layer. COPYRIGHT ...

Подробнее
Номер записи: 28
07-07-2016 дата публикации

METHOD FOR JUNCTION OF SILVER PASTE

Номер: KR0101637288B1
Автор: 홍경국, 노현우, 정영균, 천대환, 이종석, 강수빈
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 은 페이스트의 접합 방법은 복수 개의 은 분말 및 복수 개의 비스무스 분말을 포함하는 은 페이스트를 반도체 소자 또는 기판에 도포하는 단계, 상기 반도체 소자를 상기 기판 위에 배치하는 단계, 그리고 상기 은 페이스트를 가열하여 접합층을 형성하는 단계를 포함하고, 상기 반도체 소자 및 상기 기판은 상기 접합층을 통하여 접합된다.

Подробнее
Номер записи: 29
08-03-2018 дата публикации

반도체 소자 및 그 제조 방법

Номер: KR0101836256B1
Автор: 천대환, 정영균, 이종석, 김영준, 김태엽, 우혁
Принадлежит: 현대자동차 주식회사, 현대오트론 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 배치되어 있는 n-형층, 상기 n-형층에 위치하는 제1 트렌치, 상기 제1 트렌치의 양측면에 위치하는 p형 영역, 상기 제1 트렌치의 양측면에 위치하며, 상기 n-형층 및 상기 p형 영역 위에 위치하는 n+형 영역, 상기 제1 트렌치 내부에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 산화막, 상기 산화막 및 상기 n+ 영역 위에 위치하는 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 제1 트렌치의 양측면에 축적층 채널인 제1 채널 및 반전층 채널인 제2 채널이 위치하고, 상기 제1 채널 및 상기 제2 채널은 상기 n+형 탄화 규소 기판의 제1면에 대해 수평 방향으로 인접하게 위치한다.

Подробнее
Номер записи: 30
08-02-2017 дата публикации

SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING SAME

Номер: KR1020170014635A
Автор: HONG, KYOUNG KOOK, PARK, JUNG HEE, JUNG, YOUNG KYUN, CHUN, DAE HWAN, LEE, JONG SEOK, KANG, SU BIN
Принадлежит:

A semiconductor package according to an embodiment of the present invention includes: a substrate; a lower lead frame disposed on the substrate; a first semiconductor device and a second semiconductor device disposed on the lower lead frame; a middle lead frame disposed on the first semiconductor device and the second semiconductor device; a third semiconductor device and a fourth semiconductor device disposed on the middle lead frame; and an upper lead frame disposed on the third semiconductor device and the fourth semiconductor device. The third semiconductor device and the fourth semiconductor device overlap with the first semiconductor device and the second semiconductor device, respectively. The first semiconductor device and the second semiconductor device are electrically joined to the lower lead frame and the middle lead frame. The third semiconductor device and the fourth semiconductor device are electrically joined to the middle lead frame and the upper lead frame. COPYRIGHT KIPO ...

Подробнее
Номер записи: 31
10-03-2017 дата публикации

SEMICONDUCTOR DEVICE MANUFACTURING METHOD

Номер: KR1020170027611A
Автор: JUNG, YOUNG KYUN, PARK, JUNG HEE, CHUN, DAE HWAN, LEE, JONG SEOK
Принадлежит:

According to an embodiment of the present invention, a semiconductor device manufacturing method includes: a step of sequentially forming an n- type epi layer and an n+ type area on a first surface of an n+ type silicon carbide substrate; a step of forming a first mask pattern on the n+ type area and then forming a plurality of first and second trenches by etching the n- type epi layer and the n+ type area by using the first mask pattern as a mask; a step of forming a first sensitive film pattern in the first trenches and then forming a groove by etching the first mask pattern by using the first sensitive film pattern as a mask; a step of removing the first sensitive film pattern and then forming a p-type area by injecting a p-ion into the second trenches by using the first mask pattern with the groove as a mask; a step of removing the first mask pattern with the groove and then forming a gate insulating film in the first trenches; a step of forming a gate electrode on the gate insulating ...

Подробнее
Номер записи: 32
07-09-2018 дата публикации

반도체 소자 및 그 제조 방법

Номер: KR0101896332B1
Автор: 천대환, 주낙용
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 위치하는 n-형층, 상기 n-형층 내의 상부에 위치하는 p-형 영역, p형 영역, n+형 영역 및 p+형 영역, 상기 n-형층 위에 위치하며, 서로 절연되어 있는 게이트 전극 및 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하고, 상기 소스 전극은 상기 p-형 영역, 상기 n+형 영역 및 상기 p+형 영역과 접촉하고, 상기 소스 전극은 상기 소스 전극과 상기 n+형 영역의 접촉 부분 및 상기 소스 영역과 상기 p+형 영역의 접촉 부분에 위치하는 오믹 접합 영역과 상기 소스 전극과 상기 p-형 영역의 접촉 부분에 위치하는 쇼트키 접합 영역을 포함한다.

Подробнее
Номер записи: 33
21-06-2017 дата публикации

SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SAME

Номер: KR1020170069639A
Автор: CHUN, DAE HWAN, JUNG, YOUNG KYUN, JOO, NACK YONG, PARK, JUNG HEE, LEE, JONG SEOK
Принадлежит:

A semiconductor device according to an embodiment of the present invention comprises: an n- epi-layer disposed on a first surface of an n+ silicon carbide substrate; a trench disposed on the n- epi-layer; an n+ region and a first p region disposed on the n- epi-layer and disposed on the side surface of the trench; a plurality of second p regions disposed on the n- epi-layer, and separated from the first p region; a gate electrode including a first gate electrode disposed on the trench and a plurality of second gate electrodes extended from the first gate electrode; a source electrode disposed on the gate electrode to be insulated from the gate electrode; and a drain electrode disposed on a second surface of the n+ silicon carbide substrate. The second p regions are separated from each other, and the source electrode comes in contact with the second p regions and the n- epi-layer disposed between the second p regions. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 34
06-07-2018 дата публикации

반도체 소자 및 그 제조 방법

Номер: KR0101875634B1
Автор: 주낙용, 정영균, 박정희, 이종석, 천대환
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자는 통전 영역 및 상기 통전 영역이 끝나는 부분에 위치하는 종단 영역을 포함한다. 상기 종단 영역은 n+형 탄화 규소 기판의 제1면에 위치하는 n-형층, 상기 n-형층에 위치하는 p형 종단 구조, 상기 p형 종단 구조와 중첩하며, 상기 p형 종단 구조 위에 위치하는 하부 게이트 러너를 포함한다.

Подробнее
Номер записи: 35
21-06-2018 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020180068178A
Автор: CHUN, DAE HWAN
Принадлежит:

According to one embodiment of the present invention, a semiconductor device executing a MOSFET operation and a diode operation comprises: an n- type layer positioned on a first surface of n+ type silicon carbide substrate; a trench positioned on the n- type layer; a p type region, an n+ type region, a p+ type region positioned on an upper part in the n- type layer; a gate insulating film positioned on the n- type layer, the n+ type region, and the p type region; a gate electrode positioned o the gate insulating film; an insulating film positioned on the gate electrode; a source electrode positioned on the insulating film and in the trench; and a drain electrode positioned a second surface of the n+ type silicon carbide substrate. The source electrode includes an ohmic junction region and a Schottky junction region. COPYRIGHT KIPO 2018 ...

Подробнее
Номер записи: 36
08-07-2015 дата публикации

METHOD FOR CONNECTING SILVER PASTE

Номер: KR1020150078450A
Автор: HONG, KYOUNG KOOK, JUNG, YOUNG KYUN, LEE, JONG SEOK, CHUN, DAE HWAN, KANG, SU BIN
Принадлежит:

According to an embodiment of the present invention, a method for connecting silver paste comprises the steps of: preparing silver paste including a plurality of silver powder and a plurality of lead powder; heating the silver paste; and connecting each silver powder. COPYRIGHT KIPO 2015 ...

Подробнее
Номер записи: 37
10-01-2018 дата публикации

반도체 소자의 제조 방법

Номер: KR0101807122B1
Автор: 정영균, 박정희, 천대환, 이종석
Принадлежит: 현대자동차 주식회사

... 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 n+형 탄화 규소 기판의 제1면에 n-형 에피층 및 n+형 영역을 순차적으로 형성하는 단계, 상기 n+형 영역 위에 제1 마스크 패턴을 형성한 후, 상기 제1 마스크 패턴을 마스크로 하여 상기 n-형 에피층 및 상기 n+형 영역을 식각하여 복수의 제1 트렌치 및 복수의 제2 트렌치를 형성하는 단계, 상기 복수의 제1 트렌치 내에 제1 감광막 패턴을 형성한 후, 상기 제1 감광막 패턴을 마스크로 하여 상기 제1 마스크 패턴을 식각하여 홈을 형성하는 단계, 상기 제1 감광막 패턴을 제거한 후, 상기 홈이 형성된 상기 제1 마스크 패턴을 마스크로 하여 상기 복수의 제2 트렌치 내에 p 이온을 주입하여 p형 영역을 형성하는 단계, 상기 홈이 형성된 상기 제1 마스크 패턴을 제거한 후, 복수의 제1 트렌치 내에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 보호막을 형성하는 단계, 상기 복수의 제2 트렌치 내에 소스 전극을 형성하는 단계, 그리고 상기 n+형 탄화 규소 기판의 상기 제1면에 대해 반대측인 제2면에 드레인 전극을 형성하는 단계를 포함한다.

Подробнее
Номер записи: 38
21-06-2018 дата публикации

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

Номер: KR1020180068179A
Автор: CHUN, DAE HWAN, JOO, NACK YONG
Принадлежит:

A semiconductor device according to an embodiment of the present invention includes: an n- type layer located on the first surface of an n+ type silicon carbide substrate; a p- type region, a p type region, an n+ type region and a p+ type region located on the upper part of the n- type layer; a gate electrode and a source electrode which are located on the n- type region, and are insulated from each other; a drain electrode located on a second surface of the n+ type silicon carbide substrate. The source electrode is in contact with the p- type region, the n+ type region and the p+ type region. The source electrode includes an ohmic junction region located at a contact part between the source electrode and the n+ type region and a contact part between the source region and the p+ type region, and a Schottky junction region located at a contact part between the source electrode and the p- type region. MOSFET operation and diode operation can be performed. COPYRIGHT KIPO 2018 ...

Подробнее
Номер записи: 39
05-08-2016 дата публикации

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

Номер: KR1020160092866A
Автор: PARK, JUNG HEE, LEE, JONG SEOK, KANG, SU BIN, NOH, HYUN WOO, CHUN, DAE HWAN, HONG, KYOUNG KOOK, JUNG, YOUNG KYUN
Принадлежит:

The present invention relates to a semiconductor device and a manufacturing method thereof, capable of increasing current density of a power semiconductor device. The semiconductor device includes: a substrate; an n^- type epi layer disposed on a first surface of the substrate; a p type area and a p^+ type area disposed on the n^- type epi layer in order; an n^+ type area disposed on some of the p^+ type area and the p type area; a trench disposed on the n^- type epi layer; a gate insulation layer disposed inside the trench; a gate electrode disposed on the gate insulation layer; an oxide film disposed on the gate electrode; a source electrode disposed on the p^+ type area, the n^+ type area, and the oxide film; and a drain electrode disposed on a second surface of the substrate. A central portion of the gate electrode is formed in an opened shape. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 40