Adressierbare Speichereinheit mit Einheitsauswahlschaltung.

Adressierbare Speichereinheit mit Einheitsauswahlschaltung.

STATIC MEMORY UNIT WITH MULTIPLE TEST MODES AND COMPUTER PROVIDED WITH SUCH UNITS

Unité de mémoire vive à plusieurs modes de test, réalisée en circuit intégré et ne comportant pas de broches d'entrée/sortie spécifiques pour définir et commander le passage en mode de test. Cette unité est munie de moyens 1 pour détecter si une séquence de signaux logiques prédéfinie, non contenue dans un jeu de séquences normalement utilisées, mais dont les tensions sont néanmoins comprises dans la gamme de tensions spécifiées pour de tels signaux, est fournie à certaines entrées CE, WE, AO, et pour mettre l'unité en mode de test lorsqu'une telle séquence a été détectée. Pour définir la nature du test à réaliser, des bornes A1-A8 de l'entrée d'adresse de l'unité sont reliées à un circuit 2 de décodage de mode de test, dans lequel les données appliquées auxdites bornes d'entrées sont utilisées en tant que données définissant la nature du test à réaliser. Random access memory unit with several test modes, built in integrated circuit and without specific input / output pins to define and control the passage in test mode. This unit is provided with means 1 for detecting whether a predefined logic signal sequence, not contained in a set of normally used sequences, but whose voltages are nevertheless included in the range of voltages specified for such signals, is supplied to certain inputs. CE, WE, AO, and to put the unit in test mode when such a sequence has been detected. To define the nature of the test to be carried out, terminals A1-A8 of the address input of the unit are connected to a test mode decoding circuit 2, in which the data applied to said input terminals are used as data defining the nature of the test to be performed.

ADDRESSABLE MEMORY UNIT WITH IMPROVED UNIT SELECTION CIRCUIT

Dans cette mémoire, les circuits-tampons d'entrée d'adresse possèdent une paire de connexions de sortie sur laquelle, en fonctionnement de lecture ou d'écriture, sont présents deux signaux complémentaires l'un de l'autre. Selon l'invention ces signaux A, Aou B, B etc. peuvent aussi prendre des valeurs égales de façon à désélectionner toutes les lignes 36 dans les étages de prédécodage. Application aux mémoires vives adressables. In this memory, the address input buffer circuits have a pair of output connections on which, in read or write operation, two signals complementary to each other are present. According to the invention these signals A, A or B, B etc. can also take equal values so as to deselect all the lines 36 in the pre-decoding stages. Application to addressable random access memories.

Addressable memory unit with a unit selection circuit

In this memory the address-entry buffer circuits have a pair of output connections at which two mutually complementary signals are present in the operating mode of reading or writing. According to the invention, these signals A, A or B, B, etc. can also take on identical values in order to deselect all the lines 36 in the stages of predecoding. <??>Application to addressable random-access memories. <IMAGE>