High-density trench gate power chip
附图说明 本说明书包括以下附图，所示内容分别是： 图1是实施例一的高密度沟槽栅功率芯片的结构示意图； 图2是实施例二的高密度沟槽栅功率芯片的结构示意图； 图3是实施例三的高密度沟槽栅功率芯片的结构示意图； 图4是实施例四的高密度沟槽栅功率芯片的结构示意图； 图5是实施例五的高密度沟槽栅功率芯片的结构示意图； 图6是现有技术的高密度沟槽栅功率芯片的结构示意图； 图中标记为： 101、终端区；102、栅极区；103a、元胞区；103b、元胞区； 201、终端保护区；202、栅极电极区；203a、第一元胞区；203b、第二元胞区； 301、终端保护区；302、栅极电极区；303a、第一元胞区；303b、第二元胞区； 401、终端保护区；402、栅极电极区；403a、第一元胞区；403b、第二元胞区； 501、终端保护区；502、栅极电极区；503a、第一元胞区；503b、第二元胞区；503c、第三元胞区； 601、终端保护区；602、栅极电极区；603a、第一元胞区；603b、第二元胞区；603c、第三元胞区。 技术领域 本发明属于半导体产品技术领域，具体地说，本发明涉及一种高密度沟槽栅功率芯片。 具体实施方式 下面对照附图，通过对实施例的描述，对本发明的具体实施方式作进一步详细的说明，目的是帮助本领域的技术人员对本发明的构思、技术方案有更完整、准确和深入的理解，并有助于其实施。 需要说明的是，在下述的实施方式中，所述的“第一”、“第二”和“第三”并不代表结构和/或功能上的绝对区分关系，也不代表先后的执行顺序，而仅仅是为了描述的方便。 实施例一 如图1所示，本实施例提供了一种高密度沟槽栅功率芯片，包括终端保护区201、栅极电极区202、第一元胞区203a和第二元胞区203b，栅极电极区202、第一元胞区203a和第二元胞区203b设置于终端保护区201上，第一元胞区203a的面积与第二元胞区203b的面积大小相同。 如图1所示，在本实施例中，第一元胞区203a的条形沟槽的延伸方向与第二元胞区203b的条形沟槽的延伸方向为相垂直。第一元胞区203a内的条形沟槽沿一个方向，第二元胞区203b内的条形沟槽沿垂直于第一元胞区203a内的条形沟槽的方向，这种具有互相垂直、且面积基本相等的两个方向互相垂直的条形沟槽元胞结构，能够最大限度的抑制晶圆的翘曲，降低工艺控制难度，保证产品良率，以及进一步降低设计尺寸，提高产品性能。 实施例二 如图2所示，本实施例提供了一种高密度沟槽栅功率芯片，包括终端保护区301、栅极电极区302、第一元胞区303a和第二元胞区303b，栅极电极区302、第一元胞区303a和第二元胞区303b设置于终端保护区301上，第一元胞区303a的面积与第二元胞区303b的面积大小相同。 如图2所示，在本实施例中，第一元胞区303a的条形沟槽的延伸方向与第二元胞区303b的条形沟槽的延伸方向之间具有夹角且该夹角为45°。第一元胞区303a内的条形沟槽沿水平方向，第二元胞区303b的条形沟槽沿与第一元胞区303a的条形沟槽成45°角的方向，这种具有互相不相同的条形沟槽元胞结构，能够显著的的抑制晶圆的翘曲，降低工艺控制难度，保证产品良率，以及进一步降低设计尺寸，提高产品性能。 实施例三 如图3所示，本实施例提供了一种高密度沟槽栅功率芯片，包括终端保护区401、栅极电极区402、第一元胞区403a和第二元胞区403b，栅极电极区402、第一元胞区403a和第二元胞区403b设置于终端保护区401上。 如图3所示，在本实施例中，第一元胞区403a的条形沟槽的延伸方向与第二元胞区403b的条形沟槽的延伸方向为相垂直。第一元胞区403a的面积与第二元胞区403b的面积不相同，两区域的面积比例可以在9:1至1:9范围内变化，其中第一元胞区403a内的条形沟槽沿一个特定方向，第二元胞区403b内的条形沟槽沿垂直至于第一元胞区403a内条形沟槽的方向，这种具有互相垂直的条形沟槽元胞结构，能够显著的的抑制晶圆的翘曲，降低工艺控制难度，保证产品良率，以及进一步降低设计尺寸，提高产品性能； 实施例四 如图4所示，本实施例的高密度沟槽栅功率芯片还包括门极电极区502和第三元胞区503c，门极电极区502、第一元胞区503a、第二元胞区503b和第三元胞区503c设置于终端保护区501上，第一元胞区503a和第二元胞区503b位于第三元胞区503c的同一侧，第一元胞区503a的面积与第二元胞区503b和第三元胞区503c的面积大小可以相同，也可以不相同。 如图4所示，第一元胞区503a的条形沟槽的延伸方向与第二元胞区503b的条形沟槽的延伸方向相平行，第三元胞区503c的条形沟槽的延伸方向与第一元胞区503a和第二元胞区503b的条形沟槽的延伸方向相垂直。这种具有互相垂直的条形沟槽元胞结构，能够显著的的抑制晶圆的翘曲，降低工艺控制难度，保证产品良率，以及进一步降低设计尺寸，提高产品性能。 实施例五 如图5所示，本实施例的高密度沟槽栅功率芯片还包括门极电极区602和第三元胞区603c，门极电极区602、第一元胞区603a、第二元胞区603b和第三元胞区603c设置于终端保护区601上，第一元胞区603a和第二元胞区603b位于第三元胞区603c的同一侧，第一元胞区603a的面积与第二元胞区603b和第三元胞区603c的面积大小可以相同，也可以不相同。 如图5所示，第一元胞区603a的条形沟槽的延伸方向与第二元胞区603b的条形沟槽的延伸方向相垂直，第三元胞区603c的条形沟槽的延伸方向与第一元胞区603a的条形沟槽的延伸方向之间具有夹角且该夹角为45°，第三元胞区603c的条形沟槽的延伸方向与第二元胞区603b的条形沟槽的延伸方向之间具有夹角且该夹角为45°。这种具有三个方向条形沟槽元胞结构的高密度沟槽栅IGBT芯片，其应力的分布比较均衡，能够显著的的抑制晶圆的翘曲，降低工艺控制难度，保证产品良率，以及进一步降低设计尺寸，提高产品性能。 以上结合附图对本发明进行了示例性描述。显然，本发明具体实现并不受上述方式的限制。只要是采用了本发明的方法构思和技术方案进行的各种非实质性的改进；或未经改进，将本发明的上述构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。 背景技术 绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，一种MOS型功率半导体器件，结合了BJT(双极结型晶体管)的低导通压降和MOSFET(绝缘栅型场效应晶体管)的高输入阻抗两个优点，具有全控型、电压驱动、低导通压降以及低开关损耗等特点。其应用也越来越广泛，目前广泛应用于高压电网、轨道交通、电动汽车、工业、军工以及家电等各大领域，是一种重要的功率半导体器件。 随着应用端对低损耗高功率密度要求和半导体功率芯片的制程能力不断提升，高密度条形沟槽栅技术成为了IGBT芯片技术的重要发展方向，尺寸达到亚微米级别，密度越来越高，沟槽深度比较深，一般深度在5um以上。如图6所示，为现有高密度沟槽栅IGBT芯片上表面俯视图，其中101为终端区，102位栅极去，103a和103b为元胞区，现有高密度沟槽IGBT的元胞区是由大量排列一致的条形沟槽组成，这种高密度的条形沟槽设置，形成了优异的表面载流子存储效应和电容调节，带来了极低的Vcesat，开关损耗和良好的关断软度。 由于现有高密度沟槽栅IGBT芯片的主要面积由大量整齐排列的条形高密度沟槽栅组成，沟槽栅内填充的栅极多晶硅与原衬底单晶硅的微观结构不同，在加工过程中可能会产生过高的应力，且主要会沿着条形沟槽栅的垂直方向积累，导致晶圆在垂直于条形沟槽栅的方向发生显著的翘曲，严重翘曲的晶圆一方面导致加工机台识别和操作困难，另一方面，可以晶圆不同位置的图层对准不一致，严重的影响晶圆不同位置的芯片参数，导致失效，产生良率损失，工艺过程难以实现稳定可控。而且，设计尺寸无法进一步降低，沟槽栅的密度无法进一步降低，限制产品Vcesat等损耗参数的进一步降低。 发明内容 本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提供一种高密度沟槽栅功率芯片，目的是减小晶圆的翘曲程度。 为了实现上述目的，本发明采取的技术方案为：高密度沟槽栅功率芯片，包括终端保护区、第一元胞区和第二元胞区，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向为非平行的。 所述第一元胞区的面积与所述第二元胞区的面积大小相同。 所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向为相垂直。 所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向之间具有夹角且该夹角为锐角。 所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向之间具有夹角且该夹角为45°。 所述第一元胞区的面积与所述第二元胞区的面积大小不同。 所述第一元胞区的面积与所述第二元胞区的面积比值处于1:9至9:1范围内。 所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向为相垂直。 所述的高密度沟槽栅功率芯片还包括第三元胞区，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向相平行或相垂直，第三元胞区的条形沟槽的延伸方向与第一元胞区和第二元胞区的条形沟槽的延伸方向为非平行的。 所述第一元胞区的面积与所述第二元胞区和所述第三元胞区的面积大小相同或不同。 本发明的高密度沟槽栅功率芯片，将不同元胞区的条形沟槽的延伸方向设置为非平行的，由于不同方向排布的高密度沟槽栅产生的应力方向不完全相同，一方面减小了单一方向的条形沟槽面积，从而减小了该方向的应力积累，从而减小了晶圆在单一方向的翘曲程度，另一方面，增加了不同方向的条形沟槽，产生了不同方向应力，两种不同方向的应力会互相抑制晶圆在对应方向上的翘曲，大大减小了晶圆整体的翘曲程度，提高晶圆上不同位置的尺寸、对偏等的一致性，同时降低了工艺控制的难度，工艺兼容性高，保证了产品的一致性和良率，同时，由于翘曲程度的大大降低，与现有高密度条形沟槽栅相比，设计尺寸可以进一步缩小，提高沟槽密度，降低Vcesat等损耗参数，提升产品功率密度。 The invention discloses a high-density trench gate power chip, which comprises a terminal protection region, a first cellular region and a second cellular region, and the extension direction of a strip-shaped trench of the first cellular region is not parallel to the extension direction of a strip-shaped trench of the second cellular region. According to the high-density trench gate power chip provided by the invention, the warping degree of the wafer is reduced. 1.高密度沟槽栅功率芯片，包括终端保护区、第一元胞区和第二元胞区，其特征在于，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向为非平行的。 2.根据权利要求1所述的高密度沟槽栅功率芯片，其特征在于，所述第一元胞区的面积与所述第二元胞区的面积大小相同。 3.根据权利要求2所述的高密度沟槽栅功率芯片，其特征在于，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向为相垂直。 4.根据权利要求2所述的高密度沟槽栅功率芯片，其特征在于，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向之间具有夹角且该夹角为锐角。 5.根据权利要求2所述的高密度沟槽栅功率芯片，其特征在于，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向之间具有夹角且该夹角为45°。 6.根据权利要求1所述的高密度沟槽栅功率芯片，其特征在于，所述第一元胞区的面积与所述第二元胞区的面积大小不同。 7.根据权利要求6所述的高密度沟槽栅功率芯片，其特征在于，所述第一元胞区的面积与所述第二元胞区的面积比值处于1:9至9:1范围内。 8.根据权利要求6所述的高密度沟槽栅功率芯片，其特征在于，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向为相垂直。 9.根据权利要求1所述的高密度沟槽栅功率芯片，其特征在于，还包括第三元胞区，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向相平行或相垂直，第三元胞区的条形沟槽的延伸方向与第一元胞区和第二元胞区的条形沟槽的延伸方向为非平行的。 10.根据权利要求9所述的高密度沟槽栅功率芯片，其特征在于，所述第一元胞区的面积与所述第二元胞区和所述第三元胞区的面积大小相同或不同。