МОЩНАЯ ГИБРИДНАЯ ИНТЕГРАЛЬНАЯ СХЕМА СВЧ ДИАПАЗОНА

Использование: в полупроводниковой технике. Сущность изобретения: в мощной гибридной интегральной схеме СВЧ-диапазона, в которой диэлектрическая плата выполнена из двух частей, герметично соединенных обратными сторонами, кристаллы расположены в углублениях с отверстиями в дне, заполненными электропроводящим материалом. Углубления выполнены на лицевых поверхностях обеих частей платы. Крышка герметично присоединена к лицевым поверхностям частей платы. Техническим результатом изобретения является улучшение массогабаритных характеристик, увеличение прочности и надежности, технологичность. 2 з.п.ф-лы, 2 ил.

ДАТЧИК ДЛЯ ИССЛЕДОВАНИЯ ЦЕННОГО ДОКУМЕНТА И СПОСОБ ИЗГОТОВЛЕНИЯ ТАКОГО ДАТЧИКА

Изобретение относится к средствам исследования ценных документов. Технический результат заключается в упрощении конструкции датчика и его компактности. В заявке описан датчик для исследования ценного документа (12) в зоне (54) своего действия, имеющий по меньшей мере один электрический компонент (46) для преобразования электрической энергии в звуковые волны и/или электромагнитные поля, прежде всего оптическое излучение, для исследования ценного документа (12) и/или для детектирования звуковых волн и/или магнитных или электромагнитных полей, прежде всего оптического излучения, от ценного документа (12) с формированием измерительных сигналов и держатель для электрического компонента (46), имеющий углубление (124) или отверстие (60) для по меньшей мере частичного помещения в него и закрепления в нем электрического компонента (46) и по меньшей мере один проходящий на или в держателе печатный проводник (74, 76), с которым электрически соединен по меньшей мере один электрический контактный вывод ...

ПРОВОЛОКА ДЛЯ МИКРОСВАРКИ

Изобретение относится к области металлургии, в частности к сплавам на основе золота и получению из них проволоки для микросварки. Сплав на основе золота содержит 99,9 весовых % золота и 1-1000 частей на миллион, в частности 10-100 частей на миллион кальция, 1-1000 частей на миллион, в частности 10-100 частей на миллион иттербия и/или европия, 1-100 частей на миллион мишметалла церия и 1-10 частей на миллион бериллия, при этом сплав закристаллизован в виде твердого раствора. Способ получения сплава на основе золота включает выплавление в вакууме однородной лигатуры, содержащей кальций, иттербий и/или европий, введение ее в золото, при необходимости с добавлением кальция, европия и/или иттербия, до получения лигатуры с золотом в качестве основного компонента, которую затем вводят в расплав золота совместно с другой лигатурой, содержащей золото в качестве основного компонента и легирующие добавки бериллия Be и мишметалла церия Се. Технический результат - получение сплава, характеризующегося ...

ПОЛУПРОВОДНИКОВЫЙ МОДУЛЬ И СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВОГО МОДУЛЯ

Изобретение относится к силовой полупроводниковой технике. Сущность изобретения: полупроводниковый модуль содержит базовый элемент, изоляционный элемент с двухсторонним металлизированным покрытием, расположенный с помощью первого из обоих металлизированных покрытий на базовом элементе, и по меньшей мере один полупроводниковый элемент, расположенный на другом из обоих металлизированных покрытий. На краевом участке изоляционного элемента расположен электроизоляционный слой, причем поверхность этого изоляционного слоя образует с поверхностью второго металлизированного покрытия общую плоскую поверхность. Предложен также способ изготовления полупроводникового модуля. Техническим результатом изобретения является создание полупроводникового модуля, характеризующегося повышенной диэлектрической прочностью и одновременно простотой изготовления. 2 н. и 8 з.п. ф-лы, 5 ил.

СВЕТОИЗЛУЧАЮЩИЙ ПРИБОР С ПРЕОБРАЗУЮЩИМ ДЛИНУ ВОЛНЫ БОКОВЫМ ПОКРЫТИЕМ

Полупроводниковый светоизлучающий прибор содержит первый преобразующий длину волны элемент, расположенный на верхней светоизлучающей поверхности полупроводникового светоизлучающего прибора, при этом первый преобразующий длину волны элемент содержит первый преобразующий длину волны материал, который не шире, чем эта верхняя светоизлучающая поверхность; и второй преобразующий длину волны элемент, расположенный на боковой поверхности полупроводникового светоизлучающего прибора, при этом второй преобразующий длину волны элемент содержит второй преобразующий длину волны материал, который не простирается на верхнюю светоизлучающую поверхность, при этом первый и второй преобразующие длину волны материалы являются разными преобразующими длину волны материалами. Изобретение обеспечивает повышение эффективности устройства. 2 н. и 14 з.п. ф-лы, 6 ил.

ПРИВЕДЕНИЕ В КОНТАКТ УСТРОЙСТВА С ПРОВОДНИКОМ

Изобретение относится к области приведения в контакт ОСИД с проводником. В способе для приведения в контакт ОСИД с проводником, ОСИД содержит подложку, по меньшей мере, с одной ячейкой, область контакта и инкапсулирующую оболочку, содержащую тонкую пленку, которая содержит нитрид кремния, карбид кремния или оксид алюминия, причем инкапсулирующая оболочка инкапсулирует, по меньшей мере, область контакта, а способ содержит этапы компоновки проводника на инкапсулирующей оболочке и взаимного соединения проводника с областью контакта, без предварительного удаления инкапсулирующей оболочки между проводником и областью контакта. Это изобретение обладает преимуществом в том, что инкапсулирующую оболочку между проводником и областью контакта не надо предварительно удалять. 2 н. и 7 з.п. ф-лы, 4 ил.

ДАТЧИК ДАВЛЕНИЯ

Изобретение относится к датчика давления и может быть использовано в устройствах для регистрации давления текучих сред. Техническим результатом является улучшение конструкции и функциональных возможностей устройства. Датчик давления содержит корпус, по меньшей мере, частично выполненный из электроизоляционного материала, в частности из керамического материала, задавая полость, к которой обращена диафрагма, снабженная электрическим регистрирующим элементом, сконфигурированным для регистрации изгибания диафрагмы. Корпус датчика поддерживает компоновку схемы, содержащую множество компонентов для обработки сигнала, произведенного регистрирующим элементом, среди которых имеется интегральная схема. Компоновка схемы включает в себя дорожки, выполненные из электропроводящего материала, непосредственно нанесенного на поверхность корпуса датчика, выполненного из электроизоляционного материала. Интегральная схема состоит из кристалла, выполненного из полупроводникового материала, непосредственно прикрепленного ...

МНОЖЕСТВО ЭЛЕМЕНТОВ ПИТАНИЯ В УСТРОЙСТВАХ С НАЛОЖЕННЫМИ ДРУГ НА ДРУГА ИНТЕГРИРОВАННЫМИ КОМПОНЕНТАМИ

Изобретение относится к офтальмологическому устройству, такому как контактная линза. В настоящем изобретении предложено устройство с наложенными друг на друга интегрированными компонентами с множеством элементов питания, содержащее первый слой, содержащий первую поверхность, и второй слой, содержащий вторую поверхность, причем по меньшей мере часть первой поверхности лежит поверх по меньшей мере части второй поверхности, по меньшей мере одно электрическое соединение между электрическим контактом на первой поверхности и электрическим контактом на второй поверхности, по меньшей мере один электрический транзистор, причем электрический транзистор(ы) содержится внутри устройства с наложенными друг на друга интегрированными компонентами, по меньшей мере первый и второй отдельные элементы питания, причем отдельные элементы питания содержатся в любом или обоих из первого и второго слоев, и схему внутренней диагностики, содержащую сенсорный элемент, выполненный с возможностью обнаруживать ток, протекающий ...

ЭЛЕКТРОННЫЙ МОДУЛЬ ДЛЯ ЭЛЕКТРОННОЙ КАРТОЧКИ

Изобретение относится к электронному модулю, предназначенному, в частности, для установки в электронное устройство типа чип-карты. Технический результат - изготовление электронного модуля ограниченной высоты и реализация карточки с большей толщиной на уровне модуля при использовании его в данной карточке, что повышает механическую прочность последней. Модуль содержит подложку, по меньшей мере, одну поверхность с контактными дорожками и микросхему, закрепленную на подложке и имеющую выходные контакты, каждый из которых соединен с контактной дорожкой подложки. Модуль отличается тем, что соединения между выходными контактами и контактными дорожками образованы швами из адгезивного вязкого токопроводящего вещества, нанесенного по методу раздачи из приспособления типа шприца по рельефу между упомянутыми выходными контактами и контактными дорожками. 2 с. и 4 з.п.ф-лы, 3 ил.

УДАЛЕНИЕ ПОДЛОЖКИ В ХОДЕ ФОРМИРОВАНИЯ СИД

Способ изготовления структуры светоизлучающего диода (СИД) включает формирование слоев СИД, включающих слой n-типа, активный слой и слой р-типа поверх подложки для роста; формирование металлических контактов на нижней поверхности слоев СИД, причем нижняя поверхность слоев СИД является поверхностью, противоположной поверхности подложки для роста; обеспечение подмонтажной опоры, имеющей металлические контакты на верхней поверхности; осаждение слоя недоливка на нижней поверхности слоев СИД; после осаждения слоя недоливка, отделение подложки для роста от слоев СИД; и после удаления подложки для роста, прикрепление слоев СИД к подмонтажной опоре с помощью металлических контактов на нижней поверхности слоев СИД, находящихся в контакте с металлическими контактами на верхней поверхности подмонтажной опоры, причем слой недоливка находится между нижней поверхностью слоев СИД и верхней поверхностью подмонтажной опоры. Изобретение обеспечивает более однородную и беспустотную опору, а также обеспечивает ...

СПОСОБ ИЗГОТОВЛЕНИЯ НЕСУЩЕГО ЭЛЕМЕНТА ДЛЯ ПОЛУПРОВОДНИКОВЫХ ЧИПОВ

Изобретение относится к области крепления на твердом теле полупроводниковых приборов и может быть использовано для крепления полупроводниковых чипов на несущем элементе. Несущий элемент для полупроводникового чипа (23), в частности, для монтажа в чип-карте содержит подложку (15), несущую чип (23), и пленку (10) жесткости, ламинированную на несущую чип (23) сторону подложки (15), имеющую выемку (14), размещающую чип (23) и его выводы (24), край которой снабжен рамкой (12), выполненной за одно целое с пленкой (10). Техническим результатом изобретения является упрощение способа изготовления несущего элемента для полупроводниковых чипов. 7 з.п. ф-лы, 5 ил.

УСТРОЙСТВО ВЫВОДА СВЕТА И СПОСОБ ЕГО ИЗГОТОВЛЕНИЯ

Устройство вывода света содержит матрицу электрически взаимно соединенных светоизлучающих диодов, слой подложки, в котором или на котором расположена матрица светоизлучающих диодов, адгезионный слой, имеющий участки над светоизлучающими диодами, причем участки адгезионного слоя имеют свойство фотоактивируемой электропроводности, и электрически заряженные рассеивающие частицы (22), приклеенные электростатическим притяжением к участкам адгезионного слоя, тем самым формируя области рассеяния, которые самосовмещены со светоизлучающими диодами. Таким образом устройство вывода света имеет области рассеяния, выполненные поверх светодиодов с использованием процесса самосовмещения, во время которого для управления процессом осаждения используют свет от самих светодиодов. Также предложен способ изготовления устройства для вывода света. Изобретение решает проблему необходимости производства источников света с оптическими структурами, используемыми для маскирования точечных источников, которые должны ...

АКТИВНОЕ ТЕРМОРЕГУЛИРОВАНИЕ МНОГОСЛОЙНЫХ ИНТЕГРАЛЬНЫХ СХЕМ

Изобретение относится к многоуровневым интегральным схемам, более точно к системам и методам активного терморегулирования в многоуровневых интегральных схемах. Сущность изобретения: в устройстве интегральной схемы, содержащем уровень с активными схемами и термоэлектрическим устройством, термоэлектрическое устройство сформировано внутри сквозных соединений в слое упомянутого уровня и облегчает тепловой поток между областью интегральной схемы и термоэлектрическим устройством. В одной реализации термоконтроллер представляет собой термоэлектрическое устройство (ТЕ), такое как элемент Пельтье. Активные термоконтроллеры могут представлять собой р-n-переходы, созданные в многоуровневой интегральной схеме, и могут служить для переноса тепла в горизонтальном и вертикальном направлениях, по желанию. Изобретение позволяет усовершенствовать систему терморегулирования в многоуровневых интегральных схемах. 4 н. и 11 з.п. ф-лы, 4 ил.

МНОГОКРИСТАЛЬНЫЙ КОРПУС И СПОСОБ ПРЕДОСТАВЛЕНИЯ В НЕМ ВЗАИМНЫХ СОЕДИНЕНИЙ МЕЖДУ КРИСТАЛЛАМИ

Изобретение относится к микроэлектронике, к структурам взаимного соединения в многокристальных корпусах. Сущность изобретения: многокристальный корпус включает в себя подложку, имеющую первую сторону, противоположную вторую сторону и третью сторону, которая продолжается от первой стороны до второй стороны, первый кристалл, закрепленный на первой стороне подложки, и второй кристалл, также закрепленный на первой стороне подложки, и мост, расположенный рядом с третьей стороной подложки и соединенный с первым кристаллом и со вторым кристаллом. Никакой из участков подложки не находится под мостом. Мост формирует соединение между первым кристаллом и вторым кристаллом. В качестве альтернативы мост может быть расположен в полости на подложке или между подложкой и слоем кристалла. Мост может составлять активный кристалл и может быть закреплен на подложке с использованием проводных соединений. Изобретение позволяет получить структуры взаимных соединений между кристаллами в корпусах с большой плотностью ...

СПОСОБ ТЕСТИРОВАНИЯ ПОДЛИННОСТИ НОСИТЕЛЯ ИНФОРМАЦИИ

Изобретение относится к вычислительной технике. Его использование позволяет обеспечить технический результат в виде возможности совместить тестирование подлинности с существующими стандартизованными протоколами обмена. Способ относится к тестированию подлинности носителя информации, имеющего по меньшей мере интегральную схему с устройствами памяти и логическими схемами и обменивающегося данными с внешним устройством по линии данных, причем носитель информации получает от внешнего устройства операционные и управляющие сигналы, необходимые для работ. Технический результат достигается благодаря тому, что интегральная схема дополнительно имеет отдельную схему с жесткой логикой для передачи и/или приема данных во время последовательности включения, определенной согласно протоколу, которая используется для тестирования подлинности, начальной передачи или приема данных, используемых для тестирования подлинности, завершаемого в течение промежутка времени, определенного для последовательности включения ...

ТОНКАЯ ВСПЫШКА ИЛИ СВЕТ ДЛЯ ВИДЕОЗАПИСИ, ИСПОЛЬЗУЮЩИЕ ПЛОСКИЙ LED С БОКОВЫМ ИЗЛУЧЕНИЕМ

... 1. Осветительный прибор в камере (50) для освещения объекта, содержащий: ! некогерентный светоизлучающий диод (LED) (10) с боковым излучением, причем LED содержит: ! первый полупроводниковый слой (16) первого типа; ! второй полупроводниковый слой (12) второго типа; ! и активный слой (14) между первым полупроводниковым слоем и вторым полупроводниковым слоем, причем активный слой имеет главную поверхность; ! первый электрод (18) в контакте с первым полупроводниковым слоем; ! второй электрод (18) в контакте со вторым полупроводниковым слоем, причем первый электрод и второй электрод находятся на первой стороне LED, так что LED является перевернутым кристаллом, прозрачная подложка для выращивания, на которой был выращен первый полупроводниковый слой, второй полупроводниковый слой и активный слой, удаленный из-за второй стороны LED, противоположной первой стороне LED; ! равномерную отражающую пленку (32), образованную на второй стороне LED без зазора между LED и отражающей пленкой, причем площадь ...

СПОСОБ ЗАЩИТЫ ОТ ЭЛЕКТРОСТАТИЧЕСКОГО РАЗРЯДА В УСТРОЙСТВЕ ТРЕХМЕРНОЙ (3-D) МНОГОУРОВНЕВОЙ ИНТЕГРАЛЬНОЙ СХЕМЫ, УСТРОЙСТВО (3-D) МНОГОУРОВНЕВОЙ ИНТЕГРАЛЬНОЙ СХЕМЫ И СПОСОБ ЕГО ИЗГОТОВЛЕНИЯ

Изобретение относится к системам и способам для обеспечения защиты от электростатического разряда в трехмерных многоуровневых интегральных схемах. Сущность изобретения: устройство трехмерной (3-D) многоуровневой интегральной схемы содержит первый и второй полупроводниковые кристаллы, наложенные друг на друга, множество сквозных переходных отверстий, сформированных, чтобы проходить, по существу, между активными слоями первого и второго полупроводниковых кристаллов, и выполненных с возможностью обеспечения связи между первым и вторым полупроводниковыми кристаллами, и активную схему, сформированную, по меньшей мере, частично внутри, по меньшей мере, одного из множества сквозных переходных отверстий, причем первый и второй полупроводниковые кристаллы совместно используют активную схему, по меньшей мере, для защиты от электростатического разряда. Изобретение позволяет осуществить экономию пространства и сократить площадь кристалла, требуемую для схемы ESD-защиты. 3 н. и 8 з.п. ф-лы, 12 ил.

ПРОВОЛОКА ДЛЯ МИКРОСВАРКИ

... 1. Сплав золота, содержащий 99 вес.%, в частности, 99,9 вес.% золота, и 1-1000 ч. млн, в частности, 10-100 ч. млн кальция, а также 1-1000 ч. млн, в частности, 10-100 ч. млн иттербия или европия, или смеси иттербия с европием, отличающийся тем, что сплав золота сформирован в виде смешанного кристалла. ! 2. Способ получения однородного однофазного сплава золота, содержащего европий и/или иттербий, отличающийся тем, что европий или иттербий, или европий и иттербий в виде однородной лигатуры, состоящей только из легирующих добавок, растворяют в золоте. ! 3. Способ по п.2, отличающийся тем, что однородная лигатура является кальциевой лигатурой. ! 4. Проволока для микросварки, содержащая 99,9 вес.% золота, и 1-1000 ч. млн, в частности, 10-100 ч. млн кальция, а также 1-1000 ч. млн, в частности, 10-100 ч. млн иттербия или европия, или смеси иттербия с европием, отличающаяся тем, что сплав золота сформирован в виде смешанного кристалла.

СИЛОВОЙ ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСНОГО ТИПА, ВЫПОЛНЕННЫЙ С ВОЗМОЖНОСТЬЮ УПРАВЛЕНИЯ ПО МЕНЬШЕЙ МЕРЕ ОДНОЙ ФАЗОЙ МНОГОФАЗНОГО ЭЛЕКТРИЧЕСКОГО ПРИЕМНИКА С ПО МЕНЬШЕЙ МЕРЕ ТРЕМЯ ФАЗАМИ

СТРУКТУРА СОЕДИНЕНИЙ ЭЛЕМЕНТОВ МИКРОСХЕМЫ С ПОНИЖЕННЫМ УРОВНЕМ ПЕРЕКРЕСТНЫХ ПОМЕХ ДЛЯ УЛУЧШЕНИЯ ВНЕЧИПОВОЙ ИЗБИРАТЕЛЬНОСТИ

Для снижения уровня перекрестных помех компоненты микросхемы с возвратной внечиповой РЧ избирательностью: дифференциальные функциональные блоки, передающие линии и внечиповые фильтры объединены структурой, которая компенсирует паразитные емкости, обусловленные всеми дифференциальными элементами микросхемы. Эта структура содержит первый подслой с дифференциальными генерирующим и приемным контурами. Контуры подсоединены к близко расположенным одна от другой концевым контактным площадкам посредством двух близко расположенных одна от другой (на некотором участке их длины) дифференциальных передающих линий, каждая из которых имеет постоянный собственный импеданс и скомпенсированную емкость по отношению к земле. Передающие линии снабжены общей заземляющей платой. Во втором подслое, имеющем возвратное межсоединение с первым подслоем, выполнен РЧ функциональный блок, в частности фильтр или линия задержки.

SCHALTUNGSMODUL MIT SICHERHEITSGEHAEUSE

Laterales Leistungs-MOSFET mit einer Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung

Schutzverfahren für Leiter- oder Führungsstifte von Halbleiteranordnungen während des Transports

Elektronische Schaltungsanordnung

Verfahren zum Kapseln intergrierter Schaltungen und über das Verfahren hergestellte integrierte Schaltungsbausteine

Verfahren zum Kapseln integrierter Schaltungen, umfassend: Anbringen einer ersten integrierten Schaltung an einer ersten Fläche eines Substrats mit einer elektrischen Verbindung zwischen entsprechenden Kontakten des Substrats und der ersten integrierten Schaltung; Anbringen einer zweiten integrierten Schaltung an einer zweiten Fläche eines Substrats mit einer elektrischen Verbindung zwischen elektrischen Kontakten des Substrats und der zweiten integrierten Schaltung; und einen Ausformschritt, bei dem die erste und zweite integrierte Schaltung in Harz gekapselt werden.

Optische oder optoelektronische Anordnung mit mindestens einem auf einem Metallträger angeordneten optoelektronischen Bauelement

Optische oder optoelektronische Anordnung mit mindestens einem auf einem Metallträger angeordneten optoelektronischen Bauelement, wobei der Metallträger aufweist: - mindestens einen planen Aufnahmebereich zur Aufnahme und Befestigung des Bauelements sowie - randseitige Kontaktbeine, die über elektrische Mittel mit dem Bauelement elektrisch verbunden sind, - im planen Aufnahmebereich mindestens einen Bereich reduzierter Dicke (11), worin das Bauelement befestigt ist, wobei - der Aufnahmebereich im Bereich reduzierter Dicke mindestens eine Öffnung (13) aufweist, durch die von dem in dem Bereich reduzierter Dicke angeordneten optoelektronischen Bauelement (2) ausgesandtes oder empfangenes Licht durch den Metallträger tritt.

Modular aufgebautes Leistungshalbleitermodul

Die Erfindung beschreibt ein modular aufgebautes Leistungshalbleitermodul (1) zur Montage auf einem Kühlkörper. Dieses Modul besteht aus einer Mehrzahl von Teilmodulen (10), welche ihrerseits aus einer Grundplatte (20) sowie einem rahmenartigen Gehäuse (30) und Anschlusselementen (40) für Last- (42) und Hilfsanschlüsse (44) bestehen. Die einzelnen Teilmodule werden mittels eines die Teilmodule gegeneinander fixierenden Deckels (70) und/oder mittels die einzelnen Teilmodule fixierender Verbindungen (34, 36) zu einem gesamten Leistungshalbleitermodul angeordnet.

Leistungshalbleitermodul

ELEKTRONIKGEHÄUSE MIT LEITERRAHMEN MIT VERBESSERTER ADHAESION

Gestapelte Mehrchip-Module und Verfahren zur Herstellung

Leiterrahmen-Kondensator

Verbesserte Mehrschichtverpackung

Verpackung für elektronische Komponenten

3-DIMENSIONALES GEHÄUSE FÜR MONOLITHISCHE INTEGRIERTE MIKROWELLEN/MILLIMETERWELLETERWELLEN-SCHALTUNGEN

Halbleiteranordnung mit Versorgungsbusleitungen

Verfahren zur Herstellung einer harzversiegelten Halbleitervorrichtung, bei diesem Verfahren verwendeter Leiterrahmen zur Montage vieler Halbleiterelemente und harzversiegelte Halbleitervorrichtung

Mit Harz eingekapseltes Halbleiterbauelement

VERFAHREN ZUR HERSTELLUNG EINER HALBLEITER-BAUGRUPPE MIT EINEM AUSSENANSCHLUSSTEIL

Verbindungsverfahren zwischen einer integrierten Schaltung und einem Schaltungsträger und an dieses Verfahren angepasste, integrierte Schaltung

VERRINGERUNG DER ANFÄLLIGKEIT VON INTEGRIERTEN SCHALTUNGEN UND SENSOREN FÜR HOCHFREQUENZSTÖRUNGEN

Eine Vorrichtung umfasst eine Masseebene (2), einen integrierten Schaltungschip (1), der auf der Masseebene (2) angeordnet ist, wobei der integrierte Schaltungschip (1) eine oder mehrere elektrisch leitende Schichten (10) umfasst, die eine Peripherie des integrierten Schaltungschips (1) umgeben, und eine Vielzahl von Bonddrähten (9), die die eine oder mehreren elektrisch leitenden Schichten (10) mit der Masseebene (2) elektrisch verbinden.

Halbleiterbauelement und Verfahren zu seiner Herstellung

Packung für elektronische Schaltung

Mounting for at least one semiconductor component

The invention relates to a low-capacitance mounting, in particular for lossy semiconductor components, for example IMPATT diodes, which can be manufactured inexpensively. This is achieved with the aid of a diamond body (heat sink) having a trench-like recess containing the connected semiconductor component.

Leiterplatte für Plastikhalbleitergehäuse

Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung

VERKAPSELTE ELEKTRONISCHE ANORDNUNG.

Halbleitereinrichtung und Verfahren zu deren Herstellung

In einer Halbleitereinrichtung ist die Einrichtung so angeordnet, dass sie aufweist: eine Halbleitervorrichtung (2) mit Elektroden (3, 4, 5) und Verdrahtungs-Zusammenschaltungen (6) auf einer Hauptoberfläche eines Halbleiterchips (1); ein auf einer Seite der Hauptoberfläche des Halbleiterchips (1) platziertes erstes Harzstrukturelement (A), das in lateralen und nach oben gerichteten Richtungen einer spezifischen Elektrode (3) der Halbleitervorrichtung eine Hohlkörperstruktur (8) zwischen der spezifischen Elektrode (3) und dem ersten Harzstrukturelement (A) bildet; ein zweites Harzstrukturelement (B), das eine äußere laterale Seite des ersten Harzstrukturelements (A) bedeckt und die Permittivität aufweist, die geringer als die Permittivität des ersten Harzstrukturelements (A) oder gleich dieser ist; und einen Isolierungsfilm (11), der eine äußere laterale Seite des zweiten Harzstrukturelements (B) bedeckt und eine geringere Feuchtigkeitspermeabilität als diejenige des zweiten Harzstrukturelements ...

ELEKTRONISCHES BAUELEMENTGEHÄUSE

Die Technologie eines elektronischen Bauelementgehäuses ist offenbart. Ein elektronisches Bauelementgehäuse gemäß der vorliegenden Offenbarung kann ein Gehäusesubstrat, eine elektronische Komponente, eine Formmasse, die die elektronische Komponente einkapselt, und eine Redistributionsschicht umfassen, die derart angeordnet ist, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist. Die Redistributionsschicht und das Gehäusesubstrat können elektrisch gekoppelt sein. Außerdem können die Redistributionsschicht und die elektronische Komponente elektrisch gekoppelt sein, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln. Zugeordnete Systeme und Verfahren sind auch offenbart.

Halbleiterstruktur mit Passivierung durch Versatz zur Verringerung der Elektromigration

Es wird eine Halbleiterstruktur beschrieben, die eine Vielzahl übereinander gestapelter Halbleiterchips in einer dreidimensionalen Anordnung beinhaltet. Ein erster Halbleiterchip steht in Kontakt mit einem zweiten Halbleiterchip. Der erste Halbleiterchip beinhaltet eine Silicium-Durchkontaktierung (TSV), welche sich durch den ersten Halbleiterchip hindurch erstreckt; eine elektrisch leitende Kontaktfläche an einer Oberfläche des ersten Halbleiterchips, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet; eine Passivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt, wobei die Passivierungsschicht eine Vielzahl von Öffnungen aufweist; und eine Vielzahl elektrisch leitender Strukturen, welche in der Vielzahl von Öffnungen und in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche ausgebildet sind, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf ...

Leistungshalbleiterchip mit zwei Metallschichten auf einer Fläche

Ein Halbleiterchip beinhaltet eine Leistungstransistorschaltung mit mehreren aktiven Transistorzellen. Eine erste Lastelektrode und eine Steuerelektrode sind auf einer ersten Fläche des Halbleiterchips angeordnet, wobei die erste Lastelektrode eine erste Metallschicht beinhaltet. Eine zweite Lastelektrode ist auf einer zweiten Fläche des Halbleiterchips angeordnet. Eine zweite Metallschicht ist über der ersten Metallschicht angeordnet, wobei die zweite Metallschicht elektrisch gegenüber der Leistungstransistorschaltung isoliert ist und die zweite Metallschicht über einen Bereich der Leistungstransistorschaltung angeordnet ist, der mindestens eine der mehreren aktiven Transistorzellen umfasst.

Halbleitereinrichtung

Halbleitereinrichtung, mit folgenden Merkmalen:ein Substrat (24) mit einer Anordnung aus Kontaktfeldern, die entlang eines Umfangs des Substrats angeordnet sind;ein Logikchip (28), der innerhalb der Anordnung aus Kontaktfeldern auf das Substrat aufgebracht ist; undNicht-Lötmittel-Hügelstrukturen (26), die auf weniger als alle verfügbaren Kontaktfelder, die entlang des Umfangs des Substrats angeordnet sind, aufgebracht sind,wobei die Anordnung aus Kontaktfeldern einen inneren Ring (56) aus Kontaktfeldern aufweist, der konzentrisch ist zu einem äußeren Ring (58) aus Kontaktfeldern, undwobei die Nicht-Lötmittel-Hügelstrukturen (26) auf nur abwechselnde Kontaktfelder in dem inneren Ring und dem äußeren Ring aufgebracht sind.

Chip-size package production

Production of a semiconductor chip-size housing (CSP) involves (a) bonding conductive wires (45) onto bond pads on a chip (41); (b) placing the chip in an electrolysis cell (55) such that the wire ends are outside the electrolyte solution (50) of the cell; (c) fitting an electroplating electrode (60) on an inner wall of the cell; (d) placing a conductive plate (65) as common electrode on the exposed wire ends; and (e) connecting the conductive plate (65) and the outer wall of the cell (55) to a current source (70). Preferably, the wires (45) consist of gold, the conductive plate (65) consists of copper and the electroplating electrode (60) consists of nickel or gold.

Leistungshalbleitermodul mit Keramiksubstrat

Bond wire clamping and/or motion unit for semiconductor module

The unit includes a clamp (1) with axially protruding jaws (3) and a hollow base body (2). The unit is fitted to a bonding head of a wire bonding set. The jaws (3) are joined by solid hinges (6). A bonding wire (5) is led through the surrounding clamp. The clamp actuation is carried out by piezoelectric or electromagnetic force transmission in the elastic region. The clamp is movable in the longitudinal direction of the bonding wire.

Semiconductor component with chip fastened or bond island

The component has rows of inner terminals (150,152) coupled to numerous outer terminals (160), with the inner terminals electrically coupled to the chip (110) on the bond island (130) with anchoring members (140), from which the terminals are spaced. The chip, inner terminals, and bond island are embedded in a casting substance. At least on one side in the casting substance are located encapsulated blind terminals (154), set in front of the inner terminals. Preferably, the rows of inner terminals are formed at all sides of the bond island at a preset distance to the latter.

Microsoldering of hybrid thin film circuits - using stream of hot nitrogen as the heat source

A wire is soldered onto a small assembly, esp. onto a hybrid thin film circuit. A pre-tinned solder point is heated by a stream of hot gas, and a cold solder wire is fed from a spool through a guide tube onto the solder point; after cooling of the soldered joint, the same guide tube is employed to break off the wire. The hot gas is pref. N2; and a cold stream of N2 is pref. used to cool the soldered joint. In the pref. appts, friction is used in the guide tube to convey the solder wire to the joint, after making the joint, a retractable mandrel is used to bend the wire downwards while the substrate is moved so the wire can then be soldered to a second pre-tinned joint. The guide tube is then raised and transversely oscillated to imposed bending stresses which fracture the wire above the second joint. Simple and reliable soldering involving the min. number of operations so the process only requires the min. amt. of time.

Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement

MODUL-AUFBAU MIT INTEGRIERTEM HALBLEITERCHIP UND CHIPTRAEGER

Modulare Mikrowellen-Anordnungseinheit und ihre Verbindungsstruktur

Chip size semiconductor component

The semiconductor chip (21) carries several beads (22) bonded to the inner ends of the conductive wires (16), in a vertical manner. The entire chip is embedded in synthetic resin (23) such that the outer ends of the conductive wires protrude outwards. Preferably the inner end of the bonded wires, in contact with the chip beads, are shaped as irregular, oval; bonding spheres (25). Typically the outer ends of the protruding conductive vires are bent, directed against the middle of the chip, such as to form L-shaped external conductors.

Sensorsystem und Abdeckvorrichtung für ein Sensorsystem

Die Erfindung betrifft ein Sensorsystem mit einer Sensorvorrichtung (12) mit einer Außenfläche (28), an welcher mindestens ein elektrischer Prüfkontakt (30) angeordnet ist, und einer Abdeckvorrichtung (14), welche zumindest teilweise ein elektrisch isolierendes Material aufweist und mechanisch mit der Sensorvorrichtung (12) verbunden ist, wobei die Abdeckvorrichtung (14) derart ausgebildet ist, dass sie den mindestens einen elektrischen Prüfkontakt (30) der Sensorvorrichtung (12) so bedeckt, dass die Abdeckvorrichtung (14) eine Kontaktierung des mindestens einen elektrischen Prüfkontaktes (30) von außerhalb des Sensorsystems (10) verhindert. Die Erfindung betrifft ferner eine Abdeckvorrichtung für ein Sensorsystem (10) mit einer Sensorvorrichtung (12), wobei die Sensorvorrichtung (12) eine Außenfläche (28) aufweist, an welcher mindestens ein elektrischer Prüfkontakt (30) angeordnet ist, und wobei die Abdeckvorrichtung (14) zumindest teilweise ein elektrisch isolierendes Material aufweist ...

Chip structure for stress-prone chips especially for sensor chips mounted on wiring carrier, provides mechanical or acoustic coupling of chip for bonding process

A chip structure for stress-prone chips has a inter-space between the chip (1) and the connecting carrier (4) at least partly temporarily filled with an adhesive material with reducible adhesion properties or reducible contact surface, so that at least at times a mechanical or acoustic coupling of the chip (1) suitable for a bonding process, is ensured on the wiring carrier (4) and that the chip is fixed over the wiring carrier (4) and is electrically joined to the latter.

Electronic module e.g. for use in area of power electronics, has one semiconductor unit on one substrate, another semiconductor unit and several contact sections for contacting module with printed circuit board

The electronic module (10) has a semiconductor unit on a substrate (16), another semiconductor unit and several contact sections for contacting module with a printed circuit board (22). The conductor (18) of one substrate is electrically conductive connected with contact section (20). The other semiconductor unit is electrically conductive connected by a wire (24') with a contact section (20").

Semiconductor module, has bonding wire bonded at load terminal and connected with upper contact piece, and explosion protection unit arranged between load terminals and upper contact piece and embedded in bonding wire at specific length

The module (100) has an electrically conductive lower contact piece (31) and an electrically conductive upper contact piece (32) spaced in a vertical direction (v). Multiple semiconductor chips comprise load terminals. One of the load terminals is electrical conductively connected with the lower contact piece. A bonding wire (4) is bonded at the load terminal and connected with the upper contact piece. An explosion protection unit is arranged between the load terminals and the upper contact piece and embedded in the bonding wire over 80% or 90% of length. The semiconductor chips are designed as unipolar and bipolar transistors such as IGBTs and MOSFETs. The bonding wire is designed as a flat small strip.

LEGIERUNGSDRAHT UND VERFAHREN ZUR HERSTELLUNG DESSELBEN

Kaltbearbeitungsverformter, temperbehandelter Legierungsdraht, welcher aus einem Material hergestellt ist, welches ausgewählt ist aus einem aus einer Gruppe, bestehend aus einer Silber-Gold-Legierung, einer Silber-Palladium-Legierung und einer Silber-Gold-Palladium-Legierung, wobei der Legierungsdraht eine polykristalline Struktur eines kubisch-flächenzentrierten Gitters aufweist und eine Vielzahl an Körnern umfasst; ein zentraler Teil des Legierungsdrahts schmale Körner (18) oder equi-axiale Körner (12) umfasst und die anderen Teile des Legierungsdrahts aus equi-axialen Körnern (12) bestehen; und eine Menge der Körner, welche Temperzwillinge umfassen, 20 Prozent oder mehr der Gesamtmenge der Körner des Legierungsdrahts beträgt, wobei die Stapelfehlerenergie der Legierung weniger als 100 erg/cm2 beträgt.

Anordnung zum mechanischen Schutz für die Chip-Modul-Montage

Anordnung zum mechanischen Schutz für die Chip-Modul-Montage, bestehend aus einer gedruckten Leiterplatte, auf der ein- oder beidseitig eine Vielzahl von Chips in einem vorgegebenen Raster montiert und mit dieser über Bumps elektrisch verbunden sind und die jeweils durch ein gemeinsames Gehäuse umschlossen sind, wobei auf der Leiterplatte (2) den Zwischenraum zwischen den Chips ausfüllende Abstandhalter (8) vorgesehen sind, welche die Kanten der Chips (3) der Chip-Modul-Anordnung (1) zumindest teilweise umschließen, wobei die Abstandshalter (8) Bestandteil einer mit der Leiterplatte (2) durch eine Klebverbindung verbundenen Stützplatte (6, 7) mit genügender Steifigkeit sind, in die Aussparungen (9) für die Chips (3) eingearbeitet sind, und wobei die Abstandhalter (8) eine geringfügig größere Bauhöhe aufweisen, als die auf der Leiterplatte (2) montierten Chips (3) und wobei die Innenfläche des Gehäuses (10, 11) auf den Abstandhaltern (8) aufliegt.

Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung

Anordnung, umfassend:einen ersten Halbleiterchip, der eine erste Kontaktstelle auf einer ersten Seite umfasst;einen zweiten Halbleiterchip, der eine erste Kontaktstelle auf einer ersten Seite umfasst, wobei der zweite Halbleiterchip über dem ersten Halbleiterchip platziert ist und die erste Seite des ersten Halbleiterchips der ersten Seite des zweiten Halbleiterchips zugewandt ist; genau eine Schicht aus einem elektrisch leitfähigen Material, die zwischen dem ersten Halbleiterchip und dem zweiten Halbleiterchip angeordnet ist, wobei die genau eine Schicht aus einem elektrisch leitfähigen Material die erste Kontaktstelle des ersten Halbleiterchips elektrisch mit der ersten Kontaktstelle des zweiten Halbleiterchips koppelt;eine Passivierungsschicht, die einen Teil der ersten Seite des ersten Halbleiterchips außerhalb der ersten Kontaktstelle überdeckt; undeinen auf der Passivierungsschicht angebrachten dritten Halbleiterchip,wobei der erste und der zweite Halbleiterchip jeweils Leistungs-Halbleiterchips ...

Leistungshalbleiteranordnung, geeignet zur Automation der Herstellung

Halbleitervorrichtung und Verfahren zu deren Herstellung

Halbleitervorrichtung, aufweisend:- ein isolierendes Substrat (1) mit einem ersten Schaltungsmuster (3);- ein Halbleiterelement (5), das an das erste Schaltungsmuster (3) mit einem ersten Lötmaterial (13) gebondet ist; und- einen Verdrahtungsanschluss (8), der mit einem zweiten Lötmaterial (14) an eine Elektrode gebondet ist, die am Halbleiterelement (5) auf einer gegenüberliegenden Seite des ersten Schaltungsmusters (3) ausgebildet ist, wobei:- ein Teil des Verdrahtungsanschlusses (8) an zwei vorstehenden Abschnitten in einer Draufsicht an gegenüberliegenden Seiten des Halbleiterelements (5) in Kontakt mit dem isolierenden Substrat (1) steht und vom ersten Schaltungsmuster (3) isoliert ist,- ein Harzgehäuse (7) auf dem isolierenden Substrat (1) und um das isolierende Substrat (1) herum angeordnet ist,- eine Endseite des Verdrahtungsanschlusses (8) in einer ersten Erstreckungsrichtung im Harzgehäuse (7) eingebettet ist und- der Teil des Verdrahtungsanschlusses (8), welcher die vorstehenden ...

Gehäuse und Leitungsrahmen für ein Halbleiterbauelement hoher Stromleitfähigkeit, mit großflächigen Verbindungsschlüssen und veränderter Form

LEISTUNGSELEKTRONIKEINHEIT

HALBLEITERANORDNUNG UND VERFAHREN ZU IHRER HERSTELLUNG

Aufbau für mindestens einen mit elektronischen und/oder elektrischen Bauelementen bestückten Träger

Die Erfindung betrifft einen Aufbau für mindestens einen mit elektronischen und/oder elektrischen Bauelementen bestückten Träger, bei dem auf einer Oberfläche des Trägers, der aus einem dielektrischen Werkstoff gebildet ist, elektrische Leiterbahnen angeordnet sind. An der gegenüberliegenden Oberfläche des Trägers ist eine elektrisch leitfähige Schicht und/oder ein elektrisch leitfähiges Bauelement angeordnet und mit dem Träger verbunden. Im äußeren Randbereich des Trägers ist mindestens ein mit einem elektrischen leitenden Werkstoffgebildetes Element angeordnet, wobei der äußere Rand des mindestens einen Elements einen gleichen oder größeren Abstand zur jeweiligen Trägeroberfläche aufweist. Der Abstand zwischen der dem elektrisch leitfähigen Bauelement zugewandten Oberfläche des Trägers kann in einem kritischen Bereich des äußeren Randes des Trägers zur dem Träger zugewandten Oberfläche des Elements verändert oder im kritischen Bereich strukturiert sein. Im kritischen Bereich kann auf ...

Leistungshalbleitermodul mit zweiteiligem Gehäuse

Die Erfindung betrifft ein Leistungshalbleitermodul (1) zur Anordnung auf einem Kühlkörper (20), wobei das Leistungshalbleitermodul (1) Folgendes aufweist: mindestens ein Substrat (4), welches eine erste, für eine dem Kühlkörper (20) zugewandte Anordnung und zur thermischen leitfähigen Verbindung mit diesem bestimmte Seite aufweist; wenigstens ein auf einer der ersten gegenüberliegenden, zweiten Seite des Substrats (4) angeordnetes Leistungshalbleiterbauelement (14); und ein elektrisch isolierendes Gehäuse (2, 3), welches einen Hohlraum definiert in dem das Substrat (4) und das wenigstens eine Leistungshalbleiterbauelement (14) aufgenommen sind; wobei das Gehäuse (2, 3) einen Rahmen (2), welches das wenigstens eine Substrat (4) rahmenartig umgibt und eine am Kühlkörper (20) mit Befestigungsmitteln (11) zu befestigte Haube (3) aufweist, und wobei die Haube (2) wenigstens einen zur Anlage an das Substrat (4) vorgesehenen Druckstempel (7) aufweist, um wenigstens bei Befestigung des Leistungshalbleitermoduls ...

Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil

In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) eingerichtet und umfasst die Schritte: A) Bereitstellen eines Trägers (2), wobei der Träger (2) ein metallisches Kernmaterial (24) aufweist und zumindest an einer Trägeroberseite (22) auf das Kernmaterial (24) eine Metallschicht (25) und darauffolgend ein dielektrischer Spiegel (26) aufgebracht sind, B) Ausbilden von mindestens zwei Löchern (3) durch den Träger (2) hindurch, C) Erzeugen einer Keramikschicht (4) mit einer Dicke von höchstens 100 µm zumindest an einer Trägerunterseite (21) und in den Löchern (3), wobei die Keramikschicht (4) als Komponente das Kernmaterial (24) umfasst, D) Aufbringen von metallischen Kontaktschichten (91, 92) auf zumindest Teilbereiche der Keramikschicht (4) an der Trägerunterseite (21) und in den Löchern (3), sodass durch die Löcher (3) die Trägeroberseite (22) elektrisch mit der Trägerunterseite (21) verbunden wird, und E) Aufbringen zumindest ...

HF-Frontend für ein Automobilradarsystem

Es wird eine Anordnung (1) für ein HF-Frontend eines linsenbasierten 77-GHz Automobilradarsystems beschrieben, aufweisend ein HF-Substrat (3) aufweisend eine Oberseite (3a) und eine Unterseite (3b), und einen Halbleiterchip (2), wobei der Halbleiterchip (2) auf der Oberseite (3a) des HF-Substrats (3) angeordnet ist, und wobei das HF-Substrat (3) ein mechanisch festes Material aufweist. Ferner wird ein Verfahren zur Herstellung einer Anordnung (1) für ein HF-Frontend eines linsenbasierten 77-GHz Automobilradarsystems sowie eine Verwendung einer Anordnung (1) für ein HF-Frontend in einem linsenbasierten 77-GHz Automobilradarsystem beschrieben.

Halbleitervorrichtung, Substrat zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen derselben

Halbleitervorrichtung, umfassend: eine Chipkontaktstelle; ein Halbleiterelement, das auf die Chipkontaktstelle geladen ist, das Elektroden aufweist; eine Mehrzahl von elektrisch leitfähigen bzw. leitenden Abschnitten, die um die Chipkontaktstelle angeordnet sind; Drähte zum Verbinden der Elektroden des Halbleiterelements und der elektrisch leitfähigen Abschnitte; und ein Dichtharz zum Dichten von wenigstens dem Halbleiterelement, den elektrisch leitfähigen Abschnitten und Drähten; wobei jeder der elektrisch leitfähigen Abschnitte eine Metallfolie enthält, wobei den elektrisch leitfähigen Abschnitt plattierende Schichten bzw. Lagen sowohl am oberen als auch unteren Ende der Metallfolie zur Verfügung gestellt sind; wobei die Chipkontaktstelle eine Chipkontaktstellen-Plattierschicht beinhaltet, die in derselben Ebene wie untere, den elektrisch leitfähigen Abschnitt plattierende Schichten der elektrisch leitfähigen Abschnitte vorgesehen ist; und wobei die unteren, den elektrisch leitfähigen ...

SPEICHERMODULBAUGRUPPE, DIE TEILWEISE DEFEKTE CHIPS VERWENDET

IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe

IC-Baugruppe bzw. integrierter Schaltungsbaustein, umfassend: eine integrierte Schaltung mit einer Oberfläche bzw. -fläche, die wenigstens teilweise von einer Metallschicht bedeckt ist; wenigstens einen Verbindungspunkt; wenigstens einen Verbinder, der die integrierte Schaltung mit dem oder jedem Verbindungspunkt elektrisch verbindet; ein Verkapselungsmaterial, das den oder jeden Verbinder, wenigstens einen Teil der integrierten Schaltung und wenigstens einen Teil des oder jedes Verbindungspunktes derart verkapselt, dass eine Kontaktoberfläche bzw. -fläche des oder jedes Verbindungspunktes und die Metallschicht auf der integrierten Schaltung außerhalb des Verkapselungsmaterials freiliegen.

Anschlussrahmen für ein Halbleiterbauelement

Anschlussrahmen für ein Halbleiterbauelement mit: einem Anschlussrahmenkörper; und mehreren Metallbeschichtungen, die eine Silber- oder Silberlegierungsbeschichtung aufweisen und die auf den Anschlussrahmenkörper aufgebracht sind, wobei die Silber- oder Silberlegierungsbeschichtung eine äußerste Metallbeschichtung eines vorbestimmten Teiles des Anschlussrahmens ist, und wobei der vorbestimmte Teil von einem Gehäuse des Halbleiterbauelements zu umschließen ist.

Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die diese verwendet

Halbleitervorrichtung, die umfasst:ein Halbleiterelement; undeine Schichtstruktur, die eine erste Harzschicht, eine zweite Harzschicht und eine dritte Harzschicht enthält, die in dieser Reihenfolge geschichtet sind, um eine auf einer Seite des Halbleiterelements angeordnete Hauptelektrode zu bedecken,wobei die Schichtstruktur einen ersten Bereich (201) mit der ersten Harzschicht in Kontakt mit der zweiten Harzschicht und einen zweiten Bereich (202) mit der ersten Harzschicht in Kontakt mit der dritten Harzschicht enthält, wobei die beiden Bereiche um die Mitte des Halbleiterelements angeordnet sind,wobei zumindest ein Teil des zweiten Bereichs (202) näher zu der Mitte des Halbleiterelements als der erste Bereich (201) angeordnet ist,die erste Harzschicht durch Photolithographie gemustert ist undeine Begrenzung von zumindest einem Teil des zweiten Bereichs (202) als Muster für die Bilderkennung im Konfektionierungsprozess verwendet wird.

Halbleitermoduleinheit und Halbleitermodul

Halbleitermodul, enthaltend:ein Halbleiterelement;eine isolierende Schaltungsplatine (11), welche auf einer der Hauptoberflächen eines Isoliersubstrats (2) ein mit dem Halbleiterelement elektrisch verbundenes Schaltungselement und ein auf der anderen Hauptoberfläche des Isoliersubstrats (2) angeordnetes erstes Metallelement (7) hat;ein zweites Metallelement (10a-f), das auf der Seite eines äußeren Randes des ersten Metallelements (7) angeordnet ist und zumindest teilweise weiter zu einer Außenseite hin als das Isoliersubstrat (2) angeordnet ist;einen Vergussharzabschnitt (9), der das Halbleiterelement, die isolierende Schaltungsplatine (11) und das zweite Metallelement (10a-f) in einem Zustand, in welchem ein Teil des ersten Metallelements (7) und ein Teil des zweiten Metallelements (10a-f) freiliegen, versiegelt;einen Kühler (1);ein erstes Bonding-Element (8a), welches den Kühler (1) und das erste Metallelement (7) verbindet; undein zweites Bonding-Element (8b-c), welches den Kühler (1 ...

Substrat, verwendbar bei der Herstellung einer Dickschichtschaltung.

Anschlussrahmen für Harz-Halbleiterverpackungen

Halbleitervorrichtung

Eine Halbleitervorrichtung weist auf: einen Halbleiterchip (12), der unter Verwendung eines Siliziumkarbids gebildet ist und Elektroden auf einer ersten Oberfläche 12a sowie einer zweiten, der ersten Oberfläche gegenüberliegenden Oberfläche, einen Anschluss (14), der benachbart zu der ersten Oberfläche angeordnet ist und mit der Elektrode auf der ersten Oberfläche durch ein Bond-Element verbunden ist, und einen Kühlkörper (22) der benachbart zu der zweiten Oberfläche angeordnet ist und mit der Elektrode auf zweiten Oberfläche mittels eines Bond-Elements verbunden ist. Die erste Oberfläche (12a) ist eine (0001) Ebene und eine Dickenrichtung des Halbleiterchips entspricht einer [0001] Richtung. Von den Abständen zwischen dem Endabschnitt des Halbleiterchips (12) mit einer quadratischen, zweidimensionalen Form und dem Endabschnitt des Anschlusses (14) mit einer rechteckigen, zweidimensionalen Form ist der kürzeste Abstand L1 in einer [1-100] Richtung kürzer als der kürzeste Abstand L2 in einer ...

LEISTUNGSMODUL UND LEISTUNGSUMWANDLUNGSGERÄT

Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Leistungsmodul bereitzustellen, das einen Wärmeableitungsweg sicherstellt und eine erhöhte Zuverlässigkeit aufweist. Zu einem Leistungsmodul der vorliegenden Erfindung zählen ein erster Schaltungskörper, der ein erstes Halbleiterelement 302a und einen ersten Leiterabschnitt aufweist, ein zweiter Schaltungskörper, der ein zweites Halbleiterelement 302b und einen zweiten Leiterabschnitt aufweist, sowie ein Harz-Abdichtungsmaterial 304 zum Abdichten des ersten Schaltungskörpers und des zweiten Schaltungskörpers und ein Verwerfungsunterdrückungs-Abschnitt 303, der entlang einer Array-Richtung des ersten Schaltungskörpers und des zweiten Schaltungskörpers ausgebildet ist und derart ausgebildet ist, dass er eine größere Steifigkeit aufweist als ein Abdichtungsabschnitt des Harz-Abdichtungsmaterials, wobei der Verwerfungsunterdrückungs-Abschnitt 303 aus demselben Material ausgebildet ist wie ein Harzelement des Harz-Abdichtungsmaterials ...

Bondpads mit unterschiedlich dimensionierten Öffnungen

Integrierter-Schaltkreis-Die (400), der Folgendes umfasst:mehrere Bondpads (401); undeine Die-Passivierungsschicht mit mehreren unterschiedlich dimensionierten Öffnungen (411, 421, 431, 441), die mehrere der Bondpads (401) freilegen, wobei die mehreren unterschiedlich dimensionierten Öffnungen (411, 421, 431, 441) zwei oder mehr Gruppen von Öffnungen umfassen, wobei jede Gruppe relativ zu der/den anderen Gruppe(n) eine unterschiedliche durchschnittliche Öffnungsgröße aufweist; und wobei Größen der mehreren unterschiedlich dimensionierten Öffnungen auf eine solche Weise variieren, dass Spannungen auf dem Die (400) aufgrund einer asymmetrischen Verteilung der mehreren Bondpads (401) wenigstens teilweise kompensiert werden.

Bauelement mit empfindlichen Bauelementstrukturen und Verfahren zur Herstellung

Elektrisches Bauelement,- mit einem Substrat, das ein Material mit pyroelektrischen oder piezoelektrischen Eigenschaften umfasst- mit auf der Oberfläche des Substrats angeordneten elektrischen Leiterbahnen (LB) und zumindest drei elektrisch leitenden Bauelementstrukturen (BS1, BS2, BS3), die gegenüber einer Spannung empfindlich oder durch einen elektrischen Überschlag gefährdet sind,- bei dem in einer Vorstufe des Bauelements die zumindest drei Bauelementstrukturen (BS1, BS2, BS3) jeweils über zumindest eine der elektrischen Leiterbahnen (LB) mit einer von zumindest drei elektrischen Anschlussflächen (AF1, AF2, AF3), die von außen zugänglich sind, verbunden sind- bei dem je zwei der Anschlussflächen mittels einer der zumindest zwei Shuntleitungen (SL1, SL2) kurzgeschlossen sind, wobei jede der zumindest zwei Shuntleitungen (SLi, SL2) mindestens einen Abschnitt mit verringertem Querschnitt gegenüber den elektrischen Leiterbahnen aufweist.

Leiterplatte, Hochfrequenzmodul und Radarvorrichtung

Die Erfindung bezieht sich auf eine Leiterplatte. Die Leiterplatte (10) umfasst ein Substrat (1), eine Wellenleiterleitung (2) und einen laminierten Wellenleiter (3). Die Wellenleiterleitung (2) ist zumindest teilweise auf einer ersten Oberfläche des Substrats (1) angeordnet. Die Wellenleiterleitung (2) überträgt ein Hochfrequenzsignal. Der laminierte Wellenleiter (3) ist innerhalb des Substrats (1) ausgebildet. Der laminierte Wellenleiter (3) ist mit der Wellenleiterleitung (2) elektromagnetisch gekoppelt und weist einen Ausleitungsabschnitt (3a) auf, der vom Inneren des Substrats (1) zu einer anderen Oberfläche als der ersten Oberfläche ausgeleitet ist. Der laminierte Wellenleiter (3) umfasst eine dielektrische Schicht (31), zwei Hauptleiterschichten (32) und eine Durchgangsleitergruppe (33). Die zwei Hauptleiterschichten (32) legt die dielektrische Schicht (31) in einer Dickenrichtung davon ein. In der Durchgangsleitergruppe (34) sind mehrere Durchgangsleiter (33) entlang einer Hochfrequenzsignal-Übertragungsrichtung ...

Leistungshalbleitermodul

Der Zweck der vorliegenden Erfindung ist es, die Verdrahtungsinduktivität eines Leistungshalbleitermoduls zu verringern. Es umfasst eine erste Leistungshalbleitervorrichtung, eine zweite Leistungshalbleitervorrichtung, eine erste Leitereinheit, die der ersten Leistungshalbleitervorrichtung gegenüberliegt, eine zweite Leitereinheit, die der ersten Leitereinheit über die erste Leistungshalbleitervorrichtung gegenüberliegt, eine dritte Leitereinheit, die der zweiten Leistungshalbleitervorrichtung gegenüberliegt, eine vierte Leitereinheit, die der dritten Leitereinheit über die zweite Leistungshalbleitervorrichtung gegenüberliegt, eine erste Zwischenleitereinheit, die sich von der ersten Leitereinheit erstreckt, eine zweite Zwischenleitereinheit, die sich von der vierten Leitereinheit erstreckt, und einen ersten Anschluss der positiven Elektrodenseite und einen zweiten Anschluss der positiven Elektrodenseite, die von der ersten Zwischenleitereinheit vorstehen, und einen ersten Anschluss der ...

Rechteckiger Torustransformator für integrierte Hybridschaltungen

Mehrchip-Halbleitermodul und Herstellungsverfahren dafür

Ein Mehrchip-Halbleitermodul weist auf: ein Chipmontageteil mit einem ersten und zweiten Substrat, wobei das erste Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere erste leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche erstrecken, und eine erste Schaltungsanordnung, die auf der zweiten Oberfläche strukturiert und mit den ersten leitenden Kontaktlöchern elektrisch verbunden ist, wobei das zweite Substrat hat: eine entgegengesetzte erste und zweite Oberfläche, mehrere zweite leitende Kontaktlöcher, die sich durch die erste und zweite Oberfläche des zweiten Substrats erstrecken, eine zweite Schaltungsanordnung, die auf der zweiten Oberfläche des zweiten Substrats strukturiert und mit den zweiten leitenden Kontaktlöchern elektrisch verbunden ist, und eine darin ausgebildete erste Chipaufnahmeöffnung, wobei die erste Oberfläche des zweiten Substrats auf der zweiten Oberfläche des ersten Substrats verbunden ist, so daß die zweite Schaltungsanordnung ...

MODUL FÜR INTEGRIERTE SCHALTUNGEN MIT STRESSREDUZIERENDEN FEDERKONTAKTEN VON MINDESTENS ZWEI VERSCHIEDENEN TYPEN

System und Verfahren zur Verstärkung einer Anschlussfläche

BRÜCKE FÜR RADIOFREQUENZ- (RF) MULTI-CHIP-MODULE

Ausführungsbeispiele können sich auf ein Radiofrequenz- (RF) Multi-Chip-Modul beziehen, das einen ersten RF-Die und einen zweiten RF-Die umfasst. Der erste und zweite RF-Die können mit einem Package-Substrat an einer inaktiven Seite des jeweiligen Dies gekoppelt sein. Eine Brücke kann mit einer aktiven Seite des ersten und zweiten RF-Dies gekoppelt sein, sodass der erste und zweite RF-Die kommunikativ durch die Brücke gekoppelt sind und sodass sich der erste und zweite RF-Die zumindest teilweise zwischen dem Package-Substrat und der Brücke befinden. Andere Ausführungsbeispiele können beschrieben oder beansprucht sein.

VERFAHREN ZUR HERSTELLUNG EINES DIGITALEN FINGERABDRUCKSENSORS UND ENTSPRECHENDER SENSOR

Semiconductor package having a stacked structure

A semiconductor package includes a substrate, a first semiconductor chip stacked on the substrate and a second semiconductor chip stacked on the first semiconductor chip. In the semiconductor package, the second semiconductor chip is rotated to be stacked on the first semiconductor chip. The semiconductor package is used in an electronic system.

Active energy ray-curable pressure-sensitive adhesive for re-release and dicing die-bonding film

Provided is an active energy ray-curable pressure-sensitive adhesive for re-release, which has a small influence on an environment or a human body, can be easily handled, can largely change its pressure-sensitive adhesiveness before and after irradiation with an active energy ray, and can express high pressure-sensitive adhesiveness before the irradiation with the active energy ray and express high releasability after the irradiation with the active energy ray. The active energy ray-curable pressure-sensitive adhesive for re-release includes an active energy ray-curable polymer (P), in which the polymer (P) includes one of a polymer obtained by causing a carboxyl group-containing polymer (P3) and an oxazoline group-containing monomer (m3) to react with each other, and a polymer obtained by causing an oxazoline group-containing polymer (P4) and a carboxyl group-containing monomer (m2) to react with each other.

Method for manufacture of integrated circuit package system with protected conductive layers for pads

A method for manufacture of an integrated circuit package system includes: providing an integrated circuit die having a contact pad; forming a protection cover over the contact pad; forming a passivation layer having a first opening over the protection cover with the first opening exposing the protection cover; developing a conductive layer over the passivation layer; forming a pad opening in the protection cover for exposing the contact pad having the conductive layer partially removed; and an interconnect directly on the contact pad and only adjacent to the protection cover and the passivation layer.

Method for Reducing Chip Warpage

A method of forming an integrated circuit structure including providing a wafer comprising a front surface and a back surface, wherein the wafer comprises a chip; forming an opening extending from the back surface into the chip; filling an organic material in the opening, wherein substantially no portion of the organic material is outside of the opening and on the back surface of the wafer; and baking the organic material to cause a contraction of the organic material.

Semiconductor device

In a non-leaded type semiconductor device, a tab, tab suspension leads, and other leads are exposed to one surface of a seal member. A semiconductor element is positioned within the seal member and fixed to a surface of the tab with an adhesive. The tab is formed larger than the semiconductor element so that outer peripheral edges of the tab are positioned outside outer peripheral edges of the semiconductor element. A groove is formed in the tab surface portion positioned between the area to which the semiconductor element is fixed and wire connection areas to which the wires are connected, the groove being formed so as to surround the semiconductor element fixing area, thereby preventing peeling-off between the tab to which the semiconductor element is fixed and the resin which constitutes the package.

System-in-a-package based flash memory card

A system-in-a-package based flash memory card including an integrated circuit package occupying a small overall area within the card and cut to conform to the shape of a lid for the card. An integrated circuit may be cut from a panel into a shape that fits within and conforms to the shape of lids for a finished memory card, such as for example an SD Card. The integrated circuit package may be a system-in-a-package, a multi-chip module, or other arrangement where a complete electronic system is formed in a single package.

Method of forming cu pillar capped by barrier layer

A nickel barrier layer is formed on an upper sidewall surface of a Cu pillar. A mask layer with an opening for defining the Cu pillar window has an upper portion and a lower portion. The upper portion of the mask layer is removed after the formation of the Cu pillar so as to expose the upper sidewall surface of the Cu pillar. The nickel barrier layer is then deposited on the exposed sidewall surface of the Cu pillar followed by removing and the lower portion of the mask layer.

Semiconductor device and package

A semiconductor device includes a semiconductor substrate having an upper surface, a lower surface, a first side and a second side, wherein the lower surface has a slope so that the first side is thicker than the second side, and a circuit pattern including a bonding pad on the upper surface of the semiconductor substrate.

Resin-Encapsulated Semiconductor Device

A resin-sealed semiconductor device includes a semiconductor chip including a silicon substrate; a die pad on which the semiconductor chip is secured via a solder layer; a sealing resin layer sealing the semiconductor chip; and lead terminals connected electrically with the semiconductor chip. One end portion of the lead terminals is covered by the sealing resin layer. The die pad and the lead terminals are formed of copper and a copper alloy, and the die pad is formed with a thickness larger than a thickness of the lead terminals, which is a thickness of 0.25 mm or more.

Method of fabricating light emitting device

A method of fabricating a light emitting device includes forming a plurality of light emitting elements on light emitting element mounting regions, respectively, of a substrate, forming lens supports on the light emitting element mounting regions, respectively, are raised relative to isolation regions of the substrate located between neighboring ones of the light emitting element mounting regions, and forming lenses covering the light emitting elements on the lens support patterns, respectively.

Methods of forming semiconductor chip underfill anchors

Various semiconductor chips and methods of making the same are disclosed. In one aspect, a method of manufacturing is provided that includes forming a first opening in an insulating layer applied to a side of a semiconductor chip. The first opening does not extend through to the side. A second opening is formed in the insulating layer that exposes a portion of the side.

Conductive Sidewall for Microbumps

Electromigration in microbump connections causes voids in the microbumps, which reduces the lifetime of an integrated circuit containing the microbump. Electromigration lifetime may be increased in microbumps by forming a copper shell around the solder. The copper shell of one microbump contacts the copper shell of a second microbump to enclose the solder of the microbump connection. The copper shell allows higher current densities through the microbump. Thus, smaller microbumps may be manufactured on a smaller pitch without suffering failure from electromigration. Additionally, the copper shell reduces shorting or bridging between microbump connections on a substrate.

Stacked semiconductor package and method of fabricating the same

A stacked semiconductor package and an electronic system, the stacked semiconductor package including a plurality of semiconductor chips, a set of the semiconductor chips being stacked such that an extension region of a top surface of each semiconductor chip of the set extends beyond an end of a semiconductor chip stacked thereon to form a plurality of extension regions; and a plurality of protection layers on the extension regions and on an uppermost semiconductor chip of the plurality of semiconductor chips.

Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another

A microelectronic assembly includes first and second microelectronic elements. Each of the microelectronic elements has oppositely-facing first and second surfaces and edges bounding the surfaces. The first microelectronic element is disposed on the second microelectronic element with the second surface of the first microelectronic element facing toward the first surface of the second microelectronic element. The first microelectronic element preferably extends beyond at least one edge of the second microelectronic element and the second microelectronic element preferably extends beyond at least one edge of the first microelectronic element. A first edge of the first microelectronic element has a length that is smaller than a first edge of the second microelectronic element. A second edge of the first microelectronic element has a length that is greater than the second edge of the second microelectronic element.

Substrate for semiconductor element, method for manufacturing substrate for semiconductor element, and semiconductor device

Provided is a manufacturing method of a semiconductor element substrate including: a step of forming a first photoresist pattern on a first surface of a metallic plate, to form a semiconductor element mounting part, a semiconductor element electrode connection terminal, a wiring, an outer frame part, and a slit; a step of forming a second photoresist pattern on the second surface of the metallic plate; a step of forming the slit by half etching to connect the metallic chip with a four corners of the outer frame part; a step of forming a plurality of concaved parts on the second surface of the metallic plate; a step of forming a resin layer by injecting a resin to the plurality of concaved parts; and a step of etching the first surface of the metallic plate and forming the semiconductor element electrode connection terminal and the outer frame.

Methods of forming semiconductor elements using micro-abrasive particle stream

A method of fabricating a microelectronic unit includes providing a semiconductor element having a front surface and a rear surface remote from the front surface, forming at least one first opening extending from the rear surface partially through the semiconductor element towards the front surface by directing a jet of fine abrasive particles towards the semiconductor element, and forming at least one conductive contact and at least one conductive interconnect coupled thereto. The semiconductor element can include a plurality of active semiconductor devices therein. The semiconductor element can include a plurality of conductive pads exposed at the front surface. Each conductive interconnect can extend within one or more of the first openings and can be coupled directly or indirectly to at least one of the conductive pads. Each of the conductive contacts can be exposed at the rear surface of the semiconductor element for electrical connection to an external device.

Semiconductor device and semiconductor package including the same

Provided is a semiconductor device capable of removing a power ground grid noise using a small area. The semiconductor device includes a first chip including at least one decoupling capacitor; and a second semiconductor chip stacked over the first semiconductor chip, including internal circuits.

Leadframe for ic package and method of manufacture

A leadframe for use in an integrated circuit (IC) package comprising a metal strip partially etched on a first side. In some embodiments, the leadframe may be selectively plated on the first side and/or on a second side. The leadframe may be configured for an IC chip to be mounted thereon and for a plurality of electrical contacts to be electrically coupled to the leadframe and the IC chip.

Semiconductor device and method of designing a wiring of a semiconductor device

A semiconductor device has an LSI chip including a semiconductor substrate, an LSI core section provided at a center portion of the semiconductor substrate and serving as a multilayered wiring layer of the semiconductor substrate, a first rewiring layer provided adjacent to an outer periphery of the LSI core section on the semiconductor substrate and including a plurality of wiring layers, a first pad electrode disposed at an outer periphery of the first rewiring layer, and an insulation layer covering the first pad electrode. The semiconductor device includes a second rewiring layer provided on the LSI chip and including a rewiring connected to the first pad electrode. The semiconductor device includes a plurality of ball electrodes provided on the second rewiring layer. The first rewiring layer is electrically connected to the LSI core section and the first pad electrode.

Chip package and fabricating method thereof

A chip package and a fabrication method thereof are provided. The chip package includes a substrate and a chip disposed over the substrate. A solder layer is disposed between the chip and the substrate. A conductive pad is disposed between the solder layer and the substrate, wherein the conductive pad includes a first portion disposed under the solder layer, a second portion disposed away from the first portion and a connective portion disposed between the first portion and the second portion. The connective portion has a width which is narrower than a width of the first portion along a first direction perpendicular to a second direction extending from the first portion to the connective portion.

Methods of operating electronic devices, and methods of providing electronic devices

Some embodiments include a method disposing an integrated circuit die within a housing, the integrated circuit die having integrated circuitry formed thereon, the integrated circuitry including first transponder circuitry configured to transmit and receive radio frequency signals, wherein the integrated circuit die is void of external electrical connections for anything except power supply external connections; and disposing second transponder circuitry, discrete from the first transponder circuitry, within the housing, the second transponder circuitry being configured to transmit and receive radio frequency signals, wherein the first and second transponder circuitry are configured to establish wireless communication between one another within the housing, the second transponder circuitry being disposed within 24 inches of the first transponder circuitry within the housing.

Gas delivery system for reducing oxidation in wire bonding operations

A wire bonding machine is provided. The wire bonding machine includes a bonding tool and an electrode for forming a free air ball on an end of a wire extending through the bonding tool where the free air ball is formed at a free air ball formation area of the wire bonding machine. The wire bonding machine also includes a bond site area for holding a semiconductor device during a wire bonding operation. The wire bonding machine also includes a gas delivery mechanism configured to provide a cover gas to: (1) the bond site area whereby the cover gas is ejected through at least one aperture of the gas delivery mechanism to the bond site area, and (2) the free air ball formation area.

Semiconductor device, electronic apparatus, and method of manufacturing semiconductor device

A semiconductor chip is mounted on a first surface of an interconnect substrate, and has a multilayer interconnect layer. A first inductor is formed over the multilayer interconnect layer, and a wiring axis direction thereof is directed in a horizontal direction to the interconnect substrate. A second inductor is formed on the multilayer interconnect layer, and a wiring axis direction thereof is directed in the horizontal direction to the interconnect substrate. The second inductor is opposite to the first inductor. A sealing resin seals at least the first surface of the interconnect substrate and the semiconductor chip. A groove is formed over the whole area of a portion that is positioned between the at least first inductor and the second inductor of a boundary surface of the multilayer interconnect layer and the sealing resin.

Integrated circuit packaging system with die paddle and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: providing a package paddle having a single integral structure with a paddle central portion surrounded by a paddle peripheral portion; forming a terminal adjacent the package paddle; mounting an integrated circuit over the paddle central portion; and forming an encapsulation over the integrated circuit and the terminal, the encapsulation free of delamination with the encapsulation directly on the paddle peripheral portion.

High-voltage packaged device

Packaged devices and methods for making and using the same are described. The packaged devices contain one or more circuit components, such as a die, that is attached to a leadframe having a first lead, a second lead, and a third lead (although, higher lead counts may be employed in some implementations). A portion of the circuit component and the leadframe are encapsulated in a molded housing so that the first lead is exposed from a first end of the housing while the second and third leads are exposed from a second end of the housing. In some configurations, the packaged device does not contain a fourth lead that is both electrically connected to the first lead and that is exposed from the second end of the molded housing. In other configurations, an area extending from the second lead to the third lead in the molded housing comprises an insulating material having a substantially uniform conductivity. Thus, the packaged devices have relatively large creepage and clearance distances between the first lead and the second and third leads. As a result, the packaged devices are able to operate at relatively high operating voltages without experiencing voltage breakdown. Other embodiments are described.

Semiconductor device and method of manufacturing the same

A preferred aim of the invention is to provide technique for improving reliability of semiconductor devices when using a low-dielectric-constant film having a lower dielectric constant than a silicon oxide film to a part of an interlayer insulating film. More specifically, to achieve the preferred aim, an interlayer insulating film IL 1 forming a first fine layer is formed of a middle-Young's-modulus film, and thus it is possible to separate an integrated high-Young's-modulus layer (a semiconductor substrate 1 S and a contact interlayer insulating film CIL) and an interlayer insulating film (a low-Young's-modulus film; a low-dielectric-constant film) IL 2 forming a second fine layer not to let them directly contact with each other, and stress can be diverged. As a result, film exfoliation of the interlayer insulating film IL 2 formed of a low-Young's-modulus film can be prevented and thus reliability of semiconductor devices can be improved.

Semiconductor device

There is provided a semiconductor device with which stress can be prevented from locally concentrating on an external connecting terminal on a post and thus damages of the external connecting terminal can be prevented. The semiconductor device includes a semiconductor chip, a sealing resin layer stacked on a surface of the semiconductor chip, and the post which penetrates the sealing resin layer in a stacking direction of the semiconductor chip and the sealing resin layer, protrudes from the sealing resin layer, and has a periphery of the protruding portion opposedly in contact with a surface of the sealing resin layer in the stacking direction.

Systems and Methods for Heat Dissipation Using Thermal Conduits

The addition of thermal conduits by bonding bond wires to bond pads either in a wire loop configuration or a pillar configuration can improve thermal dissipation of a fabricated die. The thermal conduits can be added as part of the normal packaging process of a semiconductor die and are electrically decoupled from the circuitry fabricated on the fabricated die. In an alternative, a dummy die is affixed to the fabricated die and the thermal conduits are affixed to the dummy die. Additionally, thermal conduits can be used in conjunction with a heat spreader.

Energy Conditioning Circuit Arrangement for Integrated Circuit

The present invention relates to an interposer substrate for interconnecting between active electronic componentry such as but not limited to a single or multiple integrated circuit chips in either a single or a combination and elements that could comprise of a mounting substrate, substrate module, a printed circuit board, integrated circuit chips or other substrates containing conductive energy pathways that service an energy utilizing load and leading to and from an energy source. The interposer will also possess a multi-layer, universal multi-functional, common conductive shield structure with conductive pathways for energy and EMI conditioning and protection that also comprise a commonly shared and centrally positioned conductive pathway or electrode of the structure that can simultaneously shield and allow smooth energy interaction between grouped and energized conductive pathway electrodes containing a circuit architecture for energy conditioning as it relates to integrated circuit device packaging. The invention can be employed between an active electronic component and a multilayer circuit card. A method for making the interposer is not presented and can be varied to the individual or proprietary construction methodologies that exist or will be developed.

Capillary and ultrasonic transducer for ultrasonic bonding

A capillary is attached to an ultrasonic transducer of a wire-bonding apparatus. The capillary includes a first part configured to be attached to the ultrasonic transducer, and a second part other than the first part and extending from the first part. The first part has a shape different from a shape of the second part so that the first part has a flexure rigidity larger than the second part.

Light emitting device

A light emitting device, which has: a light emitting element; a package that comprises a concavity for holding the light emitting element, and that has on its side wall where the concavity is integrally formed a light reflector for reflecting light from the light emitting element and a light transmitter for transmitting light from the light emitting element to the outside.

Semiconductor device with less power supply noise

A semiconductor device includes a first power supply line; a second power supply line; a first cell arrangement area in which a first cell is arranged; and a switch area in which a switching transistor and a decoupling capacitance are arranged. The first cell is provided in a first well of a first conductive type, the switching transistor is provided in a second well of the first conductive type, and the decoupling capacitance is provided in a separation area of a second conductive type to separate the first well and the second well from each other. The switching transistor connects the first power supply line and the second power supply line in response to a control signal, the first cell operates with power supplied from the second power supply line, and the decoupling capacitance is connected with the first power supply line.

Semiconductor device

A semiconductor device includes a first semiconductor chip 1 , a second semiconductor chip 4 , a first lead frame 3 including a first die pad 9 on which the first semiconductor chip 1 is mounted, and a second lead frame 5 including a second die pad 11 on which the second semiconductor chip 4 is mounted. A sealing structure 6 covers the first semiconductor chip 1 and the second semiconductor chip 4 . A noise shield 7 is disposed between the first semiconductor chip 1 and the second semiconductor chip 4.

Structure for Multi-Row Leadframe and Semiconductor Package Thereof and Manufacture Method Thereof

The present invention relates to a multi-row leadframe for semiconductor packaging, characterized by: forming a plating pattern on a leadframe material (first step); forming a protective pattern on the plating pattern (second step); and forming a nano pattern by using the protective pattern as a mask (third step), whereby a protective pattern is formed on an upper surface of a plating pattern to increase reliability of a product by preventing damage to a plating layer caused by etching solution during pattern formation of leadframe and to thereby solve the problem of using the plating layer as an etching mask.

Stitch bump stacking design for overall package size reduction for multiple stack

A method for die stacking is disclosed. In one embodiment a first die is formed overlying a substrate. A first wire is bonded to the first die and to a bond finger of the substrate, wherein the first wire is bonded to the bond finger with a first bond. A first stitch bump is formed overlying the first stitch bond, wherein the first stitch bump is formed from a molten ball of conductive material. A second die is formed overlying the first die. A second wire is bonded to the second die and to the first stitch bump, wherein the second wire is bonded to the first stitch bump with a second bond.

Composite Electronic Circuit Assembly

A composite electronic circuit assembly comprises two MOS or CMOS circuit dice ( 100, 200 ) superimposed inside a package. Different modules of the circuit assembly are distributed between the two dice based on the digital, analog, or hybrid nature of said modules. Such a distribution makes it possible to group together the digital modules of the circuit assembly in one of the die and the analog or hybrid modules in the other die. The production cost, development time, and electrical energy consumption of the circuit assembly may thus be reduced.

Packaging Integrated Circuits

An integrated circuit 15 is placed onto a lead frame 101 having lead fingers 109 of substantially constant thickness along their length. Wires are formed from the lead fingers 109 to corresponding electrical contacts the integrated circuit. Following the wire bonding process, the thickness of the tips of the lead fingers 109 is reduced by a laser process, to form tips of reduced thickness desirable for a subsequent moulding operation. Thus, at the time of the wire bonding the tips of the fingers 109 need not have a gap beneath them, so that more secure wire bonds to the lead fingers 109 can be formed.

Mechanisms for forming copper pillar bumps using patterned anodes

The mechanisms of preparing bump structures described by using patterned anodes may simplify bump-making process, reduce manufacturing cost, and improve thickness uniformity within die and across the wafer. In addition, the mechanisms described above allow forming bumps with different heights to allow bumps to be integrated with elements on a substrate with different heights. Bumps with different heights expand the application of copper post bumps to enable further chip integration.

Authentication device, authentication method, and an information storage medium storing a program

There is provided an authentication device including an authentication information storage unit that stores authentication information acquired from an authentication pattern including a part or the entirety of a mottled pattern or a dot pattern formed over an electronic component as information for indentifying each of a plurality of electronic components, an authentication information acquiring unit that acquires a first authentication information acquired from the authentication pattern formed over a first electronic component that is an object to be authenticated, a search unit that searches whether or not the authentication information storage unit stores the first authentication information by using the first authentication information as a search key, and an output unit that outputs a search result of the search unit.

Multi-chip package with offset die stacking

A semiconductor device has a plurality of stacked semiconductor dice mounted on a substrate. Each die has similar dimensions. Each die has a first plurality of bonding pads arranged along a bonding edge of the die. A first group of the dice are mounted to the substrate with the bonding edge oriented in a first direction. A second group of the dice are mounted to the substrate with the bonding edge oriented in a second direction opposite the first direction. Each die is laterally offset in the second direction relative to the remaining dice by a respective lateral offset distance such that the bonding pads of each die are not disposed between the substrate and any portion of the remaining dice in a direction perpendicular to the substrate. A plurality of bonding wires connects the bonding pads to the substrate. A method of manufacturing a semiconductor device is also disclosed.

Method of Fabricating A Semiconductor Device Having A Resin With Warpage Compensated Structures

A semiconductor device including: a die pad, a die on the die pad, and resin encapsulating the die and forming an isolation thickness over the die pad, the resin including a mounting aperture and a major surface configured for mounting to an external device, the major surface having a non warpage compensation portion adjacent the die and a warpage compensation portion in a relatively thermally inactive zone with an approximate discontinuity and/or abrupt change in gradient between the non warpage compensation portion and the warpage compensation portion.

Control device of semiconductor device

A control device of a semiconductor device is provided. The control device of a semiconductor device is capable of reducing both ON resistance and feedback capacitance in a hollow-gate type planar MOSFET to which a second gate electrode is provided or a trench MOSFET to which a second gate electrode is provided. In the control device controlling driving of a hollow-gate type planar MOSFET to which a second gate electrode is provided or a trench MOSFET to which a second gate electrode is provided, a signal of tuning ON or OFF is outputted to a gate electrode in a state of outputting a signal of turning OFF to the second gate electrode.

Semiconductor device and manufacturing method of the same

A semiconductor chip is mounted on a heat sink disposed inside a through-hole of a wiring board, electrodes of the semiconductor chip and connecting terminals of the wiring board are connected by bonding wires, a sealing resin is formed to cover the semiconductor chip and the bonding wires, and solder balls are formed on the lower surface of the wiring board, thereby constituting the semiconductor device. The heat sink is thicker than the wiring board. The heat sink has a protruded portion protruding to outside from the side surface of the heat sink, the protruded portion is located on the upper surface of the wiring board outside the through-hole, and the lower surface of the protruded portion contacts to the upper surface of the wiring board. When the semiconductor device is manufactured, the heat sink is inserted from the upper surface side of the wiring board.

Semiconductor chip with redundant thru-silicon-vias

A semiconductor chip with conductive vias and a method of manufacturing the same are disclosed. The method includes forming a first plurality of conductive vias in a layer of a first semiconductor chip. The first plurality of conductive vias includes first ends and second ends. A first conductor pad is formed in ohmic contact with the first ends of the first plurality of conductive vias.

Semiconductor device having pad structure with stress buffer layer

A semiconductor device has a pad structure with a ring-shaped stress buffer layer between a metal pad and an under-bump metallization (UBM) layer. The stress buffer layer is formed of a dielectric layer with a dielectric constant less than 3.5, a polymer layer, or an aluminum layer. The stress buffer layer is a circular ring, a square ring, an octagonal ring, or any other geometric ring.

Semiconductor chip, stacked chip semiconductor package including the same, and fabricating method thereof

A semiconductor chip includes a silicon wafer formed with a via hole, a metal wire disposed in the via hole, and a filler that exposes a part of an upper portion of the metal wire while filing the via hole.

Electronic Packaging With A Variable Thickness Mold Cap

An electronic package with improved warpage compensation. The electronic package includes a mold cap having a variable thickness. The variable thickness can have a mound or dimple design. In another embodiment, a method is provided for reducing unit warpage of an electronic package by designing the topography of a mold cap to compensate for warpage.

Power amplifier circuit

There is provided a power amplifier circuit capable of improving cross isolation between a high frequency band power coupler and a low frequency band power coupler, by directly transmitting power to the high frequency band power coupler and the low frequency band power coupler from a power amplifier, and forming a predetermined inductance circuit or an LC resonance circuit in a line transmitting the power to the high frequency band power coupler. The power amplifier circuit may include a power amplifying unit supplied with power from the outside and amplifying an input signal, a coupling unit having a high frequency band power coupler and a low frequency band power coupler, and an isolation unit including a first power line and a second power line, wherein the first power line has an inductor blocking signal interference generated in a predetermined frequency band.

Manufacturing method of substrate for a semiconductor package, manufacturing method of semiconductor package, substrate for a semiconductor package and semiconductor package

A manufacturing method of a substrate for a semiconductor package includes a resist layer forming step to form a resist layer on a surface of a conductive substrate; an exposure step to expose the resist layer using a glass mask with a mask pattern including a transmission area, a light shielding area, and an intermediate transmission area, wherein transmittance of the intermediate transmission area is lower than that of the transmission area and is higher than that of the light shielding area; a development step to form a resist pattern including a hollow with a side shape including a slope part decreasing in hollow circumference as the hollow circumference approaches the substrate; and a plating step to plate on an exposed area to form a metal layer with a side shape including a slope part decreasing in circumference as the circumference approaches the substrate.

Method of manufacture of integrated circuit packaging system with stacked integrated circuit

A method of manufacture of an integrated circuit packaging system includes: forming a base lead having an outer protrusion and an inner protrusion with a recess in between; forming a stack lead having an elongated portion; mounting a base integrated circuit over the inner protrusion or under the elongated portion; mounting the stack lead over the base lead and the base integrated circuit; connecting a stack integrated circuit and the stack lead with the stack integrated circuit over the base integrated circuit; and encapsulating at least a portion of both the base integrated circuit and the stack integrated circuit with the base lead and the stack lead exposed.

Method of making a semiconductor chip assembly with a post/base heat spreader and a substrate using grinding

A method of making a semiconductor chip assembly includes providing a post and a base, mounting an adhesive on the base including inserting the post through an opening in the adhesive, mounting a substrate on the adhesive including inserting the post into an aperture in the substrate, then flowing the adhesive between the post and the substrate in the aperture, solidifying the adhesive, then grinding the post and the adhesive, then mounting a semiconductor device on a heat spreader that includes the post and the base, electrically connecting the semiconductor device to the substrate and thermally connecting the semiconductor device to the heat spreader.

Semiconductor device including coupling conductive pattern

A semiconductor device is disclosed including a through electrode. The semiconductor device may include a first semiconductor chip including a transceiver circuit formed on a first surface, a first coupling conductive pattern which is formed on a second surface opposite the first surface, and a through electrode which connects the transceiver circuit and the first coupling conductive pattern. There may be a transceiver located on a second semiconductor chip and including a second coupling conductive pattern facing the first coupling conductive pattern which communicates wirelessly with the first coupling conductive pattern.

Tsop with impedance control

A semiconductor device of an illustrative embodiment includes a die, a lead frame including a plurality of leads having substantial portions arranged in a lead plane and electrically connected to the die. Most preferably, the package includes at least a substantial portion of one conductive element arranged in a plane positioned adjacent the lead frame and substantially parallel to the lead plane, the conductive element being capacitively coupled to the leads such that the conductive element and at least one of the leads cooperatively define a controlled-impedance conduction path, and an encapsulant which encapsulates the leads and the conductive element. The leads and, desirably, the conductive element have respective connection regions which are not covered by the encapsulant.

Integrated circuit packaging system with stack interconnect and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: forming a connection carrier having base device pads and base interconnect pads on a carrier top side of the connection carrier; connecting a base integrated circuit to the base device pads and mounted over the carrier top side; mounting base vertical interconnects directly on the base interconnect pads; attaching a base package substrate to the base integrated circuit and directly on the base vertical interconnects; forming a base encapsulation on the base package substrate, the base device pads, and the base interconnect pads; and removing a portion of the connection carrier with the base device pads and the base interconnect pads partially exposed opposite the base package substrate.

Integrated Power Converter Package With Die Stacking

An integrated circuit for implementing a switch-mode power converter is disclosed. The integrated circuit comprises at least a first semiconductor die having an electrically quiet surface, a second semiconductor die for controlling the operation of said first semiconductor die stacked on said first semiconductor die having said electrically quiet surface and a lead frame structure for supporting said first semiconductor die and electrically coupling said first and second semiconductor dies to external circuitry.

Semiconductor device and manufacturing method thereof

Semiconductor devices of embodiments include a plurality of solder bumps electrically connected on a plurality of electrode pads disposed on a semiconductor substrate in parallel at a pitch of 40 μm or less via under bump metals. The ratio of the diameter (the top diameter) of the portion of each solder bump most away from the semiconductor substrate and the diameter (the bottom diameter) of the bottom side of each solder bump is 1:1 to 1:4.

Semiconductor device having semiconductor member and mounting member

A semiconductor device including: a semiconductor member having thereon a plurality of interconnect pads: and a mounting member having a plurality of electrode terminals electrically and mechanically connected to the respective interconnect pads for mounting the semiconductor chip on the mounting member, the electrode terminals forming a plurality of I/O cells each having part of the electrode terminals, the part of electrode terminals including signal terminals, the I/O cells forming a first group of the I/O cells and a second group of I/O cells disposed on an inner position of the mounting member with respect to the first group. The higher integration of the semiconductor device having the higher performances can be realized because the interconnect lines can be drawn to the outer periphery of the chip from the interconnect pads corresponding to each of the I/O cells when the chip is miniaturized or the number of the ball electrodes is increased.

Semiconductor device and method of manufacturing the same

According to one embodiment, a semiconductor device includes a stacked chip includes semiconductor chips which are stacked, the semiconductor chips comprises semiconductor substrates and through electrodes formed in the semiconductor substrates, respectively, the through electrodes being electrically connected, and deactivating circuits provided in the semiconductor chips, respectively, and configured to deactivate a failed semiconductor chip.

Multilayer printed wiring board and method for manufacturing multilayer printed wiring board

A method for manufacturing a multilayer printed wiring board includes preparing a first resin insulative material having a first conductive circuit on or in the first resin insulative material, forming a second resin insulative material on the first resin insulative material and the first conductive circuit, forming on a surface of the second resin insulative material a first concave portion to be filled with a conductive material for formation of a second conductive circuit, forming on the surface of the second resin insulative material a pattern having a second concave portion and post portions to be filled with the conductive material for formation of a plane conductor, and filling the conductive material in the first concave portion and the second concave portion such that the second conductive circuit and the plane conductor are formed.

Semiconductor module including a switch and non-central diode

A semiconductor module having one or more silicon carbide diode elements mounted on a switching element is provided in which the temperature rise is reduced by properly disposing each of the diode elements on the switching element, to thereby provide a thermal dissipation path for the respective diode elements. The respective diode elements are arranged on a non-central portion of the switching element, to facilitate dissipation of the heat produced by each of the diode elements, whereby the temperature rise in the semiconductor module is reduced.

Semiconductor device

A semiconductor device, in which a control circuit board is mountable outside a sheath case and a power semiconductor element is placeable inside the sheath case, includes a metal step support, a shield plate and a metal ring. The support includes a base portion implanted in the sheath case, a connection portion which extends from an end of the base portion, and a step portion formed at a boundary between the base portion and the connection portion. The shield plate is disposed over the step portion such that the connection portion of the support pierces the shield plate. An end of the metal ring protrudes from an end of the connection portion over the shield plate. The semiconductor device is adapted such that the control circuit board is mounted over the protruded end of the metal ring and is fixed onto the connection portion by an engagement member.

Semiconductor device with exposed pad

A semiconductor device has a die attached to a die pad and electrically connected to lead fingers. The die, a top surface of the die pad, and a first portion of the lead fingers are covered with a mold compound. A second portion of the lead fingers project from the mold compound and allow for external electrical connection to the die. The mold compound around the die and lead fingers is extended such that a cavity is formed below the die pad. The die pad is exposed via the cavity. A heat sink may be inserted into the cavity and attached to the bottom surface of the die pad.

Flexible underfill compositions for enhanced reliability

Underfill materials for fabricating electronic devices are described. One embodiment includes an underfill composition including an epoxy mixture, an amine hardener component, and a filler. The epoxy mixture may include a first epoxy comprising a bisphenol epoxy, a second epoxy comprising a multifunctional epoxy, and a third epoxy comprising an aliphatic epoxy, the aliphatic epoxy comprising a silicone epoxy. The first, second, and third epoxies each have a different chemical structure. Other embodiments are described and claimed.

Off-chip vias in stacked chips

A microelectronic assembly includes first and second stacked microelectronic elements, each having spaced apart traces extending along a front face and beyond at least a first edge thereof. An insulating region can contact the edges of each microelectronic element and at least portions of the traces of each microelectronic element extending beyond the respective first edges. The insulating region can define first and second side surfaces adjacent the first and second edges of the microelectronic elements. A plurality of spaced apart openings can extend along a side surface of the microelectronic assembly. Electrical conductors connected with respective traces can have portions disposed in respective openings and extending along the respective openings. The electrical conductors may extend to pads or solder balls overlying a face of one of the microelectronic elements.

Chip Capacitor Precursors

A capacitive precursor includes electrically conductive material layers stacked on a substrate. The electrically conductive layers provide first and second patterns. The patterns each include overlaying areas free of the electrically conductive material. The first pair of areas overlay areas of the second pattern having the electrically conductive material and the second pair of areas overlay areas of the first pattern having the electrically conductive material. Dielectric layers are interposed between neighboring electrically conductive material layers for electrical isolation. One or more capacitive precursors can be dropped onto or into a board and during assembly of a packaged semiconductor device and have electrically conducting layers associated with its respective plates connected together to form a capacitor during assembly using conventional assembly steps.

Integrated circuit packaging system with interposer interconnections and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: providing an integrated circuit; mounting a routing structure having a functional side above the integrated circuit; mounting a vertical interconnect to the functional side of the routing structure and the vertical interconnect extending vertically away from the routing structure; forming an encapsulation covering the integrated circuit, the routing structure, and sides of the vertical interconnect above the routing structure, and leaves a surface of the routing structure exposed from the encapsulation, and a portion of the vertical interconnect exposed from the encapsulation above the surface of the routing structure; mounting a first-external-package-component to the routing structure; and forming a first-external-package-encapsulation covering the first-external-package-component.

Chip stacked structure

A chip stacked structure is provided. The chip stacked structure includes a first die and a second die stacked on the first die. The first die has a plurality of connection structures each which has a through hole, a connection pad and a solder bump. The connection pad has a terminal connected to the through hole. The solder bump is disposed on the connection pad and located around the through hole. The second die has a plurality of through holes which are aligned and bonded to the solder bump respectively. The chip stacked structure may simplify the process and improve the process yield rate.

Semiconductor assembly and semiconductor package including a solder channel

Semiconductor packages connecting a semiconductor chip to an external device by bumps are provided. The semiconductor packages may include a connection pad on a semiconductor chip, a connecting bump on and configured to be electrically connected to the connection pad and a supporting bump on the semiconductor chip and configured to be electrically isolated from the connection pad. The connection bump may include a first pillar and a first solder ball and the supporting bump may include a second pillar and a second solder ball. The semiconductor packages may further include a solder channel in the second pillar configured to allow a portion of the second solder ball to extend into the solder channel along a predetermined direction.

Package systems and manufacturing methods thereof

A package system includes a first substrate and a second substrate. The second substrate is electrically coupled with the first substrate. The second substrate includes at least one first opening. At least one electrical bonding material is disposed between the first substrate and the second substrate. A first portion of the at least one electrical bonding material is at least partially filled in the at least one first opening.

Integrated circuit tampering protection and reverse engineering prevention coatings and methods

A method of protecting an electronics package is discussed along with devices formed by the method. The method involves providing at least one electronic component that requires protecting from tampering and/or reverse engineering. Further, the method includes mixing into a liquid glass material at least one of high durability micro-particles or high-durability nano-particles, to form a coating material. Further still, the method includes depositing the coating material onto the electronic component and curing the coating material deposited.

Microelectronic assemblies having compliancy and methods therefor

A microelectronic assembly is disclosed that includes a semiconductor wafer with contacts, compliant bumps of dielectric material overlying the first surface of the semiconductor wafer, and a dielectric layer overlying the first surface of the semiconductor wafer and edges of the compliant bumps. The compliant bumps have planar top surfaces which are accessible through the dielectric layer. Conductive traces may be electrically connected with contacts and extend therefrom to overlie the planar top surfaces of the compliant bumps. Conductive elements may overlie the planar top surfaces in contact with the conductive traces.

Composite alloy bonding wire and manufacturing method thereof

A manufacturing method for a composite alloy bonding wire and products thereof. A primary material of Ag is melted in a vacuum melting furnace, and then a secondary metal material of Pd is added into the vacuum melting furnace and is co-melted with the primary material to obtain an Ag—Pd alloy solution. The obtained Ag—Pd alloy solution is drawn to obtain an Ag—Pd alloy wire. The Ag—Pd alloy wire is then drawn to obtain an Ag—Pd alloy bonding wire with a predetermined diameter.

Atomic layer deposition encapsulation for power amplifiers in rf circuits

Power amplifiers and methods of coating a protective film of alumina (Al 2 O 3 ) on the power amplifiers are disclosed herein. The protective film is applied through an atomic layer deposition (ALD) process. The ALD process can deposit very thin layers of alumina on the surface of the power amplifier in a precisely controlled manner. Thus, the ALD process can form a uniform film that is substantially free of free of pin-holes and voids.

Light emitting diode package

An exemplary light emitting diode (LED) package includes a substrate, an LED chip mounted on the substrate, and a wire. The LED chip includes a semiconductor structure and an electrode disposed on the semiconductor structure. The wire electrically connects the electrode of the LED chip to an electrical portion of the substrate. The wire has a first joint and a second joint connected to the substrate. The wire forms a first curved portion between the electrode and the first joint and a second curved portion between the first joint and the second joint.

Bond pad for wafer and package for cmos imager

An electronic packaging having at least one bond pad positioned on a chip for effectuating through-wafer connections to an integrated circuit. The electronic package is equipped with an edge seal between the bond pad region and an active circuit region, and includes a crack stop, which is adapted to protect the arrangement from the entry of deleterious moisture and combination into the active regions of the chip containing the bond pads.

Chip package and manufacturing method thereof

A chip package including a shielding layer having a plurality of conductive connectors for better electromagnetic interferences shielding is provided. The conductive connectors can be flexibly arranged within the molding compound for better shielding performance. The shielding layer having the conductive connectors functions as the EMI shield and the shielding layer is electrically grounded within the package structure.

Pressure sensor

A pressure sensor has a sensor body at least partly formed with an electrically insulating material, particularly a ceramic material, defining a cavity facing on which is a diaphragm provided with an electric detector element, configured for detecting a bending of the diaphragm. The sensor body supports a circuit arrangement, including, a plurality of circuit components, among which is an integrated circuit, for treating a signal generated by the detection element. The circuit arrangement includes tracks made of electrically conductive material directly deposited on a surface of the sensor body made of electrically insulating material. The integrated circuit is made up of a die made of semiconductor material directly bonded onto the surface of the sensor body and the die is connected to respective tracks by means of wire bonding, i.e. by means of thin connecting wires made of electrically conductive material.

Semiconductor package and manufacturing method thereof

There are provided a semiconductor package including an electromagnetic shielding structure having excellent electromagnetic interference (EMI) and electromagnetic susceptibility (EMS) characteristics, while protecting individual elements in an inner portion thereof from impacts, and a manufacturing method thereof. The semiconductor package includes: a substrate having ground electrodes formed on an upper surface thereof; at least one electronic component mounted on the upper surface of the substrate; an insulating molding part including an internal space in which the electronic component is accommodated, and fixed to the substrate such that at least a portion of the ground electrode is externally exposed; and a conductive shield part closely adhered to the molding part to cover an outer surface of the molding part and electrically connected to the externally exposed ground electrodes.

Integrated circuit package system with encapsulation lock

An integrated circuit package system includes an external interconnect having a lead tip and a lead body, including a recess in the lead body including a first recess segment, having an orientation substantially parallel to the lengthwise dimension of the lead body, and a second recess segment intersecting and perpendicular to the first recess segment along a lead body top surface of the lead body, the first recess segment at a bottom portion of the second recess segment; an internal interconnect between an integrated circuit die and the external interconnect; and an encapsulation to cover the external interconnect with the recess filled.

Semiconductor package device with a heat dissipation structure and the packaging method thereof

The present invention provide a heat dissipation structure on the active surface of the die to increase the performance of the heat conduction in longitude direction of the semiconductor package device, so that the heat dissipating performance can be improved when the semiconductor package device is associated with the exterior heat dissipation mechanism.

Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product

A leadframe package includes a die pad with four unitary, outwardly extending slender bars; a plurality of leads arranged along periphery of the die pad; a separate pad segment separated from the die pad and isolated from the plurality of leads; a semiconductor die mounted on an upper side of the die pad, wherein the semiconductor die contains first bond pads wire-bonded to respective the plurality of leads and a second bond pad wire-bonded to the separate pad segment; and a molding compound encapsulating the semiconductor die, the upper side of the die pad, the first suspended pad segment and inner portions of the plurality of leads.

Semiconductor module having a semiconductor chip stack and method

A semiconductor module having a semiconductor chip stack and a method for producing the same is disclosed. In one embodiment, a thermally conductive layer with anisotropically thermally conductive particles is arranged between the semiconductor chips. The anisotropically thermally conductive particles have a lower thermal conductivity in a direction vertically with respect to the layer or the film than in a direction of the layer or the film.

Semiconductor module

A semiconductor module may include a circuit substrate with a first die on the circuit substrate and a second die on the first die. The first die may include at least one first data input/output pad on a first peripheral portion of the first die and at least one first control/address pad on a third peripheral portion, the third peripheral portion being separate from the first peripheral portion of the first die. The second die may include at least one second data input/output pad on a second peripheral portion and at least one second control/address pad on a fourth peripheral portion. The second peripheral portion of the second die is not overlapped with the first peripheral portion of the first die in plan view. The fourth peripheral portion of the second die overlaps at least a portion of the third peripheral portion of the first die.

Base plate

The present disclosure relates to a base plate, for example, for a power module, including a matrix formed of metal, for example, aluminium, wherein at least two reinforcements are provided in the matrix next to each other, and wherein the reinforcements are spaced apart from each other.

Method for Producing an Electrical Circuit and Electrical Circuit

A method for producing an electrical circuit includes providing a main printed circuit board having a plurality of metalized plated-through holes through the main printed circuit board along at least one separating line between adjacent printed circuit board regions of the main printed circuit board. Each printed circuit board region has electrical contact connection pads on at least the main surface of the printed circuit board region that is to be populated, electrical lines for connection between the plurality of plated-through holes and the contact connection pads, and at least one semiconductor chip electrically contact-connected by means of the contact connection pads. The main printed circuit board is covered with a potting compound across the printed circuit board regions with the semiconductor chips.

Method for manufacturing semiconductor device

In QFN packages for vehicles which are required to have high reliability, the side surface of leads is mostly covered with lead-to-lead resin protrusions, which prevent smooth formation of solder fillets during reflow mounting. When the lead-to-lead protrusions are mechanically removed using a punching die, there is a high possibility of causing cracks of the main body of the package or terminal deformation. When a spacing is provided between the punching die and the main body of the package in order to avoid such damages, a resin residue is produced to hinder complete removal of this lead-to-lead resin protrusion. The present invention provides a method for manufacturing semiconductor device of a QFN type package using multiple leadframes having a dam bar for tying external end portions of a plurality of leads. This method includes a step of removing a sealing resin filled between the circumference of a mold cavity and the dam bar by using laser and then carrying out surface treatment, for example, solder plating.

Semiconductor device with nested rows of contacts

A molded surface mount semiconductor device has electrical contact elements disposed in a set of pairs of zigzag rows extending adjacent and generally parallel to opposite edges of an active face of a semiconductor die. Each of the pairs of rows includes an inner zigzag row of electrical contact elements nested inside an outer zigzag row of electrical contact elements. The electrical contact elements of the inner and outer zigzag rows are partially inter-digitated. A lead frame used in making the device also has a die pad located inside the set of pairs of zigzag rows, and an outer frame element located outside the set of pairs of zigzag rows, and which support the electrical contact elements of the inner and outer zigzag rows respectively.

Contact pad

The present disclosure relates to forming multi-layered contact pads for a semiconductor device, wherein the various layers of the contact pad are formed using one or more thin-film deposition processes, such as an evaporation process. Each contact pad includes an adhesion layer, which is formed over the device structure for the semiconductor device; a titanium nitride (TiN) barrier layer, which is formed over the adhesion layer; and an overlay layer, which is formed over the barrier layer. At least the titanium nitride (TiN) barrier layer is formed using an evaporation process.

Method for manufacturing a semiconductor device having a refractory metal containing film

A semiconductor device and a method for manufacturing the same of the present invention in which the semiconductor device is provided with a fuse structure or an electrode pad structure, suppress the copper blowing-out from a copper containing metal film. The semiconductor device comprises a silicon substrate, SiO 2 film provided on the silicon substrate, copper films embedded in the SiO 2 film, TiN films covering an upper face of a boundary region between an upper face of copper films and the copper films, and the SiO 2 film, and SiON films covering an upper face of the TiN films.

Microelectronic devices and methods for manufacturing microelectronic devices

Microelectronic devices and methods for manufacturing microelectronic devices are disclosed herein. One such method includes forming a plurality of apertures in a substrate with the apertures arranged in an array, and, after forming the apertures, attaching the substrate to a lead frame having a plurality of pads with the apertures in the substrate aligned with corresponding pads in the lead frame. Another method includes providing a partially cured substrate, coupling the partially cured substrate to a plurality of leads, attaching a microelectronic die to the leads, and electrically connecting the microelectronic die to the leads.

Integrated circuit packaging system with connection structure and method of manufacture thereof

A method of manufacture of an integrated circuit packaging system includes: providing a substrate; attaching a connection post to the substrate, the connection post having a post top and a post side; mounting an integrated circuit die on the substrate, the integrated circuit die having a top die surface; and forming a package body on the substrate, the connection post, and the integrated circuit die.

Semiconductor device package with electromagnetic shielding

A package for a semiconductor device includes shielding from RF interference. The package has a lead frame with a lead and a connecting bar. The lead has an inner end for connecting to the device and an outer end having an exposed surface at the package side face. The connecting bar also has an end with an exposed surface at the package side face. A molding compound overlying the leadframe forms a portion of the side face. Electrically conductive shielding forms a top surface of the package, and extends downward therefrom to form an upper portion of the package side face. The exposed surface at the connecting bar end has an upper edge higher than the upper edge of the exposed surface of lead end. Accordingly, the shielding makes electrical contact with the connecting bar adjacent to its exposed surface, while being electrically isolated from the lead.

Module housing and method for manufacturing a module housing

A module housing having an inner housing, an outer housing and a connection element is provided, the inner housing having at least one component and being completely enclosed by the outer housing in a form-locking manner, and the connection element being enclosed in a first subsection by the inner housing in a form-locking manner, wherein the connection element has electrical plug contacts in a third subsection.

Method of manufacturing semiconductor device

A method of manufacturing a semiconductor device including the following steps: forming an insulator layer over a first conductor over a semiconductor substrate; forming a barrier layer to coat the surface of the insulator layer; forming a second conductor over the barrier layer; melting the second conductor in an atmosphere containing either hydrogen or carboxylic acid in a condition that the surface of the insulator layer over the first conductor is coated with the barrier layer; and removing the barrier layer partially from the surface of the insulator layer with the second conductor as a mask.

Tsv substrate structure and the stacked assembly thereof

The disclosure provides a TSV substrate structure and the stacked assembly of a plurality of the substrate structures, the TSV substrate structure including: a substrate comprising a first surface, a corresponding second surface, and a TSV communicating the first surface with the second surface through the substrate; and a conductor unit completely filling the TSV, the conductor unit comprising a conductor body which has a first and a second ends corresponding to the first and second surfaces of the substrate, respectively.

Mechanisms for resistivity measurement of bump structures

The embodiments described above provide mechanisms for bump resistivity measurement. By using designated bumps on one or more corners of dies, the resistivity of bumps may be measured without damaging devices and without a customized probing card. In addition, bump resistivity may be collected across the entire wafer. The collected resistivity data may be used to monitor the stability and/or health of processes used to form bumps and their underlying layers.

Radiofrequency amplifier

An integrated radiofrequency amplifier with an operational frequency includes first and second Doherty amplifiers each having a main device, and a peak device connected at respective inputs and outputs by respective phase shift elements configured to provide a 90 degree phase shift at the operational frequency. An input of the amplifier is connected to the input of the main device of the first Doherty amplifier, an output of the amplifier is connected to the outputs of the peak devices of the first and second Doherty amplifiers and the input of the peak device of the first Doherty amplifier is connected to the input of the main device of the second Doherty amplifier by a phase shift element providing a 90 degree phase shift at the operational frequency.

Optoelectronic component

An optoelectronic component including a connection carrier including an electrically insulating film at a top side of the connection carrier, an optoelectronic semiconductor chip at the top side of the connection carrier, a cutout in the electrically insulating film which encloses the optoelectronic semiconductor chip, and a potting body surrounding the optoelectronic semiconductor chip, wherein a bottom area of the cutout is formed at least regionally by the electrically insulating film, the potting body extends at least regionally as far as an outer edge of the cutout facing the optoelectronic semiconductor chip, and the cutout is at least regionally free of the potting body.

Brace for long wire bond

An electrical connection includes a first wire bonded to adjacent bond pads proximate to an edge of a die and a second wire having one end bonded to a die bond pad distal to the die edge and a second end bonded to a lead finger of a lead frame or a connection pad of a substrate. The second wire crosses and is supported by the first wire. The first wire acts as a brace that prevents the second wire from touching the edge of the die. The first wire also prevents the second wire from excessive lateral movement during encapsulation.

Manufacturing of a camera module

A camera module includes a sensor die, a glass plate, peripheral spacer, an optical element, an outer surface having a shoulder extending in a direction substantially parallel to the sensor die, and a metal layer at least partially covering the outer surface. A method of manufacturing a camera module includes providing an assembly including a sensor dice wafer, a spacer wafer in front of the sensor dice wafer, and an optical element wafer in front of the spacer wafer. The method includes sawing a top cut, using a first saw blade of a first thickness, proceeding in a direction from the optical element wafer toward the sensor dice wafer, stopping before the sensor dice wafer is reached, and sawing a bottom cut, using a second saw blade of a second thickness, proceeding in a direction from the sensor dice wafer toward the optical element wafer.