Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год
Применить Всего найдено 34. Отображено 34.
05-10-2018 дата публикации

메모리 시스템들 및 그것들의 블록 복사 방법들

Номер: KR0101893145B1
Автор: 윤상용, 박기태, 한진만
Принадлежит: 삼성전자주식회사

... 본 발명에 따른 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치를 제어하는 메모리 제어기를 포함하는 메모리 시스템의 블록 복사 방법은, 상기 비휘발성 메모리 장치의 소스 블록으로부터 데이터를 읽는 단계, 상기 읽혀진 데이터의 에러를 정정하는 단계, 상기 에러 정정된 데이터를 버퍼링하는 단계, 및 상기 버퍼링된 데이터를 상기 비휘발성 메모리 장치의 타겟 블록으로 재프로그래밍 방식을 이용하여 프로그램 동작을 수행하는 단계를 포함하고, 상기 재프로그래밍 방식은 저장될 데이터 값에 대응하는 문턱전압의 산포의 폭을 좁히도록 복수의 프로그래밍들을 수행한다.

Подробнее
Номер записи: 1
25-08-2017 дата публикации

칩 저항기

Номер: KR0101771817B1
Автор: 한진만, 윤장석
Принадлежит: 삼성전기주식회사

... 본 발명의 일 실시 예에 따른 칩 저항기는, 기판과, 기판의 일면상에 배치된 제1 전극과, 기판의 일면상에 제1 전극과 분리되도록 배치된 제2 전극과, 제1 전극과 제2 전극을 전기적으로 연결하는 제1 저항체와, 제1 전극과 제2 전극을 전기적으로 연결하는 제2 저항체를 포함하고, 제1 전극과 제2 전극의 온도가 서로 다를 때 제1 저항체에서 발생되는 열기전력(thermo electromotive force)은 제2 저항체에서 발생하는 열기전력보다 작으며, 제2 저항체의 저항온도계수(Temperature Coeficient of Resistivity, TCR)는 제1 저항체의 저항온도계수보다 낮을 수 있다.

Подробнее
Номер записи: 2
04-05-2016 дата публикации

FLASH MEMORY DEVICE AND READING METHOD THEREOF

Номер: KR0101618311B1
Автор: 채동혁, 한진만
Принадлежит: 삼성전자주식회사

... 본 발명의 플래시 메모리 장치는, 복수의 메모리 셀들로 구성된 메모리 셀 어레이, 상기 복수의 메모리 셀들에 대한 읽기 동작을 제어하는 제어 로직, 상기 제어 로직의 제어에 응답해서, 선택된 복수의 메모리 셀들 각각으로부터 경판정 데이터 및 복수의 연판정 데이터들을 감지하고, 상기 감지된 경판정 데이터 및 복수의 연판정 데이터를 읽기 결과로서 출력하는 페이지 버퍼 회로, 그리고 상기 제어 로직의 제어에 응답해서, 상기 경판정 데이터 및 상기 복수의 연판정 데이터들을 읽기 위한 복수의 읽기 전압들을 발생하는 전압 발생회로를 포함할 수 있다.

Подробнее
Номер записи: 3
28-06-2017 дата публикации

CHIP RESISTOR

Номер: KR1020170073177A
Автор: HAN, JIN MAN, PARK, KWANG HYUN, YUN, JANG SEOK
Принадлежит:

According to an embodiment of the present invention, a chip resistor comprises: a substrate; a first electrode and a second electrode arranged to be separated from each other on one surface of the substrate; and a resistance object of a trapezoid shape arranged between the first electrode and the second electrode wherein the resistance object has a first side extended between the first electrode and the second electrode and a second side parallel with the first side and shorter than the first side. The resistor includes a first groove formed on the first side and a second groove formed on the second side. A virtual line configured to connect the first groove to the second groove can not be vertical to the first side and the second side. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 4
22-09-2016 дата публикации

NONVOLATILE MEMORY DEVICE, OPERATING METHOD THEREOF, AND MEMORY SYSTEM INCLUDING SAME

Номер: KR1020160110906A
Автор: HAN JINMAN, CHAE, DONG HYUK
Принадлежит:

The present invention relates to an operating method of a nonvolatile memory device. According to the present invention, the operating method of a nonvolatile memory device: floats a grounding selection line of a first string connected to a bit line; applies a deletion prevention voltage to a grounding selection line of a second string connected to the bit line; and applies the deletion operation voltage to the first and second strings. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 5
21-09-2016 дата публикации

불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템

Номер: KR0101658479B1
Автор: 한진만, 채동혁
Принадлежит: 삼성전자주식회사

... 본 발명은 불휘발성 메모리 장치의 동작 방법에 관한 것이다. 본 발명의 불휘발성 메모리 장치의 동작 방법은 비트 라인에 연결된 제 1 스트링의 접지 선택 라인을 플로팅하고, 비트 라인에 연결된 제 2 스트링의 접지 선택 라인에 소거 방지 전압을 인가하고, 그리고 제 1 및 제 2 스트링들에 소거 동작 전압을 인가하는 것으로 구성된다.

Подробнее
Номер записи: 6
30-08-2017 дата публикации

불휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템

Номер: KR0101772567B1
Автор: 김두곤, 한진만
Принадлежит: 삼성전자주식회사

... 불휘발성 메모리 장치의 소거 방법이 제공된다. 소거 방법은 메모리 셀들에 각각 연결된 복수의 워드 라인들에 워드 라인 소거 전압을 인가하는 단계, 접지 선택 트랜지스터에 연결된 접지 선택 라인에 특정 전압을 인가하는 단계, 접지 선택 라인에 특정 전압을 인가하는 단계 동안에 메모리 스트링이 형성되는 기판에 소거 전압을 인가하는 단계, 그리고 기판의 전압 변화에 응답하여 접지 선택 라인을 플로팅하는 단계로 구성된다.

Подробнее
Номер записи: 7
30-12-2016 дата публикации

METHOD FOR OPERATING NON-VOLATILE MEMORY DEVICE

Номер: KR1020160150501A
Автор: SHIM, YOUNG SEOP, KIM, JAE HONG, HAN JIN MAN
Принадлежит:

The present invention relates to a method for operating a non-volatile memory device. The method includes: a step of receiving program data, a program address, and a program command; a step of selecting selection memory cells corresponding to the program address among memory cells in an erasing state; and a step of making program of the whole selection memory cells in order that the selection memory cells are in program states corresponding to different threshold voltage distribution higher than the threshold voltage distribution in the erasing state. The present invention can reduce the deterioration of data holding properties by an EPI effect by programming parts of or whole threshold voltage in the erasing state. COPYRIGHT KIPO 2017 (AA) Start (BB) End (S100) Receiving program data, a program address, and a program command (S300) Selecting selection memory cells corresponding to the program address among memory cells in an erasing state (S500) Making program of the whole selection memory ...

Подробнее
Номер записи: 8
07-03-2017 дата публикации

NONVOLATILE MEMORY DEVICE, OPERATING METHOD THEREOF AND SSD INCLUDING SAME

Номер: KR1020170024429A
Автор: SHIM, YOUNG SEOP, KIM, JAE HONG, CHA, SANG SOO, HAN JIN MAN
Принадлежит:

A method of operating a nonvolatile memory device includes sequentially executing a program loop for a plurality of pages of a first memory block among a plurality of memory blocks of a memory cell array, formed vertically on a substrate, and applying a periodic dummy pulse to at least some of the memory blocks before performing a read operation on the selected first page of the plurality of pages. Therefore, it is possible to prevent an error bit from increasing in the read operation, thereby improving the performance of the nonvolatile memory device. COPYRIGHT KIPO 2017 (AA) Start (BB) End (S110) Sequentially executing a program loop for a plurality of pages (S130) Applying a periodic dummy pulse at least once to at least some of memory blocks (S150) Performing a read operation on pages of a first memory block ...

Подробнее
Номер записи: 9
23-08-2018 дата публикации

프로그램 스케줄러를 포함하는 플래시 메모리 장치

Номер: KR0101891164B1
Автор: 이호철, 한진만, 김민수, 남상완, 박정훈
Принадлежит: 삼성전자주식회사

... 본 발명은 플래시 메모리 장치 및 그것의 프로그램 방법에 관한 것이다. 본 발명의 실시 예에 따른 플래시 메모리 장치는 기판과 수직 방향으로 형성되는 복수의 메모리 셀; 상기 복수의 메모리 셀 중에서 동일 높이의 제 1 메모리 셀들에 연결되는 제 1 서브 워드 라인; 상기 복수의 메모리 셀 중에서 상기 제 1 메모리 셀들과 동일 높이에 형성되는 제 2 메모리 셀들에 연결되고, 상기 제 1 서브 워드 라인과 동시에 프로그램 전압을 인가받는 제 2 서브 워드 라인; 및 상기 제 1 및 제 2 서브 워드 라인에 대한 하위 비트 프로그램 동작을 수행한 다음에, 상기 제 1 및 제 2 서브 워드 라인에 대한 상위 비트 프로그램 동작을 수행하도록 프로그램 순서를 조절하는 프로그램 스케줄러를 포함한다. 본 발명에 의하면, 프로그램 동작 시에 에러 발생 확률을 줄이고, 데이터 신뢰성을 향상시킬 수 있다.

Подробнее
Номер записи: 10
28-04-2016 дата публикации

PROGRAMING METHOD OF NONVOLATILE MEMORY DEVICE

Номер: KR0101616097B1
Автор: 김민석, 한진만, 박기태
Принадлежит: 삼성전자주식회사

... 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치의 프로그램 방법은 단계적으로 증가하는 프로그램 전압을 메모리 셀에 인가하는 단계, 상기 메모리 셀의 초기 상태에서 타겟 상태로의 문턱 전압의 변화량에 기초하여, 프로그램 루프 동안 상기 메모리 셀에 인가될 검증 전압의 개수를 결정하는 단계, 및 상기 메모리 셀의 상기 타겟 상태로의 프로그램 여부를 검증하기 위하여, 상기 결정된 적어도 하나의 검증 전압을 상기 메모리 셀에 인가하는 단계를 포함한다.

Подробнее
Номер записи: 11
27-07-2018 дата публикации

칩 저항 소자

Номер: KR0101883040B1
Автор: 윤장석, 김형민, 한진만
Принадлежит: 삼성전기주식회사

... 본 발명의 일 실시형태는, 서로 반대에 위치한 제1 및 제2 면을 갖는 절연 기판과, 상기 절연 기판의 제1 면에 배치된 저항층과, 상기 절연 기판의 제1 면 양측에 각각 배치되며 상기 저항층에 연결된 제1 및 제2 내부 전극과, 상기 저항층을 덮으며 상기 제1 및 제2 내부 전극의 일부에 연장된 저항 보호층과, 상기 저항 보호층의 일부와 겹치도록 상기 제1 및 제2 내부 전극 상에 각각 배치되며, 제1 도전성 분말과 수지를 포함하는 제1 전극 보호층과, 상기 제1 전극 보호층 상에 각각 배치되며, 제2 도전성 분말과 수지를 포함하며, 상기 제1 전극 보호층에서의 수지 함량비보다 낮은 수지 함량비를 갖는 제2 전극 보호층과, 상기 제2 전극 보호층을 덮도록 상기 제1 및 제2 내부 전극 상에 배치되며, 상기 저항 보호층에 연결되는 제1 및 제2 외부 전극을 포함하는 칩 저항 소자를 제공한다.

Подробнее
Номер записи: 12
11-10-2017 дата публикации

수직형 메모리 장치 및 그 제조 방법

Номер: KR0101784338B1
Автор: 최병인, 장재훈, 심선일, 김한수, 한진만
Принадлежит: 삼성전자주식회사

... 수직형 메모리 장치는 채널, 그라운드 선택 라인(GSL), 워드 라인들 및 스트링 선택 라인(SSL)을 포함한다. 채널은 기판에 수직한 제1 방향으로 기판 상에 연장되며, 높이에 따라 서로 다른 두께를 갖는다. GSL, 워드 라인들 및 SSL은 제1 방향을 따라 상기 채널 측면 상에 서로 이격되도록 순차적으로 형성된다. 워드 라인에 인접한 채널은 SSL 및/또는 GSL에 인접한 채널에 비해 두꺼운 두께를 가지므로, 우수한 내구성을 가질 수 있다.

Подробнее
Номер записи: 13
18-07-2017 дата публикации

CHIP RESISTOR DEVICE

Номер: KR1020170083352A
Автор: YUN, JANG SEOK, KIM, HYUNG MIN, HAN, JIN MAN
Принадлежит:

According to an embodiment of the present invention, a chip resistor device includes: an insulating substrate having first and second surfaces arranged to be opposite to each other; a resistive layer which is arranged on a first surface of the insulating substrate; first and second internal electrodes which are individually arranged on both sides of the first surface of the insulating substrate while being connected to the resistive layer; a resistive protection layer which covers the resistive layer and is extended from a part of the first and second internal electrodes; a first electrode protection layer which is arranged on each of the first and second internal electrodes to overlap a part of the resistive protection layer while including first conductive powder and a resin; a second electrode protection unit which is arranged on each of the first electrode protection layer, includes second conductive powder and a resin, and has a resin content ratio lower than that of the first electrode ...

Подробнее
Номер записи: 14
01-06-2016 дата публикации

NONVOLATILE MEMORY DEVICE, MEMORY SYSTEM HAVING THE SAME, AND PROGRAMMING METHOD THEREOF

Номер: KR0101626548B1
Автор: 한진만
Принадлежит: 삼성전자주식회사

... 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 프로그램 방법은, 프로그램 조건에 따라 비트라인 금지 전압을 결정하는 단계 및 상기 결정된 비트라인 금지 전압을 이용하여 프로그램 동작을 수행하는 단계를 포함한다. 본 발명에 따른 비휘발성 메모리 장치는, 프로그램 조건에 따라 비트라인 금지 전압을 결정함으로써, 피크 전류 및 전력 소모를 줄일 수 있다.

Подробнее
Номер записи: 15
23-09-2015 дата публикации

NONVOLITILE MEMORY DEVICE AND PROGRAM METHOD THEREOF

Номер: KR0101554727B1
Автор: 박기태, 채동혁, 한진만
Принадлежит: 삼성전자주식회사

... 본 발명은 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법에 관한 것이다. 본 발명에 따른 불휘발성 메모리 장치는 선택 워드 라인으로 프로그램 전압을 제공하고 프로그램 검증 동작을 수행한다. 그리고 상기 프로그램 검증 결과에 따라 다음 프로그램 루프에서의 비트 라인 전압을 조절할 수 있다. 상기 프로그램 검증 동작을 수행하는 단계에서, 목표 검증 전압은 프리 검증 전압으로 사용할 수 있다. 본 발명에 따른 불휘발성 메모리 장치는 프로그램 검증 결과에 따라, 다음 프로그램 루프에서의 비트 라인 전압을 조절함으로, 메모리 셀의 문턱 전압 분포를 좁게 할 수 있다. 본 발명에 따른 불휘발성 메모리 장치는 목표 검증 전압을 프리 검증 전압으로 사용함으로, 프로그램 검증 속도를 좀 더 빠르게 할 수 있다.

Подробнее
Номер записи: 16
18-07-2017 дата публикации

CHIP RESISTIVE ELEMENT

Номер: KR1020170083335A
Автор: YUN, JANG SEOK, KIM, HYUNG MIN, HAN, JIN MAN
Принадлежит:

Provided is a chip resistive element having an electrode protection layer with excellent plating properties and strong adhesion to a lower structure. The chip resistive element according to an embodiment of the present invention comprises: an insulating substrate having first and second surfaces disposed opposite to each other; a resistive layer disposed on a first surface of the insulating substrate; first and second internal electrodes respectively disposed on both sides of the first surface of the insulating substrate and connected to the resistive layer; a resistive protection layer covering the resistive layer and extending to a part of the first and second internal electrodes; an electrode protection layer disposed on the first and second internal electrodes to overlap with a part of the resistive protection layer and including CuNi alloy powder and a resin; and first and second external electrodes disposed on the first and second internal electrodes to cover the electrode protection ...

Подробнее
Номер записи: 17
04-01-2017 дата публикации

불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템

Номер: KR0101692520B1
Автор: 한진만, 심선일, 김한수, 장재훈, 손병근
Принадлежит: 삼성전자주식회사

... 본 발명은 기판 및 기판과 교차하는 방향을 따라 적층된 복수의 메모리 셀들을 갖는 메모리 블록들을 구비한 불휘발성 메모리 장치의 동작 방법에 관한 것이다. 본 발명의 동작 방법은 선택된 메모리 블록의 서브 블록들 중 선택된 서브 블록으로부터 데이터를 읽는 단계, 그리고 선택된 서브 블록의 읽기에 응답하여 선택된 메모리 블록의 각 서브 블록을 선택적으로 리프레시하는 단계로 구성된다. 선택된 메모리 블록의 각 서브 블록은 독립적으로 소거된다.

Подробнее
Номер записи: 18
29-08-2018 дата публикации

칩 저항 부품 및 그의 제조 방법

Номер: KR0101892750B1
Автор: 박장호, 김영기, 서기원, 윤장석, 한진만, 김성준
Принадлежит: 삼성전기주식회사

... 본 발명은 칩 저항 부품에 관한 것으로, 세라믹 기판; 상기 세라믹 기판 상에 형성되고, 제1 도전성 금속 및 제1 글래스를 포함하는 제1 저항층; 및 상기 제1 저항층 상에 형성되고, 제2 도전성 금속 및 제2 글래스를 포함하고, 상기 제1 저항층보다 글래스 함량이 적은 제2 저항층;을 포함할 수 있으며, 본 발명에 의하면 저항이 작고 TCR이 작은 칩 저항 부품을 얻을 수 있다.

Подробнее
Номер записи: 19
21-07-2017 дата публикации

MEMORY SYSTEM USING NON-LINEAR FILTERING METHOD AND READING METHOD THEREOF

Номер: KR1020170084733A
Автор: JIN, DONG SUP, YOON, PIL SANG, SON, HONG RAK, KONG, JUN JIN, SHIM, YOUNG SEOP, HAN JINMAN
Принадлежит:

According to an embodiment of the present invention, a method for controlling a non-volatile memory device comprises the steps of: requesting the number of memory cells having threshold voltage between first sampling read voltage and second sampling read voltage as a plurality of sampling values from the non-volatile memory device; and processing the plurality of sampling values through non-linear filtering operation so as to determine the plurality of sampling values as a cell count between the first sampling read voltage and the second sampling read voltage. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 20
30-06-2017 дата публикации

CHIP RESISTOR AND METHOD FOR MANUFACTURING SAME

Номер: KR1020170074367A
Автор: PARK, KWANG HYUN, HAN, JIN MAN
Принадлежит:

A chip resistor according to an embodiment of the present invention includes: a substrate; first and second electrodes disposed on a surface of the substrate so as to be separated from each other; a resistor disposed on one side of the substrate and electrically connecting the first and second electrodes; a first protective layer covering a part of one surface of the resistor; and a second protective layer covering a different part of one surface of the resistor and having a higher thermal conductivity than the thermal conductivity of the first protective layer. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 21
28-06-2017 дата публикации

CHIP RESISTOR

Номер: KR1020170073198A
Автор: HAN, JIN MAN, YUN, JANG SEOK
Принадлежит:

According to an embodiment of the present invention, a chip resistor includes: a substrate; a first electrode arranged on a surface of the substrate; a second electrode which is arranged on the surface of the substrate to be separated from the first electrode; a first resistor electrically connecting the first and second electrodes; and a second resistor electrically connecting the first and second electrodes. When the temperatures of the first and second electrodes are different, a thermo-electromotive force generated in the first resistor is less than a thermo-electromotive force generated in the second resistor. The temperature coefficient of resistivity (TCR) of the second resistor can be lower than that of the first resistor. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 22
14-05-2018 дата публикации

칩 저항 소자 및 칩 저항 소자 어셈블리

Номер: KR0101843252B1
Автор: 박광현, 한진만
Принадлежит: 삼성전기주식회사

... 본 발명의 일 실시형태는, 서로 마주보는 제1 면 및 제2 면을 갖는 절연 기판; 상기 제1 면에 배치되는 저항층; 상기 제1 면의 양 끝에서 상기 절연 기판 상에 배치되어 상기 저항층과 연결되는 제1 및 제2 단자; 및 상기 제1 및 제3 단자 사이와 상기 제2 및 제3 단자 사이에서 상기 저항층 상에 배치되는 저항 보호층을 더 포함하고, 상기 저항 보호층은, 상기 저항층과 접하는 제1 저항 보호층, 상기 제1 저항 보호층을 덮으며 열전도율이 1W/mK 이상인 물질로 이루어진 제2 저항 보호층, 및 상기 제2 저항 보호층을 덮는 제3 저항 보호층을 포함하는 것을 특징으로 하는 칩 저항 소자를 제공한다.

Подробнее
Номер записи: 23
27-07-2018 дата публикации

칩 저항 소자

Номер: KR0101883039B1
Автор: 윤장석, 김형민, 한진만
Принадлежит: 삼성전기주식회사

... 본 발명의 일 실시형태는, 서로 반대에 위치한 제1 및 제2 면을 갖는 절연 기판과, 상기 절연 기판의 제1 면에 배치된 저항층과, 상기 절연 기판의 제1 면 양측에 각각 배치되며 상기 저항층에 연결된 제1 및 제2 내부 전극과, 상기 저항층을 덮으며 상기 제1 및 제2 내부 전극의 일부에 연장된 저항 보호층과, 상기 저항 보호층의 일부와 겹치도록 상기 제1 및 제2 내부 전극 상에 각각 배치되며, CuNi 합금 분말과 수지를 포함하는 전극 보호층과, 상기 전극 보호층을 덮도록 상기 제1 및 제2 내부 전극 상에 배치되며, 상기 저항 보호층에 연결되는 제1 및 제2 외부 전극을 포함하는 칩 저항 소자를 제공한다.

Подробнее
Номер записи: 24
03-05-2016 дата публикации

NONVALATILE MEMORY DEVICE, MEMORY SYSTEM HAVING ITS, AND PROGRAMMING METHOD THEREOF

Номер: KR0101617641B1
Автор: 한진만, 윤상용
Принадлежит: 삼성전자주식회사

... 본 발명의 실시 예에 따른 비휘발성 메모리 장치의 프로그램 방법은, 메모리 셀들을 프로그램하는 단계, 상기 프로그램된 메모리 셀들의 페일 비트의 개수를 검출하는 단계, 및 상기 검출된 페일 비트의 개수에 따라 프로그램 종료를 결정하는 단계를 포함하고, 상기 페일 비트는 페일된 프로그램 비트와 디스터브된 금지 비트를 포함한다. 본 발명의 비휘발성 메모리 장치는 프로그램 동작시 인가되는 펄스의 개수를 줄이고, 에러 비트 개수를 줄일 수 있다.

Подробнее
Номер записи: 25
01-07-2015 дата публикации

NONVOLATILE MEMORY DEVICE AND OPERATING METHOD THEREOF

Номер: KR1020150073718A
Автор: YOON, SANG YONG, HAN JINMAN
Принадлежит:

The present invention relates to a nonvolatile memory device and an operating method thereof. The nonvolatile memory device according to the present invention includes a plurality of memory clusters which store data and a controller which performs the verification operation of a selection transistor with regard to at least one memory cluster selected among the memory clusters in response to a command which is provided from the outside. The verification operation of the selection transistor is performed by comparing the threshold voltages of the selection transistors included in at least one memory cluster which is selected with a reference voltage. According to the nonvolatile memory device and the operating method thereof, the reliability of data is improved by detecting the degradation of the selection transistor. COPYRIGHT KIPO 2015 ...

Подробнее
Номер записи: 26
05-10-2015 дата публикации

NONVOLATILE MEMORY DEVICE, STORAGE DEVICE INCLUDING SAME, AND OPERATION METHOD THEREOF

Номер: KR1020150110945A
Автор: KIM, DOO HYUN, KIM, BO GEUN, PARK, KI TAE, HAN JINMAN
Принадлежит:

The present invention relates to an operation method of a storage device, wherein the storage device comprises: at least one nonvolatile memory device vertically formed on a substrate, and including a plurality of strings connected between bit lines and a common source line; and a memory controller which controls the nonvolatile memory device. According to the present invention, the operation method comprises the following steps: reading a process capability index which indicates a degree at which a structure related to a memory cell to be operated, is out of a target shape; controlling at least one operation condition based on the read process capability index; and operating the storage device according to the controlled operation condition. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 27
17-05-2017 дата публикации

불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템

Номер: KR0101736455B1
Автор: 한진만, 채동혁
Принадлежит: 삼성전자주식회사

... 본 발명은 불휘발성 메모리 장치의 동작 방법에 관한 것이다. 본 발명의 불휘발성 메모리 장치의 동작 방법은 비트 라인에 연결된 제 1 스트링의 접지 선택 라인을 플로팅하고, 비트 라인에 연결된 제 2 스트링의 접지 선택 라인에 소거 방지 전압을 인가하고, 그리고 제 1 및 제 2 스트링들에 소거 동작 전압을 인가하는 것으로 구성된다.

Подробнее
Номер записи: 28
30-06-2017 дата публикации

CHIP RESISTOR AND METHOD FOR MANUFACTURING SAME

Номер: KR1020170074365A
Автор: PARK, KWANG HYUN, HAN, JIN MAN
Принадлежит:

A chip resistor according to an embodiment of the present invention includes a substrate having a first through hole and a second through hole, first and second electrodes arranged to be separated from each other on the first surface of the substrate, a first resistor disposed on the first surface and having one end electrically connected to the first electrode, and a second resistor disposed on the second side of the substrate facing the first side. The first through hole penetrates through the substrate to electrically connect the first resistor and the second resistor. The second through hole penetrates through the substrate to electrically connect the second electrode and the second resistor. So, withstand voltage characteristics can be improved. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 29
28-04-2016 дата публикации

MEMORY SYSTEM AND OPERATION METHOD THEREOF

Номер: KR0101616100B1
Автор: 윤상용, 한진만, 박기태, 곽준영
Принадлежит: 삼성전자주식회사

... 본 발명은 메모리 시스템 및 그것의 동작 방법에 관한 것이다. 본 발명의 실시 예에 따른 메모리 시스템은 데이터를 저장하기 위한 플래시 메모리; 상기 플래시 메모리의 선택 페이지에 저장될 N개의 물리적 페이지를 임시로 저장하기 위한 버퍼 메모리; 및 파셜 인터리브 방식을 이용하여 상기 버퍼 메모리로부터 섹터 데이터를 입력받고, 상기 입력받은 섹터 데이터로부터 패러티 비트를 생성하는 ECC 회로를 포함한다. 상기 N개의 물리적 페이지는 M개의 페이지 그룹으로 구분되고, 상기 M개의 페이지 그룹 사이의 비트 에러율 불균형을 완화하기 위하여 상기 선택 페이지에 해당하는 메모리 셀들의 문턱 전압 분포를 조정한다. 본 발명의 실시 예에 따른 메모리 시스템에 의하면, 비트 에러율 불균형을 완화할 수 있고, ECC 회로의 부담을 줄일 수 있으며, 버퍼 메모리의 크기도 줄일 수 있다.

Подробнее
Номер записи: 30
01-11-2017 дата публикации

칩 저항기 및 그 제조 방법

Номер: KR0101792367B1
Автор: 박광현, 한진만
Принадлежит: 삼성전기주식회사

... 본 발명의 일 실시 예에 따른 칩 저항기는, 제1 관통홀 및 제2 관통홀을 가지는 기판과, 기판의 제1면 상에 서로 분리되도록 배치된 제1 및 제2 전극과, 제1면 상에 배치되며, 일단이 제1 전극에 전기적으로 연결된 제1 저항체와, 및 제1면과 마주보는 기판의 제2면상에 배치되는 제2 저항체를 포함하고, 제1 관통홀은 기판을 관통하여 제1 저항체와 제2 저항체를 전기적으로 연결하고, 제2 관통홀은 기판을 관통하여 제2 전극과 제2 저항체를 전기적으로 연결할 수 있다.

Подробнее
Номер записи: 31
16-10-2017 дата публикации

CHIP RESISTOR ELEMENT AND CHIP RESISTOR ELEMENT ASSEMBLY

Номер: KR1020170114560A
Автор: PARK, KWANG HYUN, HAN, JIN MAN
Принадлежит:

An embodiment of the present invention provides a chip resistor element with excellent heating performance even if the chip resistor element is miniaturized. The chip resistor element comprises: an insulating substrate having first and second surfaces facing each other; a resistance layer arranged on the first surface; first and second terminals arranged on the insulating substrate at both ends of the first surface, and connected to the resistance layer; and a resistor protection layer arranged on the resistance layer between the first terminal and a third terminal and between the second terminal and the third terminal. The resistor protection layer includes: a first resistor protection layer being in contact with the resistance layer; a second resistor protection layer covering the first resistor protection layer, and composed of a material having thermal conductivity of 1 W/mK or higher; and a third resistor protection layer covering the second resistor protection layer. COPYRIGHT KIPO ...

Подробнее
Номер записи: 32
20-06-2017 дата публикации

METHOD FOR MANUFACTURING ARRAY TYPE CHIP RESISTER AND ARRAY TYPE CHIP RESISTOR FABRICATED THEREBY

Номер: KR1020170068864A
Автор: KIM, HYUNG MIN, YUN, JANG SEOK, HAN, JIN MAN
Принадлежит:

A method for manufacturing an array type chip resistor according to an embodiment of the present invention includes a step of forming upper electrodes and lower electrodes at regular intervals on the upper surface and the lower surface of a substrate and forming resistors in the upper electrode, a step of forming a plurality of holes penetrating the substrate between the resistors, a step of filling the plurality of holes with a paste, a step of separating the substrate into a plurality of strips, and a step of forming a side electrode on a region to which the paste is not applied, on a side of each of the plurality of strips. So, production efficiency can be improved. COPYRIGHT KIPO 2017 (S110) Step of forming upper electrodes and lower electrodes to form a resistance between the upper electrodes (S120) Step of forming a plurality of holes penetrating the substrate between the resistors (S130) Step of filling the plurality of holes with a paste (S140) Step of separating the substrate into ...

Подробнее
Номер записи: 33
27-04-2018 дата публикации

칩 저항기 및 그 제조 방법

Номер: KR0101853170B1
Автор: 박광현, 한진만
Принадлежит: 삼성전기주식회사

... 본 발명의 일 실시 예에 따른 칩 저항기는, 기판과, 기판의 일면상에 서로 분리되도록 배치된 제1 및 제2 전극과, 기판의 일면상에 배치되며 제1 전극과 제2 전극을 전기적으로 연결하는 저항체와, 저항체의 일면의 일부를 커버하는 제1 보호층과, 저항체의 일면의 다른 일부를 커버하고 제1 보호층의 열전도성보다 높은 열전도성을 가지는 제2 보호층을 포함할 수 있다.

Подробнее
Номер записи: 34