LIGHT-EMITTING DIODE
본 발명은 발광 다이오드에 대한 것이다. 더욱 상세하게는, 본 발명은 신뢰성이 향상된 발광 다이오드에 대한 것이다. 발광 다이오드는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다. 발광 다이오드는 전극, 전극과 전기적으로 연결된 범프, 및 범프 주변의 절연층을 포함할 수 있다. 이 때, 범프와 절연층 사이에 일정한 간격이 발생하여, 발광 다이오드의 신뢰성이 문제될 수 있다. 또한, 전극들의 수평 배치로 인하여 고전류 구동 시, 특정 영역에 전류가 밀집되는 문제가 발생할 수 있다. 본 발명이 해결하고자 하는 과제는 신뢰성 및 구조적 안정성이 향상된 발광 다이오드를 제공하는 것이다. 본 발명이 해결하고자 하는 다른 과제는 고온 및/또는 고습 환경에서 발광 특성 저하가 방지되는 발광 다이오드를 제공하는 것이다. 본 발명이 해결하고자 하는 또 다른 과제는 기판과 범프 간의 결합력이 강화된 발광 다이오드를 제공하는 것이다. 본 발명이 해결하고자 하는 또 다른 과제는, 광 효율이 향상되고, 활성층 내의 영역에 따른 발광강도의 편차가 해소된 발광 다이오드를 제공하는 것이다. 본 발명이 해결하고자 하는 또 다른 과제는, 발광 다이오드 내의 전류 확산을 향상시킬 수 있는 구조체를 포함하고, 상기 구조체를 통한 광 반사를 이용하여 광 추출 효율이 향상된 발광 다이오드를 제공하는 것이다. 본 발명의 일 실시예에 따른 발광 다이오드는 기판; 상기 기판 상에 위치하고, 하부 반도체층, 상기 하부 반도체층의 일 영역 상에 배치된 상부 반도체층 및 상기 하부 반도체층과 상기 상부 반도체층 사이에 배치된 활성층을 포함하는 발광셀; 상기 상부 반도체층 상에 배치된 제1 전극; 상기 하부 반도체층 상에 배치된 제2 전극; 상기 제1 전극의 일부를 노출시키는 제1 개방 영역을 포함하는 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 및 상기 제1 개방 영역을 통해 제1 전극과 오믹 컨택하는 제1 범프를 포함하되, 상기 제1 범프는 상부에 제1 오목부와 제1 볼록부를 포함하고, 상기 제1 범프는 상면에 상기 제1 오목부의 바닥면을 포함하는 제1 영역과 상면에 상기 제1 볼록부의 상면을 포함하는 제2 영역을 포함하며, 상기 제1 영역의 적어도 일부 영역은 상기 제1 개방 영역 상에 배치되고, 상기 제2 영역의 적어도 일부는 제2 절연층 상에 배치될 수 있다. 나아가, 상기 제1 오목부의 바닥면의 면적은 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적과 비례할 수 있다. 또한, 상기 제1 오목부의 깊이는 상기 제1 전극 상에 배치된 상기 제1 절연층 및 상기 제2 절연층의 두께에 비례할 수 있다. 몇몇 실시예들에 있어서, 상기 제1 볼록부의 상면의 면적 및 상기 제1 오목부의 바닥면 면적의 합은 적어도 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적보다 클 수 있다. 또한, 상기 제1 전극과 상기 제1 범프 사이에 상기 제1 절연층 및 상기 제2 절연층의 일부가 배치될 수 있다. 상기 제1 개방 영역을 둘러싸는 상기 제1 절연층 및 상기 제2 절연층의 측면과 제1 범프의 하단 측면의 적어도 일부는 맞닿아 있을 수 있다. 나아가, 상기 제1 볼록부는 상기 제1 오목부를 둘러쌀 수 있다. 한편, 상기 제1 절연층은 상기 제2 전극의 일부를 노출시키는 제2 개방 영역을 포함하고, 상기 제2 개방 영역을 통해 상기 제2 전극과 오믹 컨택하는 제2 범프를 더 포함하되, 상기 제2 범프는 상부에 제2 오목부와 제2 볼록부를 포함하고, 상기 제2 범프는 상면에 상기 제2 오목부의 바닥면을 포함하는 제3 영역과 상면에 상기 제2 볼록부의 상면을 포함하는 제4 영역을 포함하며, 상기 제3 영역의 적어도 일부 영역은 상기 제2 개방 영역 상에 배치되고, 상기 제4 영역의 적어도 일부는 제2 절연층 상에 배치될 수 있다. 또한, 상기 제2 오목부의 바닥면의 면적은 상기 제2 개방 영역을 통해 노출된 상기 제2 전극의 면적과 비례할 수 있다. 상기 제2 오목부의 깊이는 상기 제2 전극 상에 배치된 상기 제1 절연층 및 상기 제2 절연층의 두께에 비례할 수 있다. 한편, 상기 제2 볼록부의 상면의 면적 및 상기 제2 오목부의 바닥면 면적의 합은 적어도 상기 제2 개방 영역을 통해 노출된 상기 제2 전극의 면적보다 클 수 있다. 몇몇 실시예들에 있어서, 상기 제2 전극과 상기 제2 범프 사이에 상기 제1 절연층 및 상기 제2 절연층의 일부가 배치될 수 있다. 나아가, 상기 제2 개방 영역을 둘러싸는 상기 제1 절연층 및 상기 제2 절연층의 측면과 제2 범프의 하단의 측면의 적어도 일부는 맞닿아 있을 수 있다. 상기 제2 볼록부는 상기 제2 오목부를 둘러쌀 수 있다. 또한, 상기 제2 절연층은 실리콘 질화물층을 포함할 수 있다. 한편, 상기 발광셀은 자외선 파장 영역의 광을 방출할 수 있다. 상기 기판은 상기 발광셀이 배치된 일면과, 상기 일면과 반대되는 타면을 포함하고, 상기 타면은 요철부를 포함할 수 있다. 상기 기판은 투명 사파이어 기판일 수 있다. 또한, 상기 제1 절연층은 분포 브래그 반사기를 포함할 수 있다. 본 발명의 또 다른 실시예에 따른 발광 다이오드는 기판; 상기 기판 상에 배치된 하부 반도체층; 상기 하부 반도체층의 일 영역 상에 상에 배치된 제1 상부 반도체층 및 상기 하부 반도체층과 상기 제1 상부 반도체층 사이에 배치된 활성층을 포함하는 발광셀; 상기 하부 반도체층의 다른 영역 상에 배치된 제3 상부 반도체층 및 상기 하부 반도체층과 상기 제3 상부 반도체층 사이에 배치된 활성층을 포함하는 제2 전류 분산부; 상기 발광셀 상에 배치되어, 상기 제1 상부 반도체층과 전기적으로 연결된 제1 전극; 및 상기 발광셀과 이격되어 배치되어, 상기 하부 반도체층과 전기적으로 연결된 제2 전극을 포함하되, 상기 제2 전극은 연장되어 상기 제2 전류 분산부의 적어도 일부를 덮고, 상기 발광셀의 적어도 일부를 둘러싸되, 상기 제2 전극과 상기 제3 상부 반도체층과의 접촉저항은 상기 제2 전극과 상기 하부 반도체층과의 접촉저항보다 클 수 있다. 상기 하부 반도체층의 다른 영역을 중심으로, 상기 하부 반도체층의 일 영역과 대향되는 상기 하부 반도체층의 또 다른 영역 내에 배치되는 제1 전류 분산부를 더 포함하되, 상기 제1 전류 분산부는 상기 하부 반도체층의 또 다른 영역 상에 배치되는 제2 상부 반도체층 및 상기 하부 반도체층과 상기 제2 상부 반도체층 사이에 배치된 활성층을 포함할 수 있다. 상기 제2 전극과 상기 제2 상부 반도체층과의 접촉저항은 상기 제2 전극과 상기 하부 반도체층과의 접촉저항보다 클 수 있다. 상기 제2 전극은 상기 제1 전류 분산부 상에 배치될 수 있다. 상기 제2 전류 분산부는 상기 발광셀보다 상기 제1 전류 분산부와 인접하게 배치될 수 있다. 상기 제1 전류 분산부는 상기 발광셀과 동일한 높이를 가질 수 있다. 상기 제1 전류 분산부 및 상기 제2 전류 분산부 각각의 상부면 면적의 합은 제2 전극 면적의 10 내지 40%일 수 있다. 상기 제2 전류 분산부는 복수개의 분산체들을 포함하고, 상기 분산체들은 서로 균일한 간격을 가지고 이격될 수 있다. 상기 제1 전극 및 상기 제2 전극 상에 배치되어, 상기 제1 전극을 노출시키는 제1 개방영역 및 상기 제2 전극을 노출시키는 제2 개방영역을 포함하는 절연층을 더 포함할 수 있다. 상기 절연층은 실리콘 질화물층 및 실리콘 산화물층 중 적어도 하나를 포함할 수 있다. 상기 절연층은 분포 브래그 반사기를 포함할 수 있다. 상기 제1 개방 영역을 통해 제1 전극과 전기적으로 연결되는 제1 범프; 및 상기 제2 개방 영역을 통해 제2 전극과 전기적으로 연결되는 제2 범프를 더 포함할 수 있다. 상기 제1 범프는 상부에 제1 오목부와 제1 볼록부를 포함하고, 상기 제1 범프는 상면에 상기 제1 오목부의 바닥면을 포함하는 제1 영역과 상면에 상기 제1 볼록부의 상면을 포함하는 제2 영역으로 형성되고, 상기 제1 영역의 적어도 일부 영역은 상기 제1 개방 영역 상에 배치되고, 상기 제2 영역의 적어도 일부는 절연층 상에 배치될 수 있다. 상기 제1 오목부의 바닥면의 면적은 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적과 비례할 수 있다. 상기 제1 오목부의 깊이는 상기 제1 전극 상에 배치된 절연층의 두께에 비례할 수 있다. 상기 제1 볼록부의 상면의 면적 및 상기 제1 오목부의 바닥면 면적의 합은 적어도 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적보다 클 수 있다. 상기 제1 볼록부는 상기 제1 오목부를 둘러쌀 수 있다. 상기 제1 전극과 상기 제1 범프 사이 및 상기 제2 전극과 상기 제2 범프 사이에 절연층의 일부가 배치될 수 있다. 상기 제1 개방 영역을 둘러싸는 상기 절연층의 측면과 상기 제1 범프의 측면의 적어도 일부는 맞닿아 있을 수 있다. 상기 제2 전극은 상기 발광셀의 활성층에서 방출되는 광을 반사시키는 반사층을 포함할 수 있다. 본 발명에 따른 발광 다이오드는 상온은 물론 고온 및/또는 고습 환경에서 신뢰성이 향상되어, 발광 특성의 저하가 방지될 수 있다. 또한, 상기 발광 다이오드는 기판과 범프 간의 결합력이 강화되어, 기판과 범프의 결합 영역에 하중이 반복적으로 가해지는 경우에도, 발광 다이오드와 기판과의 분리가 방지될 수 있다. 또한, 본 발명에 따른 발광 다이오드는 전류 분산 구조체의 역할을 하는 전류 분산부를 포함한다. 따라서, 전극 금속 위주의 전류 흐름을 유도함과 동시에, 전류를 분산 시킴으로 발광 다이오드 내의 전류 확산을 향상시킬 수 있다. 그러므로, 발광 다이오드의 광 효율을 향상시킬 수 있으며, 발광강도의 편차를 감소시킬 수 있다. 또한, 상기 전류 분산부는 별도의 추가 공정 없이, 제조될 수 있으므로, 제조 비용 및 시간을 절감할 수 있다. 도 1은 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 3은 본 발명의 일 실시예에 발광 소자를 설명하기 위한 단면도이다. 도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 사시도이다. 도 6는 본 발명의 개선된 효과를 설명하기 위한 그래프들이다. 도 7은 발광 다이오드를 설명하기 위한 개략적인 단면도이다. 도 8는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 9은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 10는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다. 도 11는 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 사시도이다. 이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 도 1은 발광 다이오드를 설명하기 위한 단면도이다. 도 1을 참조하면, 발광 다이오드는 H-형태의 콘택층(14)를 포함하고 있다. 이어서, 상기 콘택층(14) 상에는 전류 인가를 위한 범프가 형성될 수 있으며, 범프 형성 영역을 제외한 상부층(16) 상에 절연층이 형성될 수 있다. 그러나, 범프 및 절연층 형성 공정에 있어서, 범프와 절연층 사이에는 일정한 간격이 존재한다. 이러한 간격은 발광 다이오드의 제조 공정 상의 이유로 존재하지만, 이로 인해, 발광 다이오드의 신뢰성이 문제될 수 있다. 발광 다이오드, 특히 자외선 발광 다이오드는 고온 및/또는 고습에 취약하며, 이로 인해 발광 다이오드의 신뢰성이 문제된다. 발광 다이오드에 존재하는 상기 간격은 습기 및/또는 외부 공기의 통로로 이용될 수 있는 문제점이 있다. 한편, 발광 다이오드는 n형 및 p형 범프를 가지며, 상기 범프들은 서브 마운트 기판 상에 실장된다. 그러나, n형 및 p형 범프와 서브 마운트 기판의 결합 영역에 하중이 반복적으로 가해지는 경우에, 상기 범프들과 서브 마운트 기판 간의 결합력이 약화되어 발광 다이오드와 기판이 분리되는 문제점이 발생할 수 있다. 따라서, 상술한 문제점을 해결하여 신뢰성 및 구조적 안정성이 향상된 발광 다이오드의 개발이 요구된다. 한편, 발광 다이오드는 전극이 배치되는 위치, 또는 상기 전극이 외부 리드와 연결되는 방식 등에 따라서 수평형 발광 다이오드, 수직형 발광 다이오드 또는 플립칩(flip-chip)형 발광 다이오드 등으로 분류될 수 있다. 수평형 발광 다이오드는 제조 방법이 비교적 간단하여 가장 폭넓게 사용된다. 이러한 수평형 발광 다이오드는 성장기판이 하부에 그대로 형성되어 있다. 상기 발광 다이오드의 성장 기판으로서 사파이어 기판이 가장 폭 넓게 사용되는데, 사파이어 기판은 열전도성이 낮아서 발광 다이오드의 열방출이 어렵다. 이에 따라, 발광 다이오드의 접합 온도가 높아지며, 내부 양자 효율이 저하된다. 상술한 수평형 발광 다이오드의 문제점을 해결하고자, 수직형 발광 다이오드 또는 플립칩형 발광 다이오드가 개발되고 있다. 도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 2의 (a)는 상기 발광 다이오드의 평면도이며, 도 2의 (b)는 도 2의 (a) 평면도의 선 A-A에 따라 바라본 단면도이다. 도 2를 참조하면, 상기 발광 다이오드는 성장 기판(100), 하부 반도체층(115), 활성층(113), 상부 반도체층(111)을 포함한다. 하부 반도체층(115) 상에 컨택층(121), 패드층(123) 및 전극층(125)가 배치된다. 제2 전극(120b)는 컨택층(121), 패드층(123) 및 전극층(125)을 포함할 수 있다. 상기 제2 전극(120b)이 배치되고, 제2 전극(120b) 상에 제2 범프(130b)가 배치된다. 상부 반도체층(111) 상에 반사층(127) 및 장벽층(129)이 배치되면, 반사층(127) 및 장벽층(129)을 통해 제1 전극(120a)이 형성될 수 한다. 상기 제1 전극(120a) 상에 제1 범프(130a)가 배치된다. 제1 범프(130a) 및 제2 범프(130b)가 배치된 영역을 제외하고, 상기 발광 다이오드의 전면은 제1 절연층(128) 및 제2 절연층(129)로 덮일 수 있다. 한편, 하부 반도체층(115), 활성층(113) 및 상부 반도체층(111)을 통해 발광셀(110)이 형성될 수 있다. 성장 기판(100)은 육방정계 결정 구조를 갖는 기판으로서, 질화갈륨계 예피층을 성장시키지 위한 성장 기판, 예컨대 사파이어, 탄화 실리콘, 질화갈륨 기판일 수 있다. 특히, 심자외선 발광 다이오드를 제공하기 위해 성장 기판(100)은 사파이어 기판일 수 있다. 성장 기판(100)은 일면, 상기 일면의 반대면인 타면 및 상기 일면과 타면을 연결하는 측면을 포함한다. 상기 일면은 반도체층들이 성장되는 면이며, 상기 타면은 활성층(113)에서 생성된 광이 외부로 방출되는 면이다. 성장 기판(100)의 측면은 상기 일면 및 타면에 수직한 면일 수 있으나, 경사진 면을 포함할 수도 있다. 성장기판(100)의 일면에 하부 반도체층(115)을 형성하기 전에 사파이어 기판과의 격자 부정합을 줄이기 위하여, AlN 또는 GaN을 포함하는 버퍼층(미도시)을 형성할 수 있다. 또한, 성장 기판(100)은 전체적으로 사각형 형상일 수 있으나, 기판의 형상은 이에 한정되는 것은 아니다. 한편, 본 실시예에 있어서, 성장 기판(100)의 두께는 성장 기판(100)의 두께는 100㎛를 초과할 수 있으며, 특히 150㎛ 내지 400㎛ 범위 내의 값을 가질 수 있다. 성장 기판(100)이 두꺼울수록 광의 추출 효율이 향상된다. 한편, 성장 기판(100)의 측면은 브레이킹 면을 포함할 수 있다. 하부 반도체층(115)은 성장 기판(100)의 일면 상에 위치한다. 하부 반도체층(115)은 성장 기판(100)의 일면의 전면을 덮을 수 있으나, 이에 한정되는 것은 아니며, 성장 기판(100)의 가장자리를 따라 일면이 노출되도록 하부 반도체층(115)이 성장 기판(100)의 상부영역 내에 한정되어 위치할 수도 있다. 상부 반도체층(111)은 하부 반도체층(115)의 일 영역 상부에 위치하며, 하부 반도체층(115)과 상부 반도체층(111) 사이에 활성층(113)이 위치한다. 상부 반도체층(111)은 H 형상 또는 좁은 허리를 가지는 아령 형상을 가짐으로써, 높은 전류밀도 조건에서 우수한 광 출력 특성을 나타낼 수 있다. 하부 반도체층(115)과 상부 반도체층(111)은 III-V 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 하부 반도체층(115)은 n형 불순물 (예를 들어, Si)이 도핑된 n형 반도체층을 포함할 수 있고, 상부 반도체층(111)은 p형 불순물 (예를 들어, Mg)이 도핑된 p형 반도체층을 포함할 수 있다. 또한, 그 반대일 수도 있다. 나아가, 하부 반도체층(115) 및/또는 상부 반도체층(111)은 단일층일 수 있고, 또한 다중층을 포함할 수도 있다. 예를 들어, 하부 반도체층(115) 및/또는 상부 반도체층(111)은 클래드층 및 컨택층을 포함할 수 있고, 초격자층을 포함할 수도 있다. 활성층(113)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중양자우물구조에서 원하는 피크 파장의 광을 방출하도록, 상기 다중양자우물 구조를 이루는 원소 및 그 조성이 조절될 수 있다. 예를 들어, 활성층(113)의 우물층은 InxGa(1-x)N (0=x=1)과 같은 삼성분계 반도체층일 수 있고, 또는 AlxInyGa(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)과 같은 사성분계 반도체층일 수 있으며, 이때, x 또는 y의 값을 조정하여 원하는 피크 파장의 광을 방출하도록 할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 상술한 반도체층들(111, 113, 115)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성될 수 있다. 이하, III-V 계열 화합물 반도체를 포함하는 반도체층들(111, 113, 115)과 관련된 주지 기술내용의 설명은 생략한다. 한편, 컨택층(121), 패드층(123) 및 전극층(125)을 포함하는 제2 전극(120b)은 상부 반도체층(111) 주위를 둘러쌀 수 있다. 도 2에 있어서, 제2 전극(120b)이 상부 반도체층(111)의 주위 전체를 둘러싸는 것으로 도시하였으나, 반드시 이에 한정되는 것은 아니다. 제2 전극(120b)은 제2 범프(130b)가 위치한 곳으로부터 상부 반도체층(111)의 양측으로 연장하여 상부 반도체층(111)의 약 50% 이상을 둘러쌀 수 있다. 컨택층(121)은 Cr, Ti, Al 및 Au 중 적어도 하나를 포함할 수 있으며, 또는, Cr/Ti/Al/Ti/Au 다층구조일 수도 있다. 패드층(123)은 Ti 또는 Au를 포함할 수 있으며, 또는, Ti/Au 다층구조일 수 있다. 전극층(125)은 Ti 또는 Au를 포함할 수 있으며, 또는, Ti/Au 다층구조일 수 있다. 제2 전극(120b)은 또한, 상부 반도체층(111)으로부터 균일하게 이격되어 위치할 수 있다. 이에 따라, 전류가 집중되는 것을 방지할 수 있다. 나아가, 제2 전극(120b)과 상부 반도체층(111) 사이에 하부 반도체층(115) 표면에 요철부(도시하지 않음)가 형성될 수 있다. 상기 요철부에 의해 상부 반도체층(111)의 표면을 따라 전류가 흐르는 것을 방지할 수 있어 전류를 더욱 분산시킬 수 있다. 한편, 반사층(127) 및 장벽층(129)은 제1 전극(120a)을 형성할 수 있으며, 상기 제1 전극(120a)은 상부 반도체층(111) 상에 위치하여 상부 반도체층(111)에 전기적으로 연결된다. 반사층(127)은 Ni, Au 및 Al 중 적어도 하나를 포함할 수 있으며, 또는, Ni/Au 다층구조일 수 있다. 장벽층(129)은 Ti 또는 Au를 포함할 수 있으며, 또는, Ti/Au 다층구조일 수 있다. 상기 제1 전극(120a)은 높은 반사도를 가지면서, 상부 반도체층(111)과 오믹 접촉을 형성할 수 있다. 제2 범프(130b)는 제2 전극(120b) 상에 위치한다. 제2 범프(130b)는 상부 반도체층(111)으로부터 이격돠어 위치한다. 제1 범프(130a)는 반사층(127)과 장벽층(129)을 포함하는 제1 전극(120a) 상에 위치한다. 제1 범프(130a)는 제1 영역(A1)과 제2 영역(A2)을 포함할 수 있다. 제1 범프(130a)는 상부에 제1 오목부 및 제1 볼록부를 포함할 수 있다. 상기 제1 영역(A1)은 상기 제1 오목부를 포함할 수 있으며, 따라서, 제1 영역(A1)의 상면은 제1 오목부의 바닥면과 대응될 수 있다. 상기 제2 영역(A2)는 상기 제1 볼록부를 포함할 수 있으며, 따라서, 제2 영역(A2)의 상면은 제1 볼록부의 상면과 대응될 수 있다. 제2 범프(130b)는 제3 영역(A3)과 제4 영역(A4)을 포함할 수 있다. 제2 범프(130b)는 상부에 제2 오목부 및 제2 볼록부를 포함할 수 있다. 상기 제3 영역(A3)은 상기 제2 오목부를 포함할 수 있으며, 따라서, 제3 영역(A3)의 상면은 제2 오목부의 바닥면과 대응될 수 있다. 상기 제4 영역(A4)는 상기 제2 볼록부를 포함할 수 있으며, 따라서, 제4 영역(A4)의 상면은 제2 볼록부의 상면과 대응될 수 있다. 상기 제2 범프(130b) 및 제1 범프(130a)는 동일한 금속 재료로 형성될 수 있다. 또한, 상기 제1 및 제2 범프(130a, 130b)는 다층 구조로 형성될 수 있으며, 예컨대 접착층, 확산방지층 및 본딩층을 포함할 수 있다. 상기 접착층은 예를 들어, Ti, Cr 또는 Ni을 포함할 수 있으며, 확산방지층은 Cr, Ni, Ti, W, TiW, Mo, Pt 또는 이들의 복합층으로 형성될 수 있고, 본딩층은 Au 또는 AuSn을 포함할 수 있다. 한편, 제1 절연층(128)이 제1 범프(130a) 및 제2 범프(130b)가 배치된 영역을 제외하고, 상기 하부 반도체층(115), 활성층(113), 상부 반도체층(111), 제2 전극(120b), 반사층(127) 및 장벽층(129)을 덮어 보호한다. 제1 절연층(128)은 실리콘 산화물층이나 실리콘 질화물층의 단일층으로 형성될 수 있다. 나아가, 제1 절연층(128)은 굴절률이 서로 다른 산화물층들을 적층한 분포 브래그 반사기(DBR)로 형성될 수도 있다. 따라서, 제1 전극(121)과 상부 반도체층(111) 사이의 영역에서 광을 반사시킬 수 있어, 발광 다이오드의 광 추출 효율을 더욱 향상시킬 수 있다. 또한, 제1 절연층(128) 상에 제2 절연층(129)가 배치될 수 있다. 제2 절연층(129)는 실리콘 산화물층이나 실리콘 질화물층의 단일층으로 형성될 수 있고, 특히 본 실시예에 있어서 제2 절연층(129)는 실리콘 질화물층일 수 있다. 실리콘 질화물층은 실리콘 산화물층과 비교하여, 방습특성이 상대적으로 우수하므로, 제2 절연층(129)가 실리콘 질화물층인 경우에는, 발광 다이오드의 방습특성을 향상시킬 수 있다. 제1 절연층(128) 및 제2 절연층(129)은 각각 2000 내지 7000Å두께를 가질 수 있다. 제1 절연층(128) 및 제2 절연층(129) 각각의 두께가 2000Å미만인 경우에는, 방습특성의 향상이 어렵고, 7000Å초과인 경우에는, 절연층들(127, 129) 전체 두께가 과도하게 두꺼워진다. 또한, 제1 절연층(128) 및 제2 절연층(129)의 전체 두께는 1㎛ 이하일 수 있으나, 상기 두께들에 제한되는 것은 아니다. 본 실시예에 있어서, 제1 및 제2 범프(130a, 130b)는 상기 제1 및 제2 절연층(128, 129)의 일부를 덮도록 형성될 수 있다. 따라서, 제1 범프(130a)의 제2 영역(A2)의 적어도 일부는 제2 절연층(129) 상에 배치될 수 있다. 더 나아가, 제2 범프(130b)의 제4 영역(A4)의 적어도 일부는 제2 절연층(129) 상에 배치될 수 있다. 즉, 제1 및 제2 절연층(128, 129)의 일부는 제1 범프(130a)와 제1 전극(120a) 사이 또는 제2 범프(130b)와 제2 전극(120b) 사이에 배치될 수 있다. 도 2를 다시 참조하면, 제1 및 제2 개방영역(140a, 140b)는 제1 및 제2 절연층(128, 129)의 일부가 개방되어, 제1 및 제2 개방영역(140a, 140b)을 각각 둘러싸는 제1 및 제2 절연층(128, 129)의 측면이 노출될 수 있으며, 상기 노출된 제1 및 제2 절연층(128, 129)의 측면은 제1 범프(130a) 및/또는 제2 범프(130b)와 맞닿아 있을 수 있다. 또한, 도 2의 (a) 평면도를 다시 검토하면, 제1 개방영역(140a)의 면적은 제1 범프(130a)의 제1 오목부의 바닥면 및 제1 볼록부의 상면의 합보다 작음을 알 수 있다. 또한, 제2 개방영역 (140b)의 면적은 제2 범프(130b)의 제2 오목부의 바닥면 및 제2 볼록부의 상면의 합보다 작음을 알 수 있다. 즉, 본 실시예에 있어서, 제1 및 제2 범프(130a, 130b)는 각각 제1 개방영역(140a) 또는 제2 개방영역(140b)을 완전히 덮을 수 있다. 또한, 제1 범프(130b) 상면의 길이는 제2 개방영역(140b)으로 노출된 제1 전극(120b) 상면의 길이보다 14 내지 18㎛ 더 길고, 제1 범프(130b) 상면의 길이와 상기 제2 개방영역(140b)으로 노출된 상기 제1 전극(120b) 상면의 길이는 서로 중첩되는 길이일 수 있다. 또한, 상기 발광 다이오드는, 제1 범프(130b)와 제2 범프(130a)의 측면을 감싸는 수지(미도시)를 더 포함할 수 있다. 상기 발광 다이오드가 상기 수지를 더 포함하는 경우, 제1 범프(130b)와 제2 범프(130a)는 상기 수지에 매립된 형태로 배치될 수 있고, 이때, 제1 범프(130b)와 제2 범프(130a)의 상면은 노출될 수 있다. 본 발명은 제1 및 제2 절연층(128, 129)과 제1 및 제2 범프(130a, 130b) 사이의 간격이 없다. 따라서, 본 발명의 제1 및 제2 전극(120a, 120b)은 완벽하게 실링(sealing)될 수 있다. 이에 따라, 외부의 습기 등이 발광 다이오드 내부로 침투하는 것을 방지할 수 있으므로, 발광 다이오드의 신뢰성을 향상시킬 수 있다. 또한, 본 실시예에 있어서, 제1 및 제2 절연층(123, 125)의 다중층으로 발광 다이오드 전면을 덮으므로, 더욱 효과적으로 습기 등의 유입을 차단할 수 있다. 또한, 제1 및 제2 범프(130a, 130b) 각각의 오목부의 바닥면의 면적은 하단의 제1 및 제2 개방영역(140a, 140b)으로 노출되는 제1 전극(120a) 및 제2 전극(120b) 각각의 면적과 비례하며, 상기 오목부의 깊이는 제1 전극(120a) 또는 제2 전극(120b) 상에 배치된 제1 및 제2 절연층(128, 129)의 두께와 비례할 수 있다. 본 실시예에 있어서, 제1 및 제2 범프(130a, 130b) 각각의 상부에 배치된 오목부 및 볼록부로 인하여, 인쇄회로기판 또는 서브 마운트 기판 상에 실장 시 보다 강한 결합력을 보일 수 있다. 도 3은 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다. 도 3을 참조하면, 발광 다이오드(400)는 상술한 본 발명의 일 실시예에 따른 발광 다이오드이며, 발광 다이오드(400)는 서브 마운트 기판(200) 상에 실장된다. 서브 마운트 기판(200)은 기판(230) 및 기판(230) 상에 배치된 전극패턴(220)을 포함한다. 기판(230)은 열전도성이 우수한 BeO, SiC, Si, Ge, SiGe, AlN 및 세라믹 기판 중 어느 하나일 수 있다. 그러나, 이에 한정되지 않고, 열전도율이 큰 절연 물질은 물론, 열전도율이 큰 전기 전도성이 우수한 금속성 물질을 포함하는 기판일 수 있다. 전극패턴(220)은 제2 범프(130a) 및 제1 범프(130b)의 형상에 대응하도록 형성되면, 전극패턴(220) 각각에 제2 범프(130a) 및 제1 범프(130b)가 각각 본딩된다. 이때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 또는, 솔더 페이스트를 사용하여 본딩될 수 있다. 제1 및 제2 범프(130a, 130b)들과 전극패턴(220)은 본딩 영역(210)을 통해 상술한 바와 같은 다양한 본딩 방법을 통해 본딩될 수 있다. 도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 4의 실시예는 도 2의 실시예와 비교하여, 제1 및 제2 개방 영역의 형태를 제외하고 동일하다. 따라서, 중복되는 설명은 생략한다. 도 4를 참조하면, 제1 개방영역(140a) 및 제2 개방영역(140b) 각각은 복수개의 개방영역을 포함할 수 있다. 즉, 도시된 바와 같이, 제1 개방영역(140a)는 제1 전극 (130a)의 일부를 노출시키는 복수개의 개방영역들을 포함하고, 제2 개방영역(140b)는 제2 전극(130b)의 일부를 노출시키는 복수개의 개방영역들을 포함할 수 있다. 본 실시예에 있어서, 상기 형태를 가지는 개방영역(140a, 140b)을 통하여, 발광 다이오드의 구동 전압을 낮출 수 있다. 본 실시예에 있어서, 제1 개방영역(140a)는 다섯 개의 개방영역을 포함하고, 제2 개방영역(140b)는 세 개의 개방영역을 포함하고 있지만, 개방영역의 개수 및 배치 형태는 이에 제한되지 않는다. 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 사시도이다. 도 5를 참조하면, 상기 발광 소자 패키지는 제1 프레임(311), 제2 프레임(313) 및 상기 제1 및 제2 프레임(311, 313) 사이에 위치하는 절연층(315)을 포함하는 기판(300), 상기 기판(300)의 상면에 형성된 캐비티(317) 내에 실장된 발광 다이오드(400) 및 서브 마운트 기판(200) 및 와이어(330)을 포함한다. 발광 다이오드(400)는 상술하여 설명한 본 발명의 실시예들에 따른 발광 다이오드이다. 제1 및 제2 프레임(311)은 금속 프레임 또는 세라믹 프레임일 수 있다. 제1 및 제2 프레임(311)이 금속 프레임인 경우에는, 전기적 특성과 방열에 우수한 Al, Ag, Cu, Ni 등을 포함하는 단일 금속 또는 합금을 포함할 수 있다. 절연층(315)은 접착부를 포함할 수 있으며, 제1 및 제2 프레임(311, 313)을 양측에 고정시키는 기능을 갖는다. 와이어(330)를 통해, 패드들과 전원을 연결하여 발광 다이오드(400)에 전원이 공급될 수 있다. 도 6는 본 발명의 개선된 효과를 설명하기 위한 그래프들이다. 도 6는 1000시간 신뢰성 테스트 이후의 결과를 나타내는 그래프들이다. 도 1에 따른 발광 다이오드(비교예)와 도 2에 따른 발광 다이오드(실시예)는 동일 사이즈이며, Si 기판 상에 TDK 플립 본더를 이용한 초음파 본딩을 실시하였다. 초음파 본딩 시에, 본딩 테이블 온도는 200℃, 노즐 온도는 150℃였다. 도 6을 참조하면, Y축은 발광 다이오드의 파워 유지률(Po Retention)을 나타낸다. X축의 R1, R2 및 R3는 실시예의 결과의 평균값이며, 점선의 도형으로 표시하였다. X축의 L1, L2 및 L3는 비교예의 결과의 평균값을 나타내며, 실선의 도형으로 표시하였다. R1 및 L1은 상온에서의 측정 결과이며 원형으로 표시하였다. R2 및 L2는 고온(60℃)에서의 측정 결과이며 삼각형으로 표시하였다. R3 및 L3는 고온다습(60℃, 90%)에서의 측정 결과이며 사각형으로 표시하였다. 도 6을 다시 참조하면, 실시예가 모든 경우에 있어서, 발광 다이오드의 파워 유지률이 높음을 알 수 있다. 본 발명의 실시예들에 따른 발광 다이오드는 방습 특성이 우수하므로, 신뢰성이 향상될 뿐만 아니라, 강한 플립 본딩이 가능하므로, 구조적 안정성이 높다. 도 7은 플립칩형 발광 다이오드를 도시한다. 도 7에 따른 발광 다이오드는 성장 기판(11), 제1 도전형 반도체층(13), 활성층(15), 제2 도전형 반도체층(17), 제1 전극(19), 제2 전극(20), 제1 패드(30a), 제2 패드(30b) 및 절연층(31)을 포함할 수 있다. 제1 도전형 반도체층(13), 활성층(15) 및 제2 도전형 반도체층(17)을 통해 발광셀이 형성될 수 있다. 제1 도전형 반도체층(13)과 제2 도전형 반도체층(17)은 각각 제1 패드(30a) 및 제2 패드(30b)에 전기적으로 연결될 수 있다. 도 7에 따른 발광 다이오드는 전극(19, 20)들의 수평 배치로 인하여 고전류 구동 시에 전류쏠림현상이 발생하는 문제점이 있다. 이에 따라, 발광 강도의 편차가 발생할 뿐 만 아니라, 광효율이 감소되는 문제점이 생긴다. 따라서, 발광 다이오드 내의 전류를 분산시켜 전류를 확산시킬 수 있는 발광 다이오드의 개발이 요구된다. 이하, 도 8 내지 도 11을 통해, 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하도록 한다. 도 8는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도 및 단면도이다. 도 8의 (a)는 상기 발광 다이오드의 평면도이며, 도 8의 (b)는 도 8의 (a)의 선 A-A선에 따라 바라본 단면도이다. 도 8를 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드는 성장 기판(500) 및 발광셀(510)을 포함하며, 발광셀(510)은 하부 반도체층(515), 활성층(513) 및 제1 상부 반도체층(511)을 포함한다. 하부 반도체층(515) 상에는 하부 반도체층(515)의 일부를 포함하는 제1 전류 분산부(520) 및 제2 전류 분산부(530)가 배치된다. 또한, 하부 반도체층(515) 상에는 제2 전극(540)이 배치되며, 제2 전극(540)은 제2 컨택층(541) 및 제2 패드층(543)을 포함한다. 또한, 제2 전극(540) 상에 제2 범프(570)가 배치된다. 제1 상부 반도체층(511) 상에 제1 전극(550)이 배치되며, 제1 전극(550)은 제1 컨택층(551) 및 제1 패드층(553)을 포함한다. 제1 전극(550) 상에는 제1 범프(580)이 배치된다. 또한, 제1 및 제2 범프(580, 570)의 배치를 위한 제1 및 제2 개방영역(550a, 540a)을 제외한, 발광 다이오드의 전면은 절연층(560)이 배치된다. 도 8를 다시 참조하면, 성장 기판(500)은 육방정계 결정 구조를 갖는 기판으로서, 질화갈륨계 에피층을 성장시키기 위한 성장 기판, 예컨대, 사파이어, 탄화 실리콘, 질화갈륨 기판일 수 있다. 성장 기판(500)은 일면, 상기 일면의 반대면인 타면 및 상기 일면과 타면을 연결하는 측면을 포함할 수 있다. 상기 일면은 반도체층들이 성장되는 면일 수 있으며, 이와 달리, 상기 타면은 활성층(513)에서 생성된 광이 외부로 방출되는 면이다. 성장 기판(500)의 측면은 상기 일면 및 타면과 수직한 면일 수 있으나, 경사진 면을 포함할 수 있다. 성장 기판(500)의 일면에 하부 반도체층(515)을 형성하기 전에 이종 기판과의 격자 부정합을 줄이기 위하여, AlN 또는 GaN을 포함하는 버퍼층(미도시)을 형성할 수 있다. 또한, 성장 기판(500)은 전체적으로 사각형 형상일 수 있으나, 성장 기판(500)의 형상은 이에 한정되는 것은 아니다. 한편, 본 실시예에 있어서, 성장 기판(500)의 두께는 100㎛를 초과할 수 있으며, 특히 150 내지 400㎛ 범위 내의 값을 가질 수 있다. 성장 기판(500)이 두꺼울수록 광 추출 효율의 향상될 수 있다. 한편, 성장 기판(500)의 측면은 브레이킹면을 포함할 수 있다. 하부 반도체층(515)은 성장 기판(500)의 일면 상에 배치된다. 하부 반도체층(515)은 성장 기판(500)의 일면의 전면을 덮을 수 있으나, 이에 한정되는 것은 아니며, 성장 기판(500)의 가장자리를 따라 일면이 노출되도록 하부 반도체층(515)이 성장 기판(500)의 상부 영역 내에 한정되어 위치할 수 있다. 제1 상부 반도체층(511)은 하부 반도체층(515)의 일 영역 상부에 위치하며, 하부 반도체층(515)과 상부 반도체층(511) 사이에 활성층(513)이 위치한다. 나아가, 제2 및 제3 상부 반도체층(521, 531)들은 하부 반도체층(515)의 다른 영역들 상부에 위치할 수 있으며, 제2 및 제3 상부 반도체층(521, 531)들 각각과 하부 반도체층(515) 사이에 활성층(513)이 위치할 수 있다. 제1 상부 반도체층(511)은 H 형상 또는 좁은 허리를 가지는 아령 형상을 가질 수 있으며, 이에 따라, 높은 전류밀도 조건에서 우수한 광 출력 특성을 구현할 수 있다. 하부 반도체층(515)과 상부 반도체층들(511, 521, 531)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 하부 반도체층(515)은 n형 불순물 (예를 들어, Si)이 도핑된 n형 반도체층을 포함할 수 있고, 상부 반도체층들(511, 521, 531)은 p형 불순물 (예를 들어, Mg)이 도핑된 p형 반도체층을 포함할 수 있다. 또한, 그 반대일 수도 있다. 나아가, 하부 반도체층(515) 및/또는 상부 반도체층들(511, 521, 531)은 단일층일 수 있고, 또한 다중층을 포함할 수도 있다. 예를 들어, 하부 반도체층(515) 및/또는 상부 반도체층들(511, 521, 531)은 클래드층 및 컨택층을 포함할 수 있고, 초격자층을 포함할 수도 있다. 활성층(513)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중양자우물구조에서 원하는 피크 파장의 광을 방출하도록, 상기 다중양자우물 구조를 이루는 원소 및 그 조성이 조절될 수 있다. 예를 들어, 활성층(513)의 우물층은 InxGa(1-x)N (0≤≤x≤≤≤≤1)과 같은 삼성분계 반도체층일 수 있고, 또는 AlxInyGa(1-x-y)N (0≤≤x≤≤≤≤1, 0≤≤≤≤y≤≤≤≤1, 0≤≤≤≤x+y≤≤≤≤1)과 같은 사성분계 반도체층일 수 있으며, 이때, x 또는 y의 값을 조정하여 원하는 피크 파장의 광을 방출하도록 할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 상술한 반도체층들(511, 513, 515, 521, 531)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성될 수 있다. 이하, Ⅲ-Ⅴ 계열 화합물 반도체를 포함하는 반도체층들(511, 513, 515, 521, 531)과 관련된 주지 기술내용의 설명은 생략한다. 한편, 하부 반도체층(515)의 일 영역 상에 제1 전류 분산부(520) 및 제2 전류 분산부(530)가 배치될 수 있다. 제1 전류 분산부(520)는 제2 범프(570)가 형성될 영역에 배치될 수 있다. 제1 전류 분산부(520)는 하부 반도체층(515)의 일부를 포함한 반도체층들(515, 523, 521)을 포함할 수 있다. 즉, 제1 전류 분산부(520)는 하부 반도체층(515)의 다른 영역 상에 배치된 제2 상부 반도체층(521)과 상기 하부 반도체층(515)와 제2 상부 반도체층(521) 사이에 배치된 활성층(523)을 포함할 수 있다. 제1 전류 분산부(520)는 제2 범프(570)를 통해 전류가 주입될 때, 전류를 확산시키는 기능을 수행할 수 있다. 즉, 제1 전류 분산부(520)는 전류가 하부 반도체층(515)을 향해 직선적으로 흐르는 것을 차단하고, 이를 통해 전류를 분산 시켜, 전류의 확산을 향상시킬 수 있다. 제1 전류 분산부(520)는 발광셀(510) 나란한 높이를 가질 수 있다. 즉, 제1 전류 분산부(520)는 발광셀(510)과 동일한 높이를 가지므로, 제1 전류 분산부(520) 상에 배치되는 제2 범프(570)와 발광셀(510) 상에 배치되는 제1 범프(580) 간의 단차를 극복할 수 있다. 제2 전류 분산부(530)는 제1 전류 분산부(520)와 발광셀(510) 사이에 배치될 수 있다. 제2 전류 분산부(530)는 하부 반도체층(515)의 일부를 포함한 반도체층들(531, 533, 515)을 포함할 수 있다. 즉, 제2 전류 분산부(530)는 하부 반도체층(515)의 또 다른 영역 상에 배치된 제3 상부 반도체층(531)과 상기 하부 반도체층(515)와 상부 반도체층(531) 사이에 배치된 활성층(533)을 포함할 수 있다. 제2 전류 분산부(530)는 제2 범프(570)을 통해 주입된 전류가 발광셀(510)을 향해 흐를 때, 상기 전류를 분산시킴으로써, 전류 확산을 향상시킬 수 있다. 제2 전류 분산부(530)는 발광셀(510)과 나란한 높이를 가질 수 있다. 본 실시예에 있어서, 제2 전류 분산부(530)의 형태 및 배치는 도시된 형태로 제한되는 것은 아니다. 따라서, 발명의 목적에 따라 제2 전류 분산부(530)는 다양한 형태로 배치될 수 있다. 또한, 제2 전류 분산부(530)은 제1 전류 분산부(520)보다 발광셀(510)에 보다 가까이 멀리 배치될 수 있다. 제2 전류 분산부(530)를 통해, 제2 전극(540)과 하부 반도체층(515)와의 컨택 영역의 면적 및 배치를 제어할 수 있다. 제1 전류 분산부(520) 및 제2 전류 분산부(530)가 포함하는 반도체층들은 상술한 발광셀(510)이 포함하는 반도체층과 동일한 공정을 통해 형성될 수 있다. 또한, 본 실시예에 있어서, 제1 전류 분산부(520) 및 제2 전류 분산부(530)는 경사진 측면을 포함하는 형태로 도시되었지만, 제1 및 제2 전류 분산부(520, 530)의 형태는 이에 제한되는 것은 아니다. 다만, 본 실시예에 있어서 제1 및 제2 전류 분산부(520, 530)은 평평한 상부면을 포함할 수 있다. 한편, 발광셀(510)이 배치된 영역을 제외한 하부 반도체(515), 제1 및 제2 전류 분산부(520, 530) 상에 제2 전극(540)이 배치될 수 있다. 제2 전극(540)은 제2 컨택층(541) 및 제2 패드층(543)을 포함할 수 있다. 제2 전극(540)은 발광셀(510)이 포함하는 제1 상부 반도체층(511)의 주위를 둘러쌀 수 있다. 도 8에 있어서, 제2 전극(540)이 제1 상부 반도체층(511)의 주위 전체를 둘러싸는 것으로 도시하였으나, 반드시 이에 한정되는 것은 아니다. 제2 전극(540)은 제2 범프(570)가 위치한 곳으로부터 제1 상부 반도체층(511)의 양측으로 연장하여 제1 상부 반도체층(511)의 약 50% 이상을 둘러쌀 수 있다. 제2 컨택층(541)은 Cr, Ti, Al 및 Au 중 적어도 하나를 포함할 수 있으며, 또는, Cr/Ti/Al/Ti/Au 다층구조일 수도 있다. 제2 컨택층(541)이 상술한 다층구조인 경우에, 상기 기재 순서에 따라, Cr은 약 100Å, Ti는 약 200Å, Al는 약 600Å, Ti는 약 200Å, Au는 약 1000Å의 두께를 가질 수 있으나, 이에 제한되는 것은 아니다. 제2 패드층(523)은 Ti 또는 Au를 포함할 수 있으며, 또는, Ti/Au 다층구조일 수 있다. 한편, 제2 전극(540)은 반사층을 더 포함할 수 있다. 상기 반사층은 Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함할 수 있으며, 상술한 원소들 중 적어도 하나를 포함하는 다중층으로 형성될 수도 있다. 다만, 이에 제한되는 것은 아니다. 제2 전극(540)은 상기 반사층을 통해 상기 발광셀(510)이 포함하는 활성층(513)에서 방출되는 광을 반사시킬 수 있다. 구체적으로, 본 발명에 따른 발광 다이오드는 전류 분산부(520, 530)을 포함하며, 상기 전류 분산부(520, 530)들로 인하여, 활성층(513)에서 제2 전극(540)으로 입사되는 광의 임계각이 달라질 수 있다. 따라서, 제2 전극(540)으로 입사되는 광의 산란이 많이 일어 날 수 있다. 제2 전극(540)은 반사층을 포함할 수 있으므로, 상기 입사되는 광을 광 추출면으로 반사시킬 수 있으며, 이에 따라 발광 다이오드의 광 추출 효율을 향상시킬 수 있다. 제2 전극(540)과 제1 전류 분산부(520)이 포함하는 제2 상부 반도체층(521)과의 접촉저항은 제2 전극(540)과 하부 반도체층(515)과의 접촉저항보다 높을 수 있다. 제2 전극(540)과 제2 전류 분산부(530)이 포함하는 제3 상부 반도체층(531)과의 접촉저항은 제2 전극(540)과 하부 반도체층(515)과의 접촉저항보다 높을 수 있다. 본 실시예에 있어서, 하부 반도체층(515)는 n형으로 도핑된 반도체층일 수 있으며, 상부 반도체층(511, 521, 531)들은 p형으로 도핑된 반도체층들일 수 있다. 따라서, 금속을 포함하는 제2 전극(540)과 하부 반도체층(515)과의 접촉저항은, 상부 반도체층(511, 521, 531)들과의 접촉저항과 비교하여 낮을 수 있다. 이에 따라, 상부 반도체층(511, 521, 531)들은 발광 다이오드 내에서 일종의 저항 역할을 할 수 있다. 도 7에 따른 발광 다이오드에 있어서, 금속 전극을 통한 전류 주입 시에, 상기 금속 전극과 접촉하는 반도체층은 전도성을 가지므로, 상기 전류는 상기 금속 전극과 상기 반도체층 모두를 통해 흐른다. 본 실시예에 있어서, 제1 및 제2 전류 분산부(520, 530)가 포함하는 상부 반도체층(521, 531)들은 상술한 바와 같이 일종의 저항 역할을 하므로, 하부 반도체층(515)층과 제2 전극(540)의 컨택 영역의 면적을 제어할 수 있다. 그러므로, 본 실시예에 따른 발광 다이오드는 발광셀(510)의 적어도 일부를 둘러싸는 제2 전극(540) 위주로 전류가 흐르도록 유도할 수 있으므로, 전류의 확산을 향상시킬 수 있다. 본 실시예에 있어서, 제2 전류 분산부(530) 및 제1 전류 분산부(520)이 형성된 영역은 제2 전극(540)과 하부 반도체층(515)와의 접촉이 차단되므로, 제2 전극(540)과 하부 반도체층(515)과의 컨택 영역이 감소될 수 있다. 따라서, 상기 컨택 영역이 감소될 경우, 발광 다이오드의 구동 전압이 증가될 수 있으므로, 적절한 구동 전압을 유지하기 위하여, 제2 전극(540)의 전체 면적에 대하여, 제2 전류 분산부(530) 및 제1 전류 분산부(520)의 상부면 면적의 합이 차지하는 면적은 10 내지 40% 일 수 있다. 제2 전류 분산부(530) 및 제1 전류 분산부(520)의 상부면 면적의 합이 제2 전극(540) 면적의 10% 미만인 경우에는, 본 발명이 구현하고자 하는 전류 확산의 향상 등의 효과가 발현되기 어려울 수 있으며, 40% 초과인 경우에는 발광 다이오드의 구동전압이 상승될 수 있다. 따라서, 본 발명에 따른 발광 다이오드는 상술한 범위 내에서 제1 및 제2 전류 분산부(520, 530)를 배치하므로, 발광 다이오드 내의 전류 확산을 향상시킴과 동시에, 필요한 구동전압을 만족시킬 수 있다. 또한, 본 실시예는 제2 전극(540)이 제2 전류 분산부(530)을 덮는 형태로 도시되어 있지만, 본 발명은 이에 제한되는 것은 아니다. 따라서, 본 발명에 따른 제2 전극(540)은 제2 전극의 일부만을 덮을 수도 있다. 한편, 발광셀(510) 상에 제1 전극(550)이 배치될 수 있다. 제1 전극(550)은 제1 컨택층(551) 및 제1 패드층(553)을 포함할 수 있다. 제1 전극(550)은 상부 반도체층(511) 상에 위치하여 제1 상부 반도체층(511)에 전기적으로 연결될 수 있다. 제1 컨택층(551)은 Ni, Au 및 Al 중 적어도 하나를 포함할 수 있으며, 또는, Ni/Au 다층구조일 수 있다. 제1 컨택층(551)이 상술한 다층구조인 경우에, Ni는 약 150Å, Au는 약 300Å의 두께를 가지고 형성될 수 있다. 제2 패드층(553)은 Ti, Au 및 Cr 증 적어도 하나를 포함할 수 있으며, Ti/Au/Cr/Au 다층구조일 수 있다. 제2 패드층(553)이 상술한 다층구조인 경우에, 상기 기재 순서대로, Ti는 약 300Å, Au는 약 2㎛, Cr는 약 200Å, Au는 약 2.5㎛의 두께를 가지고 형성될 수 있다. 제1 전극(550)은 높은 반사도를 가지면서, 제1 상부 반도체층(511)과 오믹 컨택을 형성할 수 있다. 제1 범프(580)는 제1 전극(550) 상에 배치된다. 제2 범프(570)는 제2 전극(560) 상에 배치된다. 제1 범프(580)는 제1 영역(A1)과 제2 영역(A2)을 포함할 수 있다. 제1 범프(580)는 상부에 제1 오목부 및 제1 볼록부를 포함할 수 있다. 상기 제1 영역(A1)은 상기 제1 오목부를 포함할 수 있으며, 따라서, 제1 영역(A1)의 상면은 제1 오목부의 바닥면과 대응될 수 있다. 상기 제2 영역(A2)는 상기 제1 볼록부를 포함할 수 있으며, 따라서, 제2 영역(A2)의 상면은 제1 볼록부의 상면과 대응될 수 있다. 제2 범프(570)는 제3 영역(A3)과 제4 영역(A4)을 포함할 수 있다. 제2 범프(570)는 상부에 제2 오목부 및 제2 볼록부를 포함할 수 있다. 제3 영역(A3)은 상기 제2 오목부를 포함할 수 있으며, 따라서, 제3 영역(A3)의 상면은 제2 오목부의 바닥면과 대응될 수 있다. 상기 제4 영역(A4)는 상기 제2 볼록부를 포함할 수 있으며, 따라서, 제4 영역(A4)의 상면은 제2 볼록부의 상면과 대응될 수 있다. 제2 범프(570) 및 제1 범프(580)는 동일한 금속 재료로 형성될 수 있다. 또한, 상기 제1 및 제2 범프(580, 570)는 다층 구조로 형성될 수 있으며, 예컨대 접착층, 확산방지층 및 본딩층을 포함할 수 있다. 상기 접착층은 예를 들어, Ti, Cr 또는 Ni을 포함할 수 있으며, 확산방지층은 Cr, Ni, Ti, W, TiW, Mo, Pt 또는 이들의 복합층으로 형성될 수 있고, 본딩층은 Au 또는 AuSn을 포함할 수 있다. 제1 및 제2 범프(580, 570)는 Ti/Au/Cr/Au 다층구조일 수 있으며, 이 경우, Ti는 약 300Å, Au는 약 2㎛, Cr는 약 200Å, Au는 약 2.5㎛의 두께로 형성될 수 있다. 한편, 절연층(560)이 제1 범프(580) 및 제2 범프(570)가 배치된 영역을 제외하고, 상기 하부 반도체층(515), 제1 및 제2 전류 분산부(520, 530), 제1 및 제2 전극(550, 540)을 덮어 보호한다. 절연층(560)은 실리콘 산화물층 및/또는 실리콘 질화물층을 포함할 수 있다. 나아가, 절연층(560)은 굴절률이 서로 다른 산화물층들을 적층한 분포 브래그 반사기(DBR)로 형성될 수도 있다. 이 경우, 절연층(560)은 상부 반도체층(511)과 하부 반도체층(515) 사이 경사면 및 하부 반도체층(515) 노출부의 광을 반사시킬 수 있어, 발광 다이오드의 광 추출 효율을 더욱 향상시킬 수 있다. 본 실시예에 있어서, 절연층(560)은 실리콘 산화물층과 실리콘 질화물층의 다중층 또는 실리콘 산화물층의 단일층으로 형성될 수 있으며, 절연층(560)이 다중층인 경우에, 실리콘 산화물층은 약 2400Å, 실리콘 질화물층은 약 5000Å의 두께를 가질 수 있으며, 절연층(560)이 실리콘 산화물층의 단일층인 경우에는, 실리콘 산화물층은 약 6000Å의 두께를 가질 수 있다. 다만, 이에 제한되는 것은 아니다. 실리콘 질화물층은 실리콘 산화물층과 비교하여, 방습특성이 상대적으로 우수하므로, 절연층(560)이 다중층인 경우에 발광 다이오드의 방습특성을 보다 향상시킬 수 있다. 본 발명에 있어서, 제1 범프 및 제2 범프(580, 570)는 도시된 바와 같이 절연층(560)의 일부를 덮도록 형성될 수 있다. 따라서, 제1 범프(580)의 제2 영역(A2)의 적어도 일부는 절연층(560) 상에 배치될 수 있다. 나아가, 제2 범프(570)의 제4 영역(A4)의 적어도 일부는 절연층(560) 상에 배치될 수 있다. 즉, 절연층(560)의 일부는 제1 범프(580)과 제1 전극(550) 사이 및/또는 제2 범프(570)와 제2 전극(540) 사이에 배치될 수 있다. 도 8를 다시 참조하면, 절연층(560)은 제1 전극(550)을 노출시키는 제1 개방영역(550a) 및 제2 전극(540)을 노출시키는 제2 개방영역(540a)을 포함할 수 있다. 제1 및 제2 개방영역(550a, 540a)을 각각 둘러싸는 절연층(560)의 측면이 노출될 수 있으며, 상기 노출된 측면은 제1 범프(580) 및/또는 제2 범프(570)와 맞닿아 있을 수 있다. 또한, 도 8의 (a) 평면도를 다시 검토하면, 제1 개방영역(550a)의 면적은 제1 범프(580)의 제1 오목부의 바닥면 및 제1 볼록부의 상면의 합보다 작음을 알 수 있다. 또한, 제2 개방영역(540a)의 면적은 제2 범프(570)의 제2 오목부의 바닥면 및 제2 볼록부의 상면의 합보다 작음을 알 수 있다. 즉, 본 실시예에 있어서 제1 및 제2 범프(580, 570)는 각각 제1 개방영역(550a) 및 제2 개방영역(540a)을 완전히 덮을 수 있다. 본 발명에 따른 제1 및 제2 범프(580, 570)은 절연층(560)과 함께, 제1 및 제2 전극(550, 540)을 감쌀 수 있다. 이에 따라, 외부 습기 등이 발광 다이오드 내부로 침투하는 것을 방지할 수 있으므로, 발광 다이오드의 신뢰성을 향상시킬 수 있다. 또한, 본 발명에 따른 제1 및 제2 범프(580, 570) 각각의 상부에 배치된 오목부 및 볼록부로 인하여, 인쇄회로기판 또는 서브 마운트 기판 상에 보다 강한 결합력을 가지고 실장될 수 있다. 도 9은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 본 실시예에 따른 발광 다이오드는 상술한 일 실시예에 따른 발광 다이오드와 비교하여, 제2 전류 분산부(530)의 형상 및 배치를 제외하고는 동일하다. 따라서, 동일한 구성요소에 대한 중복되는 설명은 생략한다. 도 9을 참조하면, 제2 전류 분산부(530)는 적어도 하나 이상의 분산체를 포함하며, 상기 분산체는 상하방향으로 긴 면을 가지는 직사각형 형태를 가진다. 이에 따라 발광 다이오드 내의 전류는 제2 전류 분산부(530) 형성 영역에서 분산되므로, 전류 확산을 향상시킬 수 있다. 제2 전류 분산부(530)가 포함하는 분산체들은 도시된 바와 같이, 동일한 형상을 가지고 일정한 간격으로 배치될 수 있을 뿐 아니라, 서로 다른 형상과 간격을 가지고 배치될 수도 있다. 제2 전류 분산부(530)가 포함하는 분산체들은 발광셀(510)보다 제1 전류 분산부(520)와 가깝게 배치될 수 있다. 즉, 제2 전류 분산부(530)가 포함하는 분산체들 중 발광셀(510)과 가장 인접한 분산체와 발광셀(510)과의 간격은, 제2 전류 분산부(530)가 포함하는 분산체들 중 제1 전류 분산부(520)과 가장 인접한 분산체와 제1 전류 분산부(520)와의 간격보다 넓을 수 있다. 도 10는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도이다. 도 10를 참조하면, 발광 다이오드는 상술한 본 발명의 실시예들에 따른 발광 다이오드이며, 발광 다이오드는 서브 마운트 기판(200) 상에 실장된다. 서브 마운트 기판(200)은 기판(230) 및 기판(230) 상에 배치된 전극 패턴(220)을 포함한다. 기판(230)은 열전도성이 우수한 BeO, SiC, Si, Ge, SiGe, AlN 및 세라믹 기판 중 어느 하나일 수 있다. 그러나, 이에 한정되지 않고, 열전도율이 높은 절연 물질은 물론, 열전도율이 높을 뿐 아니라 전기 전도성이 우수한 금속성 물질을 포함하는 기판일 수 있다. 전극 패턴(220)은 제2 범프(570) 및 제1 범프(580)의 형상에 대응하도록 형성되며, 전극 패턴(220) 각각에 제2 범프(570) 및 제1 범프(580)가 각각 본딩된다. 이때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 그 밖에, 전극 패턴(220) 각각과 제1 범프(580) 또는 제2 범프(570)은 솔더 페이스트를 사용하여 본딩될 수 있다. 다만 이에 제한되는 것은 아니며, 제1 및 제2 범프(580, 570)와 전극 패턴(220)은 본딩 영역(210)에서 상술한 본딩 방법을 포함한 다양한 방법을 통하여 본딩될 수 있다. 도 11는 본 발명의 일 실시예에 따른 발광 다이오드 패키지를 설명하기 위한 사시도이다. 도 11를 참조하면, 상기 발광 다이오드 패키지는 제1 프레임(311), 제2 프레임(313) 및 상기 제1 및 제2 프레임(311, 313) 사이에 위치하는 절연층(315)을 포함하는 기판(300), 상기 기판(300)의 상면에 형성된 캐비티(317) 내에 실장된 발광 다이오드(600) 및 서브 마운트 기판(200) 및 와이어(330)을 포함한다. 발광 다이오드(600)는 상술하여 설명한 본 발명의 실시예들에 따른 발광 다이오드이다. 제1 및 제2 프레임(311, 313)은 금속 프레임 또는 세라믹 프레임일 수 있다. 제1 및 제2 프레임(311, 313)이 금속 프레임인 경우에는, 전기적 특성과 방열에 우수한 성능을 가지는 Al, Ag, Cu 및 Ni 등을 포함하는 단일 금속 또는 합금을 포함할 수 있다. 절연층(315)는 접착부를 포함할 수 있으며, 제1 및 제2 프레임(311, 313)을 양측에 고정시키는 기능을 갖는다. 와이어(330)를 통해, 패드들과 전원을 연결하여 발광 다이오드(600)에 전원이 공급될 수 있다. 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다. The present invention relates to a light-emitting diode having enhanced liability. More particularly, a light-emitting diode has enhanced liability in a high-temperature and/or high humidity environment as well as in a room-temperature environment and can have decrease in light-emitting characteristics prevented. Also, the present invention relates to a light-emitting diode comprising a structure, which enables enhancing of light reflection, and having enhanced light extraction efficiency by means of light reflection through the structure. 기판; 상기 기판 상에 위치하고, 하부 반도체층, 상기 하부 반도체층의 일 영역 상에 배치된 상부 반도체층 및 상기 하부 반도체층과 상기 상부 반도체층 사이에 배치된 활성층을 포함하는 발광셀; 상기 상부 반도체층 상에 배치된 제1 전극; 상기 하부 반도체층 상에 배치된 제2 전극; 상기 제1 전극의 일부를 노출시키는 제1 개방 영역을 포함하는 제1 절연층; 상기 제1 절연층 상에 배치된 제2 절연층; 및 상기 제1 개방 영역을 통해 제1 전극과 오믹 컨택하는 제1 범프를 포함하되, 상기 제1 범프는 상부에 제1 오목부와 제1 볼록부를 포함하고, 상기 제1 범프는 상면에 상기 제1 오목부의 바닥면을 포함하는 제1 영역과 상면에 상기 제1 볼록부의 상면을 포함하는 제2 영역을 포함하며, 상기 제1 영역의 적어도 일부 영역은 상기 제1 개방 영역 상에 배치되고, 상기 제2 영역의 적어도 일부는 제2 절연층 상에 배치되는 발광 다이오드. 청구항 1에 있어서, 상기 제1 오목부의 바닥면의 면적은 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적과 비례하는 발광 다이오드. 청구항 1에 있어서, 상기 제1 오목부의 깊이는 상기 제1 전극 상에 배치된 상기 제1 절연층 및 상기 제2 절연층의 두께에 비례하는 발광 다이오드. 청구항 1에 있어서, 상기 제1 볼록부의 상면의 면적 및 상기 제1 오목부의 바닥면 면적의 합은 적어도 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적보다 큰 발광 다이오드. 청구항 1에 있어서, 상기 제1 전극과 상기 제1 범프 사이에 상기 제1 절연층 및 상기 제2 절연층의 일부가 배치된 발광 다이오드. 청구항 1에 있어서, 상기 제1 개방 영역을 둘러싸는 상기 제1 절연층 및 상기 제2 절연층의 측면과 제1 범프의 하단 측면의 적어도 일부는 맞닿아 있는 발광 다이오드. 청구항 1에 있어서, 상기 제1 볼록부는 상기 제1 오목부를 둘러싸는 발광 다이오드. 청구항 1에 있어서, 상기 제1 절연층은 상기 제2 전극의 일부를 노출시키는 제2 개방 영역을 포함하고, 상기 제2 개방 영역을 통해 상기 제2 전극과 오믹 컨택하는 제2 범프를 더 포함하되, 상기 제2 범프는 상부에 제2 오목부와 제2 볼록부를 포함하고, 상기 제2 범프는 상면에 상기 제2 오목부의 바닥면을 포함하는 제3 영역과 상면에 상기 제2 볼록부의 상면을 포함하는 제4 영역을 포함하며, 상기 제3 영역의 적어도 일부 영역은 상기 제2 개방 영역 상에 배치되고, 상기 제4 영역의 적어도 일부는 제2 절연층 상에 배치되는 발광 다이오드. 청구항 8에 있어서, 상기 제2 오목부의 바닥면의 면적은 상기 제2 개방 영역을 통해 노출된 상기 제2 전극의 면적과 비례하는 발광 다이오드. 청구항 8에 있어서, 상기 제2 오목부의 깊이는 상기 제2 전극 상에 배치된 상기 제1 절연층 및 상기 제2 절연층의 두께에 비례하는 발광 다이오드. 청구항 8에 있어서, 상기 제2 볼록부의 상면의 면적 및 상기 제2 오목부의 바닥면 면적의 합은 적어도 상기 제2 개방 영역을 통해 노출된 상기 제2 전극의 면적보다 큰 발광 다이오드. 청구항 8에 있어서, 상기 제2 전극과 상기 제2 범프 사이에 상기 제1 절연층 및 상기 제2 절연층의 일부가 배치된 발광 다이오드. 청구항 8에 있어서, 상기 제2 개방 영역을 둘러싸는 상기 제1 절연층 및 상기 제2 절연층의 측면과 제2 범프의 하단의 측면의 적어도 일부는 맞닿아 있는 발광 다이오드. 청구항 8에 있어서, 상기 제2 볼록부는 상기 제2 오목부를 둘러싸는 발광 다이오드. 청구항 1에 있어서, 상기 제2 절연층은 실리콘 질화물층을 포함하는 발광 다이오드. 청구항 1에 있어서, 상기 발광셀은 자외선 파장 영역의 광을 방출하는 발광 다이오드. 청구항 1에 있어서, 상기 기판은 상기 발광셀이 배치된 일면과, 상기 일면과 반대되는 타면을 포함하고, 상기 타면은 요철부를 포함하는 발광 다이오드. 청구항 1에 있어서, 상기 기판은 투명 사파이어 기판인 발광 다이오드. 청구항 1에 있어서, 상기 제1 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드. 기판; 상기 기판 상에 배치된 하부 반도체층; 상기 하부 반도체층의 일 영역 상에 상에 배치된 제1 상부 반도체층 및 상기 하부 반도체층과 상기 제1 상부 반도체층 사이에 배치된 활성층을 포함하는 발광셀; 상기 하부 반도체층의 다른 영역 상에 배치된 제3 상부 반도체층 및 상기 하부 반도체층과 상기 제3 상부 반도체층 사이에 배치된 활성층을 포함하는 제2 전류 분산부; 상기 발광셀 상에 배치되어, 상기 제1 상부 반도체층과 전기적으로 연결된 제1 전극; 및 상기 발광셀과 이격되어 배치되어, 상기 하부 반도체층과 전기적으로 연결된 제2 전극을 포함하되, 상기 제2 전극은 연장되어 상기 제2 전류 분산부의 적어도 일부를 덮고, 상기 발광셀의 적어도 일부를 둘러싸되, 상기 제2 전극과 상기 제3 상부 반도체층과의 접촉저항은 상기 제2 전극과 상기 하부 반도체층과의 접촉저항보다 큰 발광 다이오드. 청구항 20에 있어서, 상기 하부 반도체층의 다른 영역을 중심으로, 상기 하부 반도체층의 일 영역과 대향되는 상기 하부 반도체층의 또 다른 영역 내에 배치되는 제1 전류 분산부를 더 포함하되, 상기 제1 전류 분산부는 상기 하부 반도체층의 또 다른 영역 상에 배치되는 제2 상부 반도체층 및 상기 하부 반도체층과 상기 제2 상부 반도체층 사이에 배치된 활성층을 포함하는 발광 다이오드. 청구항 21에 있어서, 상기 제2 전극과 상기 제2 상부 반도체층과의 접촉저항은 상기 제2 전극과 상기 하부 반도체층과의 접촉저항보다 큰 발광 다이오드. 청구항 21에 있어서, 상기 제2 전극은 상기 제1 전류 분산부 상에 배치되는 발광 다이오드. 청구항 21에 있어서, 상기 제2 전류 분산부는 상기 발광셀보다 상기 제1 전류 분산부와 인접하게 배치된 발광 다이오드. 청구항 21에 있어서, 상기 제1 전류 분산부는 상기 발광셀과 동일한 높이를 가지는 발광 다이오드. 청구항 21에 있어서, 상기 제1 전류 분산부 및 상기 제2 전류 분산부 각각의 상부면 면적의 합은 제2 전극 면적의 10 내지 40%인 발광 다이오드. 청구항 20에 있어서, 상기 제2 전류 분산부는 복수개의 분산체들을 포함하고, 상기 분산체들은 서로 균일한 간격을 가지고 이격된 발광 다이오드. 청구항 20에 있어서, 상기 제1 전극 및 상기 제2 전극 상에 배치되어, 상기 제1 전극을 노출시키는 제1 개방영역 및 상기 제2 전극을 노출시키는 제2 개방영역을 포함하는 절연층을 더 포함하는 발광 다이오드. 청구항 28에 있어서, 상기 절연층은 실리콘 질화물층 및 실리콘 산화물층 중 적어도 하나를 포함하는 발광 다이오드. 청구항 28에 있어서, 상기 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드. 청구항 28에 있어서, 상기 제1 개방 영역을 통해 제1 전극과 전기적으로 연결되는 제1 범프; 및 상기 제2 개방 영역을 통해 제2 전극과 전기적으로 연결되는 제2 범프를 더 포함하는 발광 다이오드. 청구항 31에 있어서, 상기 제1 범프는 상부에 제1 오목부와 제1 볼록부를 포함하고, 상기 제1 범프는 상면에 상기 제1 오목부의 바닥면을 포함하는 제1 영역과 상면에 상기 제1 볼록부의 상면을 포함하는 제2 영역으로 형성되고, 상기 제1 영역의 적어도 일부 영역은 상기 제1 개방 영역 상에 배치되고, 상기 제2 영역의 적어도 일부는 절연층 상에 배치되는 발광 다이오드. 청구항 31에 있어서, 상기 제1 오목부의 바닥면의 면적은 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적과 비례하는 발광 다이오드. 청구항 31에 있어서, 상기 제1 오목부의 깊이는 상기 제1 전극 상에 배치된 절연층의 두께에 비례하는 발광 다이오드. 청구항 31에 있어서, 상기 제1 볼록부의 상면의 면적 및 상기 제1 오목부의 바닥면 면적의 합은 적어도 상기 제1 개방 영역을 통해 노출된 상기 제1 전극의 면적보다 큰 발광 다이오드. 청구항 31에 있어서, 상기 제1 볼록부는 상기 제1 오목부를 둘러싸는 발광 다이오드. 청구항 31에 있어서, 상기 제1 전극과 상기 제1 범프 사이 및 상기 제2 전극과 상기 제2 범프 사이에 절연층의 일부가 배치된 발광 다이오드. 청구항 31에 있어서, 상기 제1 개방 영역을 둘러싸는 상기 절연층의 측면과 상기 제1 범프의 측면의 적어도 일부는 맞닿아 있는 발광 다이오드. 청구항 20에 있어서, 상기 제2 전극은 상기 발광셀의 활성층에서 방출되는 광을 반사시키는 반사층을 포함하는 발광 다이오드.
