Notched Gate Structure Fabrication

A method includes providing a structure having a first region and a second region, the first region including a first channel region, the second region including a second channel region; forming a gate stack layer over the first and second regions; patterning the gate stack layer, thereby forming a first gate stack over the first channel region and a second gate stack over the second channel region; and laterally etching bottom portions of the first and second gate stacks by applying different etchant concentrations to the first and second regions simultaneously, thereby forming notches at the bottom portions of the first and second gate stacks.

METHOD FOR PERMANENT BONDING OF WAFERS

A method for bonding of a first contact surface of a first substrate to a second contact surface of a second substrate according to the following steps: forming a reservoir in a surface layer on the first contact surface, at least partially filling the reservoir with a first educt or a first group of educts, contacting the first contact surface with the second contact surface for formation of a prebond connection, and forming a permanent bond between the first and second contact surface, at least partially strengthened by the reaction of the first educt with a second educt contained in a reaction layer of the second substrate. 1. A method for bonding of a first contact surface of a first substrate to a second contact surface of a second substrate , said method comprising:{'sub': 2', '2', '2, 'forming a reservoir in a surface layer of the first contact surface by exposing the first contact surface to Ngas and/or Ogas and/or Are gas and/or a forming gas comprising 95% Ar and 5% H;'}at least partially filling the reservoir with one or more first educts;forming a prebond connection by contacting the first contact surface with the second contact surface; andforming a permanent bond between the first and second contact surface, said permanent bond being at least partially strengthened by reaction of the first educt with a second educt contained in a reaction layer of the second substrate.2. The method as claimed in claim 1 , wherein the formation and/or the strengthening of the permanent bond takes place by diffusion of the first educt into the reaction layer of the second substrate.3. The method as claimed in claim 1 , wherein the formation of the permanent bond takes place at a temperature between room temperature and 200° C. in an hour or less.4. The method as claimed in claim 1 , wherein the permanent bond is an irreversible bond having a bond strength of greater than 1.5 J/m.5. The method as claimed in claim 1 , wherein claim 1 , during the reaction of the first ...

SEMICONDUCTOR DEVICE WITH PROTECTIVE MATERIAL AND METHOD FOR ENCAPSULATING

A semiconductor device includes a plurality of wire bonds formed on a surface of the semiconductor device by bonding each of a plurality of copper wires onto corresponding ones of a plurality of aluminum pads; a protective material is applied around the plurality of wire bonds, the protective material having a first pH; and at least a portion of the semiconductor device and the protective material are encapsulated with an encapsulating material having a second pH, wherein the first pH of the protective material is for neutralizing the second pH of the encapsulating material around the plurality of wire bonds. 1. An encapsulated semiconductor device , comprising:a plurality of wire bonds formed on a surface of the semiconductor device by bonding each of a plurality of copper wires onto corresponding ones of a plurality of aluminum pads;a protective material applied around the plurality of wire bonds, the protective material having a first pH; andat least a portion of the semiconductor device and the protective material encapsulated with an encapsulating material having a second pH,wherein the first pH of the protective material is for neutralizing the second pH of the encapsulating material around the plurality of wire bonds.2. The semiconductor device of wherein the protective material is cured.3. The semiconductor device of claim 2 , wherein the protective material is cured by applying at least one of the group consisting of: thermal energy claim 2 , ultraviolet energy claim 2 , and infrared energy to the semiconductor device.4. The semiconductor device of claim 1 , wherein the protective material is applied to the semiconductor device after the semiconductor device has been heated to a temperature between 100 and 250 degrees Celsius.5. The semiconductor device of claim 1 , wherein the protective material has a pH of greater than about 7.0 claim 1 , and the encapsulating material around at least a portion of the semiconductor device and the protective material has ...

METHOD FOR PERMANENT BONDING OF WAFERS

A method for bonding of a first contact surface of a first substrate to a second contact surface of a second substrate according to the following steps: forming a reservoir in a surface layer on the first contact surface, at least partially filling the reservoir with a first educt or a first group of educts, contacting the first contact surface with the second contact surface for formation of a prebond connection, and forming a permanent bond between the first and second contact surface, at least partially strengthened by the reaction of the first educt with a second educt contained in a reaction layer of the second substrate. 1. Method for bonding of a first contact surface of a first substrate to a second contact surface of a second substrate , said method comprising:forming a reservoir in a surface layer of the first contact surface;at least partially filling of the reservoir with one or more first educts;forming a prebond connection by contacting the first contact surface with the second contact surface; andforming a permanent bond between the first and second contact surface, said permanent bond at least partially strengthened by reaction of the first educt with a second educt contained in a reaction layer of the second substrate.2. Method as claimed in claim 1 , wherein formation and/or strengthening of the permanent bond takes place by diffusion of the first educt into the reaction layer of the second substrate.3. Method as claimed in claim 1 , wherein the formation of the permanent bond takes place at a temperature between room temperature and 200° Celsius.4. Method as claimed in claim 1 , wherein the permanent bond has a bond strength of greater than 1.5 J/m.5. Method as claimed in claim 1 , wherein during the reaction of the first educt with the second educt a reaction product with a greater molar volume than the molar volume of the second educt is formed in the reaction layer of the second substrate.6. Method as claimed in claim 1 , wherein the method ...

Bonding wire for semiconductor device

A bonding wire for a semiconductor device includes a Cu alloy core material and a Pd coating layer on a surface of the Cu alloy core material, and contains Ga and Ge of 0.011 to 1.2% by mass in total, which is able to increase bonding longevity of the ball bonded part in the high-temperature, high-humidity environment, and thus to improve the bonding reliability. The thickness of the Pd coating layer is preferably 0.015 to 0.150 μm. When the bonding wire further contains one or more elements of Ni, Ir, and Pt in an amount, for each element, of 0.011 to 1.2% by mass, it is able to improve the reliability of the ball bonded part in a high-temperature environment at 175° C. or more. When an alloy skin layer containing Au and Pd is further formed on a surface of the Pd coating layer, wedge bondability improves.

THERMOCOMPRESSION BONDING USING PLASMA GAS

Described herein are devices and techniques for thermocompression bonding. A device can include a housing, a platform, and a plasma jet. The housing can define a chamber. The platform can be located within the chamber and can be proximate a thermocompression chip bonder. The plasma jet can be located proximate the platform. The plasma jet can be movable about the platform. The plasma jet can include a nozzle arranged to direct a plasma gas onto the platform. Also described are other embodiments for thermocompression bonding. 1. A compression bonding system comprising:a housing defining a chamber;a platform located within the chamber and proximate a thermocompression chip bonder;a plasma jet located proximate the platform and movable about the platform, the plasma jet including a nozzle arranged to direct a plasma gas onto the platform.2. The compression bonding system of claim 1 , wherein the plasma gas is a mixture.3. The compression bonding system of claim 1 , wherein the plasma gas include a reaction gas and a carrier gas.4. The compression bonding system of claim 3 , wherein the reaction gas comprises about 2% to about 12% of the plasma gas.5. The compression bonding system of claim 3 , herein the reaction gas includes hydrogen or formic acid.6. The compression bonding system of claim 3 , wherein the carrier gas includes helium claim 3 , neon claim 3 , argon claim 3 , krypton claim 3 , xenon claim 3 , or nitrogen.7. The compression bonding system of claim 1 , further comprising:a plurality of sensors; and receive signals from the plurality of sensors, and', 'send signals to a flow component to regulate a flow rate of the plasma gas., 'a circuit configured to8. The compression bonding system of claim 7 , wherein the signals received from the plurality of sensors indicate a pressure within the chamber and the signals sent to the flow component decreases a flow of the plasma gas.9. The compression bonding system of claim 7 , wherein signals received from the ...

Substrate processing method and substrate processing apparatus

본 발명은 산화막 제거 처리의 스루풋을 높여, 생산성을 향상시킬 수 있는 기판 처리 방법을 제공한다. 표면에 실리콘 산화막(202)이 형성된 웨이퍼 W를 챔버(40)에 수용하고, 챔버(40) 내에 불화수소 가스와 암모니아 가스를 공급하여 실리콘 산화막(202)을 반응 생성물(AFS)로 변질시키는 COR 공정과, 챔버(40) 내로의 불화수소 가스의 공급을 정지함과 아울러 챔버(40) 내에 질소 가스를 공급하는 것에 의해, COR 공정에서 생성한 반응 생성물을 승화시켜 웨이퍼 W로부터 제거하는 PHT 공정을, 복수회 반복하여 실행한다.

Surface selective atomic layer deposition using hydrosilylation passivation

公开了用于通过原子层沉积选择性地沉积膜的方法。基板表面通过硅氢加成来钝化以防止沉积，并允许在未钝化的表面上选择性沉积。

Material layer, semiconductor device including the same, and fabrication methods thereof

본 발명은 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법에 관한 것으로서, 더욱 구체적으로는 기판 상에 실리콘 소스를 공급하는 단계; 상기 기판 상에 탄소 소스를 공급하는 단계; 상기 기판 상에 산소 소스를 공급하는 단계; 상기 기판 상에 질소 소스를 공급하는 단계; 및 상기 기판 상에 수소를 공급하는 단계를 포함하는 SiOCN 물질막의 형성 방법을 제공한다. 본 발명의 물질막 형성 방법을 이용하면 저온에서도 습식 식각 내성과 전기적 특성이 모두 우수한 물질막을 형성할 수 있는 효과가 있다. The present invention relates to a material film, a semiconductor device including the same, and a method for manufacturing the same, and more particularly, to a method comprising: supplying a silicon source on a substrate; supplying a carbon source on the substrate; supplying an oxygen source on the substrate; supplying a nitrogen source on the substrate; and supplying hydrogen on the substrate. When the material film forming method of the present invention is used, it is possible to form a material film excellent in both wet etching resistance and electrical properties even at a low temperature.

Methode for manufacturing gallium nitride substrate using the hydride vapor phase epitaxy

본 발명은 수소화물 기상증착법(HVPE)을 이용한 질화갈륨 기판의 제조 방법을 개시한다. 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 사파이어 기판 상에 암모니아(NH 3 ) 가스를 주입하는 제1 표면 처리 단계; 상기 사파이어 기판 상에 상기 암모니아 가스 및 염화 수소(HCl) 가스를 주입하여 버퍼층을 형성하는 단계; 상기 사파이어 기판 상에 상기 암모니아 가스를 주입하는 제2 표면 처리 단계; 및 상기 사파이어 기판 상에 암모니아:염화 수소 가스의 유량 비를 단계별로 감소시키면서 질화갈륨(GaN)을 성장시키는 단계를 포함하는 것을 특징으로 한다. The present invention discloses a method for producing a gallium nitride substrate using hydride vapor deposition (HVPE). A method of manufacturing a gallium nitride substrate according to an embodiment of the present invention includes: a first surface treatment step of injecting ammonia (NH 3 ) gas onto a sapphire substrate; Injecting the ammonia gas and hydrogen chloride (HCl) gas onto the sapphire substrate to form a buffer layer; A second surface treatment step of injecting the ammonia gas onto the sapphire substrate; And growing gallium nitride (GaN) while decreasing the flow rate ratio of ammonia: hydrogen chloride gas on the sapphire substrate in stages.

Novel mask removal process strategy for vertical nand device

반도체 기판에서 도핑된 비정질 탄소 마스크를 제거하는 방법이 개시된다. 상기 방법은 기판 처리에 사용되는 플라즈마를 발생시키는 단계; 및 상기 기판을 상기 플라즈마에 노출시켜서 상기 기판을 처리하는 단계를 포함하며, 상기 플라즈마는 산소 함유 가스, 할로겐 함유 가스, 및 수소 함유 가스를 포함한다. 상기 도핑된 비정질 탄소 마스크는 붕소 도핑된 비정질 탄소 마스크 또는 질소 도핑된 비정질 탄소 마스크일 수 있다. 상기 방법은 약 1,000 옹스트롱/분 내지 약 12,000 옹스트롱/분 범위의 마스크 제거 속도를 나타낼 수 있다. 나아가, 기판 필름에서 발견되는 결함 또는 핀홀의 양을 감소시키기 위해, 플라즈마 처리 전, 플라즈마 처리 후, 또는 이들 두 경우 모두에, 상기 기판에 가스가 적용될 수 있다. A method of removing a doped amorphous carbon mask from a semiconductor substrate is disclosed. The method includes generating a plasma used for processing a substrate; And exposing the substrate to the plasma to process the substrate, wherein the plasma includes an oxygen-containing gas, a halogen-containing gas, and a hydrogen-containing gas. The doped amorphous carbon mask may be a boron doped amorphous carbon mask or a nitrogen doped amorphous carbon mask. The method can exhibit a mask removal rate ranging from about 1,000 Angstroms/minute to about 12,000 Angstroms/minute. Furthermore, to reduce the amount of defects or pinholes found in the substrate film, gas may be applied to the substrate before, after plasma treatment, or in both cases.

Anisotropic conductive film and connected structure

Anisotropic conductive films, each including an insulating adhesive layer and conductive particles insulating adhesive layer in a lattice-like manner. Among center distances between an arbitrary conductive particle and conductive particles adjacent to the conductive particle, the shortest distance to the conductive particle is a first center distance; the next shortest distance is a second center distance. These center distances are 1.5 to 5 times the conductive particles' diameter. The arbitrary conductive particle, conductive particle spaced apart from the conductive particle by the first center distance, conductive particle spaced apart from the conductive particle by first center distance or second center distance form an acute triangle. Regarding this acute triangle, an acute angle formed between a straight line orthogonal to a first array direction passing through the conductive particles and second array direction passing through conductive particles being 18 to 35□. These anisotropic conductive films have stable connection reliability in COG connection.

Method for permanent bonding of wafers

Method of forming a film and fabrication method of a semiconductor device

본 발명은 박막 형성 방법 및 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판을 제공하는 단계; 환원성 분위기에서 상기 반도체 기판을 제 1 표면처리하는 단계; 인터페이스층을 형성하기 위하여 상기 제 1 표면처리된 상기 반도체 기판을 질화 분위기에서 제 2 표면처리하는 단계; 및 상기 인터페이스층 위에 절연층을 형성하는 단계를 포함하는 박막 형성 방법을 제공한다. 본 발명의 박막 형성 방법 및 반도체 소자의 제조 방법을 이용하면 보다 신속하면서로 누설 전류가 적으며 전기적 특성이 우수한 반도체 소자를 제조할 수 있는 효과가 있다.

Novel mask removal process strategy for vertical nand device

A method for removing a doped amorphous carbon mask from a semiconductor substrate is disclosed. The method comprises generating a plasma to be used in treating the substrate, wherein the plasma comprises an oxygen containing gas, a halogen containing gas, and a hydrogen containing gas; and treating the substrate by exposing the substrate to the plasma. The doped amorphous carbon mask can be a boron doped amorphous carbon mask or a nitrogen doped amorphous carbon mask. The method can result in a mask removal rate ranging from about 1,000 ngstrms/minute to about 12,000 ngstrms/minute. Further, gases can be applied to the substrate before plasma treatment, after plasma treatment, or both to reduce the amount of defects or pinholes found in the substrate film.

Removal method and processing method

Method for permanently bonding wafers

本发明涉及用于永久接合晶片的方法。具体地，本发明涉及将第一基板(1)的第一接触表面(3)接合至第二基板(2)的第二接触表面(4)的方法，该方法具有以下步骤：‑通过将第一接触表面(3)暴露于N 2 气和/或O 2 气和/或Ar气和/或包含95%Ar和5%H 2 的形成气体，在所述第一接触表面(3)的表面层(6)中形成贮液槽(5)，‑用第一起始物或第一组起始物至少部分填充该贮液槽(5)，‑使第一接触表面(3)与第二接触表面(4)接触以形成预接合连接，和在所述第一和第二接触表面(3,4)之间形成永久接合，通过使所述第一起始物与在所述第二基板(2)的反应层(7)中含有的第二起始物反应来至少部分强化该永久接合。

Argon addition for remote plasma oxidation

구조들의 등각 라디칼 산화를 위한 방법들이 제공된다. 일 구현에서, 방법은 수소를 처리 챔버 내로 제1 유량으로 유동시키는 단계를 포함하고, 여기서 처리 챔버는 처리 챔버에 위치된 기판을 갖는다. 방법은 산소를 전구체 활성화기 내로 제2 유량으로 유동시키는 단계를 더 포함한다. 방법은 아르곤을 전구체 활성화기 내로 제3 유량으로 유동시키는 단계를 더 포함한다. 방법은 전구체 활성화기에서 산소 및 아르곤으로부터 플라즈마를 생성하는 단계를 더 포함한다. 방법은, 처리 챔버 내로 플라즈마를 유동시키는 단계를 더 포함하고, 여기서 플라즈마는, 활성화된 처리 가스를 생성하기 위해 수소 가스와 혼합된다. 방법은, 기판 상에 산화물 막을 형성하기 위해 기판을 활성화된 가스에 노출시키는 단계를 더 포함한다. 산화물 막의 성장 속도는 제3 유량을 조절함으로써 제어된다.

Method for forming metal film and storage medium

CVD에 의해 고 스루풋으로 불순물이 적은 금속막을 성막할 수 있는 금속막의 성막 방법을 제공한다. 처리 용기내에 피처리 기판을 배치하여, 피처리 기판상에, 분자 구조 중에 질소-탄소 결합을 가지는 배위자를 갖고, 배위자 중의 질소가 금속에 배위한 구조를 가지는 금속 함유 화합물 가스와, 환원 가스로서의 암모니아를 공급하여, CVD에 의해 초기 금속막을 성막하고, 그 후, 처리 용기내에 수소 가스를 공급하여 피처리 기판에 대해서 수소 처리를 행하고, 그 후, 처리 용기내를, 암모니아를 포함하는 분위기로 하고, 그 후, 피처리 기판에 형성된 초기 금속막 상에, 초기 금속막을 성막할 때의 금속 함유 화합물 가스와, 환원 가스로서의 수소 가스를 공급하여, CVD에 의해 주 금속막을 성막한다. Provided is a method for forming a metal film capable of forming a metal film having less impurities with high throughput by CVD. A process for producing a semiconductor device, comprising: disposing a substrate to be processed in a processing vessel; forming a metal-containing compound gas having a ligand having a nitrogen-carbon bond in a molecular structure in the molecule, Then, an initial metal film is formed by CVD. Thereafter, hydrogen gas is supplied into the processing vessel to perform hydrogen treatment on the target substrate. Thereafter, the atmosphere in the processing vessel is changed to an atmosphere containing ammonia, Thereafter, a metal-containing compound gas at the time of forming the initial metal film and hydrogen gas as a reducing gas are supplied onto the initial metal film formed on the substrate to be processed, and the main metal film is formed by CVD.

Notched gate structure fabrication

A method includes providing a structure having a first region and a second region, the first region including a first channel region, the second region including a second channel region; forming a gate stack layer over the first and second regions; patterning the gate stack layer, thereby forming a first gate stack over the first channel region and a second gate stack over the second channel region; and laterally etching bottom portions of the first and second gate stacks by applying different etchant concentrations to the first and second regions simultaneously, thereby forming notches at the bottom portions of the first and second gate stacks.

Method of manufacturing semiconductor device, substrate processing apparatus, and program

Thereby suppressing the generation of particles when a film is formed on the substrate. A step of supplying a source gas to a substrate in a processing chamber; a step of discharging a source gas from the processing chamber; a step of supplying an oxygen-containing gas to the substrate in the processing chamber; a step of discharging an oxygen- Comprising the steps of: supplying a hydrogen-containing gas to a substrate in a process chamber; and performing a cycle of performing a process of discharging a hydrogen-containing gas from the process chamber in a predetermined number of times, thereby forming a film on the substrate, At least one of the gas discharging effect and the efficiency in the step of discharging the hydrogen-containing gas and the gas discharging effect and the efficiency in the step of discharging the hydrogen-containing gas are made larger than the gas discharging effect and / or efficiency in the step of discharging the starting gas.

Bonding wire for semiconductor device

A bonding wire includes a Cu alloy core material, and a Pd coating layer formed on the Cu alloy core material. The bonding wire contains at least one element selected from Ni, Zn, Rh, In, Ir, and Pt. A concentration of the elements in total relative to the entire wire is 0.03% by mass or more and 2% by mass or less. When measuring crystal orientations on a cross-section of the core material in a direction perpendicular to a wire axis of the bonding wire, a crystal orientation <100> angled at 15 degrees or less to a wire axis direction has a proportion of 50% or more among crystal orientations in the wire axis direction. An average crystal grain size in the cross-section of the core material in the direction perpendicular to the wire axis of the bonding wire is 0.9 μm or more and 1.3 μm or less.

Heat treatment method

실리콘-함유 막들의 원자층 증착에서의 선택적인 억제

원자층 증착에 의해 증착된 실리콘-함유 막들의 증착을 선택적으로 억제하는 방법들이 제공된다. 선택적인 억제는 수소-함유 억제제에 대한 실리콘-함유 전구체의 흡착된 층의 노출, 및 일부 예들에서, 제 2 반응물질에 대한 흡착된 층의 노출 전에, 수소-함유 억제제에 대한 실리콘-함유 전구체의 흡착된 층의 노출을 수반한다. 수소-함유 억제제에 대한 노출은 플라즈마를 사용하여 수행될 수도 있고, 그리고 방법들은 실리콘-함유 막들의 열적 ALD 또는 PEALD (plasma enhanced atomic layer deposition) 에서 선택적인 억제에 적합하다.

Cleaning method and method of manufacturing semiconductor device

A technique for improving cleaning efficiency after a film forming process is performed is provided. Provided is a method of cleaning a processing chamber after a formation of a film on a substrate, the method including: (a) supplying a gas containing hydrogen and fluorine into the processing chamber heated to a first temperature; (b) elevating an inner temperature of the processing chamber to a second temperature higher than the first temperature; and (c) supplying a gas containing fluorine into the processing chamber heated to the second temperature, wherein the first temperature is a temperature whereat the gas containing fluorine is not activated, and the second temperature is a temperature whereat the gas containing fluorine is activated.

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

본 발명은 기판 상에 막을 형성할 때에 있어서의 파티클의 발생을 억제한다. 처리실 내의 기판에 대하여 제1 노즐을 통해서 원료 가스를 공급하는 공정과, 처리실 내의 기판에 대하여 석영에 의해 구성되고 제1 노즐과는 상이한 제2 노즐을 통해서 산소 함유 가스를 공급하는 공정과, 처리실 내의 기판에 대하여 제2 노즐을 통해서 수소 함유 가스를 공급하는 공정을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 기판 상에 막을 형성하는 공정을 갖고, 막을 형성하는 공정을 행하기 전에, 제2 노즐의 표면을, 표면으로부터 15㎛ 이상 30㎛ 이하의 범위 내의 깊이로 에칭하는 공정을 더 갖는다.

Notched gate structure fabrication

A method includes providing a substrate having a channel region, forming a gate stack layer over the channel region, forming a patterned hard mask over the gate stack layer, etching a top portion of the gate stack layer through openings in the patterned hard mask with a first etchant, etching a middle portion and a bottom portion of the gate stack layer with a second etchant that includes a passivating gas. A gate stack is formed with a passivation layer deposited on sidewalls of the gate stack. The method also includes etching the gate stack with a third etchant, thereby removing a bottom portion of the passivation layer and recessing a bottom portion of the gate stack.

热处理方法

本发明提供一种即使是形成着自然氧化膜的半导体衬底也能够将掺杂剂较浅地导入的热处理方法。进行将成膜着包含掺杂剂的薄膜的半导体晶圆在包含氢气的气氛中加热至退火温度(T1)的氢气退火。在包含掺杂剂的薄膜与半导体晶圆之间不可避免地形成着自然氧化膜，但通过进行氢气退火，而掺杂剂原子相对容易地在自然氧化膜中扩散并集聚在半导体晶圆的表面与自然氧化膜的界面处。接着，在氮气气氛中将半导体晶圆预加热至预加热温度(T2)之后，进行将半导体晶圆的表面小于1秒地加热至峰值温度(T3)的闪光加热处理。掺杂剂原子从半导体晶圆的表面较浅地扩散并活化，能够获得低电阻且极浅的结。

Anisotropic conductive film and connected structure

Anisotropic conductive films, each including an insulating adhesive layer and conductive particles insulating adhesive layer in a lattice-like manner. Among center distances between an arbitrary conductive particle and conductive particles adjacent to the conductive particle, the shortest distance to the conductive particle is a first center distance; the next shortest distance is a second center distance. These center distances are 1.5 to 5 times the conductive particles' diameter. The arbitrary conductive particle, conductive particle spaced apart from the conductive particle by the first center distance, conductive particle spaced apart from the conductive particle by first center distance or second center distance form an acute triangle. Regarding this acute triangle, an acute angle formed between a straight line orthogonal to a first array direction passing through the conductive particles and second array direction passing through conductive particles being 18 to 35°. These anisotropic conductive films have stable connection reliability in COG connection.

半導体装置

【課題】電気特性の変動を抑制すると共に、信頼性を向上させる酸化物半導体を有するトランジスタを有する半導体装置を提供する。【解決手段】トランジスタを有する半導体装置であって、トランジスタ１００は、第１の絶縁膜上に設けられ、第１の絶縁膜１０８上の酸化物半導体膜１１０と、酸化物半導体膜上のゲート絶縁膜１１２と、ゲート絶縁膜上のゲート電極１１４と、酸化物半導体膜及びゲート電極上の第２の絶縁膜１１８と、酸化物半導体膜と電気的に接続されるソース電極及びドレイン電極１２２ａ、ｂと、を有する。第１の絶縁膜は、酸素を有し、第２の絶縁膜は、水素を有し、酸化物半導体膜は、ゲート絶縁膜と接する第１の領域１１０ａと、第２の絶縁膜と接する第２の領域１１０ｂ、ｃと、を有し、第１の絶縁膜は、第１の領域と重なる第３の領域と、第２の領域と重なる第４の領域と、を有し、第４の領域は、第３の領域よりも不純物元素の濃度が高い。【選択図】図１

クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム

【課題】膜を形成する処理を行った後の処理室内のクリーニング効率を向上させる。【解決手段】基板上に膜を形成する処理が行われた後の処理室内をクリーニングする方法であって、第１温度に加熱した処理室内へ水素およびフッ素を含むガスを供給する工程と、処理室内の温度を第１温度よりも高い第２温度に昇温する工程と、第２温度に加熱した処理室内へフッ素を含むガスを供給する工程と、を有し、第１温度はフッ素を含むガスが活性化しない温度とし、第２温度はフッ素を含むガスが活性化する温度とする。【選択図】 図１

반도체 장치, 상기 반도체 장치를 가지는 표시 장치, 상기 표시 장치를 가지는 표시 모듈, 및 상기 반도체 장치, 상기 표시 장치, 및 상기 표시 모듈을 가지는 전자기기

본 발명은 산화물 반도체를 가지는 트랜지스터를 가지는 반도체 장치에 있어서, 전기 특성의 변동을 억제함과 동시에, 신뢰성을 향상시키는 것을 과제로 한다. 트랜지스터를 가지는 반도체 장치이며, 트랜지스터는 제 1 절연막 위에 형성되고, 트랜지스터는 제 1 절연막 위의 산화물 반도체막과, 산화물 반도체막 위의 게이트 절연막과, 게이트 절연막 위의 게이트 전극과, 산화물 반도체막 및 게이트 전극 위의 제 2 절연막과, 산화물 반도체막과 전기적으로 접속되는 소스 전극 및 드레인 전극을 가지고, 제 1 절연막은 산소를 가지고, 제 2 절연막은 수소를 가지고, 산화물 반도체막은 게이트 절연막과 접하는 제 1 영역과, 제 2 절연막과 접하는 제 2 영역을 가지고, 제 1 절연막은 제 1 영역과 중첩되는 제 3 영역과, 제 2 영역과 중첩되는 제 4 영역을 가지고, 제 4 영역은 제 3 영역보다 불순물 원소의 농도가 높다.

낮은 유전상수를 가지는 유전막의 형성 방법 및 형성 장치

본 발명은 기판 상에 실리콘 함유 가스를 분사하는 제1 공정; 상기 기판 상에 질소 함유 가스와 산소 함유 가스를 분사하는 제2 공정; 및 상기 기판 상에 탄소 함유 가스와 수소 함유 가스를 분사하는 제3 공정을 포함하는, 낮은 유전상수를 가지는 유전막 형성 방법 및 형성 장치를 제공한다.

半导体热处理方法

本发明公开配置扩散控制膜，从而，仅在设定区域中，界面的陷阱电荷被钝化的半导体热处理方法。在本发明中，通过以往的热处理工序，在半导体元件的所有区域中，为了解决在相同条件下，执行氢或氘热处理的问题而配置氢或氘无法透过的扩散控制膜，在半导体元件的各个区域中，执行不同的氢或氘热处理，从而执行在半导体元件最优化的热处理。

반도체 집적 회로 장치의 콘택 플러그 형성방법

반도체 집적 회로 장치의 콘택 플러그 형성방법에 관한 기술이다. 본 발명의 실시예들은 내부에 처리 공간을 가지며, 상기 처리 공간의 하부 영역에 위치하며 반도체 기판이 안착되는 기판 지지부와, 상기 처리 공간의 상부 영역에 위치되며 상기 반도체 기판으로 가스를 분사하기 위한 가스 분사부를 포함하는 공정 챔버를 구비하는 기판 처리 장치내에서 콘택 플러그를 형성하는 방법으로서, 상기 처리 공간 내부에 로딩된 상기 반도체 기판 상부에 콘택홀을 구비한 층간 절연막을 제공하는 단계; 상기 콘택홀 내벽부 및 상기 층간 절연막 상부 표면에 핵생성층을 형성하는 단계; 상기 콘택홀 하부 영역의 상기 핵생성층 상에 세미 벌크층을 형성하는 단계; 상기 세미 벌크층 및 상기 노출된 핵생성층 표면상에 인히비터층을 하는 단계; 및 상기 콘택홀 내부가 충진되도록 상기 세미 벌크층 상부에 메인 벌크층을 형성하는 단계를 포함한다.

반도체 장치, 상기 반도체 장치를 가지는 표시 장치, 상기 표시 장치를 가지는 표시 모듈, 및 상기 반도체 장치, 상기 표시 장치, 및 상기 표시 모듈을 가지는 전자기기

본 발명은 산화물 반도체를 가지는 트랜지스터를 가지는 반도체 장치에 있어서, 전기 특성의 변동을 억제함과 동시에, 신뢰성을 향상시키는 것을 과제로 한다. 트랜지스터를 가지는 반도체 장치이며, 트랜지스터는 제 1 절연막 위에 형성되고, 트랜지스터는 제 1 절연막 위의 산화물 반도체막과, 산화물 반도체막 위의 게이트 절연막과, 게이트 절연막 위의 게이트 전극과, 산화물 반도체막 및 게이트 전극 위의 제 2 절연막과, 산화물 반도체막과 전기적으로 접속되는 소스 전극 및 드레인 전극을 가지고, 제 1 절연막은 산소를 가지고, 제 2 절연막은 수소를 가지고, 산화물 반도체막은 게이트 절연막과 접하는 제 1 영역과, 제 2 절연막과 접하는 제 2 영역을 가지고, 제 1 절연막은 제 1 영역과 중첩되는 제 3 영역과, 제 2 영역과 중첩되는 제 4 영역을 가지고, 제 4 영역은 제 3 영역보다 불순물 원소의 농도가 높다.

기판처리장치 및 기판처리방법

본 발명은 패턴이 형성된 기판이 내부에서 처리되는 공간이 형성된 챔버; 상기 챔버의 내부에 설치되며, 기판이 탑재 지지되는 기판지지부; 상기 챔버에 설치되며, 기판에 증착되는 소스가스를 상기 챔버의 내부 제1영역으로 분사하는 제1소스가스 분사부; 상기 챔버에 설치되며, 상기 소스가스가 기판에 증착되도록 상기 챔버의 내부 제2영역으로 산소를 함유한 반응가스를 분사하면서 13.56MHz ∼ 950MHz의 주파수로 플라즈마 처리하는 제1반응가스 분사부; 및 상기 챔버에 설치되며, 상기 소스가스가 기판에 증착되도록 상기 챔버의 내부 제4영역으로 수소를 함유한 반응가스를 분사하면서 산소를 함유한 반응가스를 플라즈마 처리하는 주파수와 상이한 주파수로 플라즈마 처리하는 제2반응가스 분사부를 포함하고, 상기 챔버에는 상기 제4영역과 상기 제1영역 사이로 퍼지가스를 분사하는 퍼지가스 분사부가 더 설치된 기판처리장치 및 기판처리방법에 관한 것이다.

기판처리장치 및 기판처리방법

본 발명은 패턴이 형성된 기판이 내부에서 처리되는 공간이 형성된 챔버; 상기 챔버의 내부에 설치되며, 기판이 탑재 지지되는 기판지지부; 상기 챔버에 설치되며, 기판에 증착되는 소스가스를 상기 챔버의 내부 제1영역으로 분사하는 제1소스가스 분사부; 상기 챔버에 설치되며, 상기 소스가스가 기판에 증착되도록 상기 챔버의 내부 제2영역으로 산소를 함유한 반응가스를 분사하면서 13.56MHz ∼ 950MHz의 주파수로 플라즈마 처리하는 제1반응가스 분사부; 및 상기 챔버에 설치되며, 상기 소스가스가 기판에 증착되도록 상기 챔버의 내부 제4영역으로 수소를 함유한 반응가스를 분사하면서 450KHz ∼ 1MHz의 주파수로 플라즈마 처리하는 제2반응가스 분사부를 포함하는 기판처리장치 및 기판처리방법에 관한 것이다.

氧化矽膜形成方法

本發明之課題係提供一種技術，係實質上不使用強力的氧化劑(O 3 、O 2 電漿等)，而在比較低溫下之成膜溫度中，可邊抑制製程損傷邊效率良好地形成高密度、高絕緣耐性之氧化矽膜。本發明之解決手段係一種於基體上形成氧化矽膜之方法，供給含溴之鹵化矽(例如SiBr 4 )、H 2 O、C 5 H 5 N至成膜裝置內，並於成膜裝置內之基體上形成氧化矽膜。

酸化珪素膜形成方法

【課題】強力な酸化剤（Ｏ３，Ｏ２プラズマ等）を、実質上、用いないで、比較的低温下での成膜温度において、プロセスダメージが抑制されながら高密度・高絶縁耐性の酸化珪素膜を効率良く形成できる技術を提供することである。【解決手段】基体上に酸化珪素膜を形成する方法であって、成膜装置内にＳｉＢｒｎＸ４-ｎ，Ｈ２Ｏ，Ｃ５Ｈ５Ｎが供給され、成膜装置内の基体上に酸化珪素膜が形成される酸化珪素膜形成方法。【選択図】 図７

金属膜の形成方法及び成膜装置

【課題】基板に成膜される金属膜の膜厚の面内分布を制御することができる技術を提供する。【解決手段】本開示の一態様による金属膜の形成方法は、基板を収容する処理容器内に、金属原料ガスとプラズマ励起ガスとを含む第１のガスと、還元ガスとプラズマ励起ガスとを含む第２のガスと、を供給し、プラズマＣＶＤ法により、前記基板の上に第１の金属膜を形成する工程と、前記第１の金属膜を形成する工程の後、前記処理容器内に、前記金属原料ガスと前記プラズマ励起ガスとを含む第３のガスと、前記還元ガスと前記プラズマ励起ガスとを含む第４のガスと、を供給し、プラズマＣＶＤ法により、前記第１の金属膜の上に第２の金属膜を形成する工程と、を有する。【選択図】図１

Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module

In a semiconductor device including a transistor, the transistor is provided over a first insulating film, and the transistor includes an oxide semiconductor film over the first insulating film, a gate insulating film over the oxide semiconductor film, a gate electrode over the gate insulating film, a second insulating film over the oxide semiconductor film and the gate electrode, and a source and a drain electrodes electrically connected to the oxide semiconductor film. The first insulating film includes oxygen. The second insulating film includes hydrogen. The oxide semiconductor film includes a first region in contact with the gate insulating film and a second region in contact with the second insulating film. The first insulating film includes a third region overlapping with the first region and a fourth region overlapping with the second region. The impurity element concentration of the fourth region is higher than that of the third region.

半導體裝置退火的方法

本發明揭露配置擴散控制膜，從而，僅在設定區域中，界面的陷阱電荷被鈍化的半導體裝置退火的方法。在本發明中，藉由以往的退火製程，在半導體裝置的所有區域中，為了解決在相同條件下，執行氫或氘退火的問題而配置氫或氘無法透過的擴散控制膜，在半導體裝置的各個區域中，執行不同的氫或氘退火，從而執行在半導體裝置最優化的退火。

반도체 열처리방법

확산제어막이 배치되어 설정된 영역에서만 계면의 트랩전하가 패시베이션될 수 있는 반도체 열처리방법이 개시된다. 본 명세서에서는 종래의 열처리공정을 통하여 반도체 소자의 모든 영역에서 동일한 조건에서 수소 또는 중수소 열처리가 수행되는 문제점을 해결하기 위하여 수소 또는 중수소가 투과되지 못하는 확산제어막을 배치하여 반도체 소자의 각각의 영역에서 차등적인 수소 또는 중수소 열처리가 수행되도록 하여 반도체 소자에 최적화된 열처리가 수행될 수 있도록 한다.

반도체 장치의 제조 방법, 기판 처리 장치 및 컴퓨터 프로그램

본 발명은 처리 용기 내에서의 이물의 발생을 억제한다. 처리 용기 내의 기판에 대하여 원료 가스를 공급하는 공정; 및 처리 용기 내의 기판에 대하여 반응 가스를 공급하는 공정;을 포함하고, 원료 가스를 공급하는 공정에서는 제1 유량으로 처리 용기의 개구부의 내벽에 대하여 불활성 가스를 공급하고, 반응 가스를 공급하는 공정에서는 제1 유량보다 작은 제2 유량으로 처리 용기의 개구부의 내벽에 대하여 상기 불활성 가스를 공급한다.

유전체 막들의 라디칼 보조 경화

본원에서 설명되는 실시예들은 일반적으로, 막의 수소 함유량을 감소시키기 위한 장치 및 방법들에 관한 것이다. 장치는, 챔버 바디, 리프트 메커니즘에 커플링된 지지 부재, 및 수소 라디칼들의 소스를 포함할 수 있다. 챔버는, 제 1 단부에서 수소 라디칼들의 소스와 커플링되고 제 2 단부에서 챔버 바디와 커플링된 라디칼 도관을 가질 수 있다. 챔버는 리드 림과 커플링된 듀얼-채널 샤워헤드를 가질 수 있다. 듀얼-채널 샤워헤드는 지지 부재와 라디칼 소스 사이에 배치될 수 있다. 샤워헤드는 지지 부재를 향할 수 있다. 방법들은, 챔버에서 기판 상에 약 1 % 내지 약 50 %의 수소 함유량을 갖는 제 1 막을 형성하는 단계, 및 감소된 수소 함유량을 갖는 제 2 막을 형성하기 위해, 수소 라디칼들에 제 1 막을 노출시키는 단계를 포함할 수 있다.

半導體裝置退火的方法

本發明揭露配置擴散控制膜，從而，僅在設定區域中，界面的陷阱電荷被鈍化的半導體裝置退火的方法。在本發明中，藉由以往的退火製程，在半導體裝置的所有區域中，為了解決在相同條件下，執行氫或氘退火的問題而配置氫或氘無法透過的擴散控制膜，在半導體裝置的各個區域中，執行不同的氫或氘退火，從而執行在半導體裝置最優化的退火。

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

성막 처리의 생산성이나 조성비의 제어성을 향상시킨다. 처리실 내의 기판에 대하여 제1 원소와 탄소와의 화학 결합을 포함하는 원료 가스와 제1 촉매 가스를 공급하여, 제1층을 형성하는 공정과, 처리실 내의 원료 가스와 제1 촉매 가스를 배기계로부터 배기하는 공정과, 처리실 내의 기판에 대하여 제2 원소를 포함하는 반응 가스와 제2 촉매 가스를 공급하여, 제1층을 개질하여, 제2층을 형성하는 공정과, 처리실 내의 반응 가스와 제2 촉매 가스를 배기계로부터 배기하는 공정을 비동시로 행하는 사이클을 소정 횟수 행함으로써, 기판 상에, 제1 원소, 제2 원소 및 탄소를 포함하는 막을 형성하는 공정을 갖고, 사이클을 소정 횟수 행할 때의 적어도 특정한 사이클에서는, 제1층을 형성하는 공정 및 제2층을 형성하는 공정 중 적어도 어느 하나의 공정에서, 배기계를 폐색한 상태에서 각 가스를 처리실 내에 공급해서 봉입한다.

氧化矽膜形成方法

本發明之課題係提供一種技術，係實質上不使用強力的氧化劑(O 3 、O 2 電漿等)，而在比較低溫下之成膜溫度中，可邊抑制製程損傷邊效率良好地形成高密度、高絕緣耐性之氧化矽膜。本發明之解決手段係一種於基體上形成氧化矽膜之方法，供給含溴之鹵化矽(例如SiBr 4 )、H 2 O、C 5 H 5 N至成膜裝置內，並於成膜裝置內之基體上形成氧化矽膜。

금속막의 형성 방법 및 성막 장치

본 발명은, 기판에 성막되는 금속막의 막 두께의 면내 분포를 제어할 수 있는 기술을 제공한다. 본 개시의 일 형태에 의한 금속막의 형성 방법은, 기판을 수용하는 처리 용기 내에, 금속 원료 가스와 플라스마 여기 가스를 포함하는 제1 가스와, 환원 가스와 플라스마 여기 가스를 포함하는 제2 가스를 공급하여, 플라스마 CVD법에 의해, 상기 기판 상에 제1 금속막을 형성하는 공정과, 상기 제1 금속막을 형성하는 공정 후, 상기 처리 용기 내에, 상기 금속 원료 가스와 상기 플라스마 여기 가스를 포함하는 제3 가스와, 상기 환원 가스와 상기 플라스마 여기 가스를 포함하는 제4 가스를 공급하여, 플라스마 CVD법에 의해, 상기 제1 금속막 상에 제2 금속막을 형성하는 공정을 갖는다.

金屬膜之形成方法及成膜裝置

本發明之課題為提供一種可控制成膜於基板之金屬膜的膜厚面內分佈之技術。 本揭示一樣態之金屬膜之形成方法具有以下工序：將包含有金屬原料氣體與電漿激發氣體之第1氣體，以及包含有還原氣體與電漿激發氣體之第2氣體供應至收納有基板之處理容器內，並藉由電漿CVD法來於該基板上形成第1金屬膜之工序；以及在形成該第1金屬膜之工序後，將包含有該金屬原料氣體與該電漿激發氣體之第3氣體，以及包含有該還原氣體與該電漿激發氣體之第4氣體供應至該處理容器內，並藉由電漿CVD法來於該第1金屬膜上形成第2金屬膜之工序。

낮은 유전상수를 가지는 유전막의 형성 방법 및 형성 장치

본 발명은 기판 상에 실리콘 함유 가스를 분사하는 제1 공정; 상기 기판 상에 질소 함유 가스와 산소 함유 가스를 분사하는 제2 공정; 및 상기 기판 상에 탄소 함유 가스와 수소 함유 가스를 분사하는 제3 공정을 포함하는, 낮은 유전상수를 가지는 유전막 형성 방법 및 형성 장치를 제공한다.

열처리 방법

[과제] 자연 산화막이 형성된 반도체 기판이어도 도펀트를 얕게 도입할 수 있는 열처리 방법을 제공한다. [해결 수단] 도펀트를 포함하는 박막이 성막된 반도체 웨이퍼를 수소를 포함하는 분위기 중에서 어닐링 온도(T1)로 가열하는 수소 어닐링을 실시한다. 도펀트를 포함하는 박막과 반도체 웨이퍼의 사이에는 불가피적으로 자연 산화막이 형성되어 있는 것이지만, 수소 어닐링을 실시함으로써, 도펀트 원자는 비교적 용이하게 자연 산화막 안을 확산하여 반도체 웨이퍼의 표면과 자연 산화막의 계면에 집적한다. 다음으로, 질소 분위기 중에서 반도체 웨이퍼를 예비 가열 온도(t2)로 예비 가열한 후에, 반도체 웨이퍼의 표면을 피크 온도(T3)로 1초 미만 가열하는 플래시 가열 처리를 실시한다. 도펀트 원자가 반도체 웨이퍼의 표면으로부터 얕게 확산하여 활성화되고, 저저항 및 극히 얕은 접합을 얻을 수 있다.

Heat treatment method for dopant introduction

Hydrogen annealing for heating a semiconductor wafer on which a thin film containing a dopant is deposited to an annealing temperature under an atmosphere containing hydrogen is performed. A native oxide film is inevitably formed between the thin film containing the dopant and the semiconductor wafer, however, by performing hydrogen annealing, the dopant atoms diffuse relatively easily in the native oxide film and accumulate at the interface between the front surface of the semiconductor wafer and the native oxide film. Subsequently, the semiconductor wafer is preheated to a preheating temperature under a nitrogen atmosphere, and then, flash heating treatment in which the front surface of the semiconductor wafer is heated to a peak temperature for less than one second is performed. The dopant atoms are diffused and activated in a shallow manner from the front surface of the semiconductor wafer, thus, the low-resistance and extremely shallow junction is obtained.

熱處理方法

本發明提供一種即使係形成有自然氧化膜之半導體基板亦可將摻雜劑較淺地導入之熱處理方法。 進行將成膜有包含摻雜劑之薄膜之半導體晶圓於包含氫氣之氣氛中加熱至退火溫度T1之氫氣退火。於包含摻雜劑之薄膜與半導體晶圓之間不可避免地形成有自然氧化膜，但藉由進行氫氣退火，而摻雜劑原子相對容易地於自然氧化膜中擴散並集聚於半導體晶圓之表面與自然氧化膜之界面處。接著，於氮氣氣氛中將半導體晶圓預加熱至預加熱溫度T2之後，進行將半導體晶圓之表面未達1秒地加熱至峰值溫度T3之閃光加熱處理。摻雜劑原子自半導體晶圓之表面較淺地擴散並活化，可獲得低電阻且極淺之接合。

热处理方法

本发明提供一种即使是形成着自然氧化膜的半导体衬底也能够将掺杂剂较浅地导入的热处理方法。进行将成膜着包含掺杂剂的薄膜的半导体晶圆在包含氢气的气氛中加热至退火温度(T1)的氢气退火。在包含掺杂剂的薄膜与半导体晶圆之间不可避免地形成着自然氧化膜，但通过进行氢气退火，而掺杂剂原子相对容易地在自然氧化膜中扩散并集聚在半导体晶圆的表面与自然氧化膜的界面处。接着，在氮气气氛中将半导体晶圆预加热至预加热温度(T2)之后，进行将半导体晶圆的表面小于1秒地加热至峰值温度(T3)的闪光加热处理。掺杂剂原子从半导体晶圆的表面较浅地扩散并活化，能够获得低电阻且极浅的结。

熱處理方法

本發明提供一種即使係形成有自然氧化膜之半導體基板亦可將摻雜劑較淺地導入之熱處理方法。 進行將成膜有包含摻雜劑之薄膜之半導體晶圓於包含氫氣之氣氛中加熱至退火溫度T1之氫氣退火。於包含摻雜劑之薄膜與半導體晶圓之間不可避免地形成有自然氧化膜，但藉由進行氫氣退火，而摻雜劑原子相對容易地於自然氧化膜中擴散並集聚於半導體晶圓之表面與自然氧化膜之界面處。接著，於氮氣氣氛中將半導體晶圓預加熱至預加熱溫度T2之後，進行將半導體晶圓之表面未達1秒地加熱至峰值溫度T3之閃光加熱處理。摻雜劑原子自半導體晶圓之表面較淺地擴散並活化，可獲得低電阻且極淺之接合。

熱処理方法

【課題】自然酸化膜が形成された半導体基板であってもドーパントを浅く導入することができる熱処理方法を提供する。【解決手段】ドーパントを含む薄膜が成膜された半導体ウェハーを水素を含む雰囲気中にてアニール温度Ｔ１に加熱する水素アニールを行う。ドーパントを含む薄膜と半導体ウェハーとの間には不可避的に自然酸化膜が形成されているのであるが、水素アニールを行うことによって、ドーパント原子は比較的容易に自然酸化膜中を拡散して半導体ウェハーの表面と自然酸化膜との界面に集積する。次に、窒素雰囲気中で半導体ウェハーを予備加熱温度Ｔ２に予備加熱した後に、半導体ウェハーの表面をピーク温度Ｔ３に１秒未満加熱するフラッシュ加熱処理を行う。ドーパント原子が半導体ウェハーの表面から浅く拡散して活性化され、低抵抗かつ極浅い接合を得ることができる。【選択図】図１２

트랜지스터

양호한 전기 특성을 갖는 산화물 반도체를 포함하는 박막 트랜지스터가 제공된다. 박막 트랜지스터는, 기판 위에 제공된 게이트 전극, 게이트 전극 위에 제공된 게이트 절연막, 게이트 전극 및 게이트 절연막 위에 제공된 산화물 반도체막, 산화물 반도체막 위에 제공된 금속 산화물막, 및 금속 산화물막 위에 제공된 금속막을 포함한다. 산화물 반도체막은 금속 산화물막에 접하며, 산화물 반도체막의 임의의 다른 영역보다 금속의 농도가 더 높은 영역(고 금속 농도 영역)을 포함한다. 고 금속 농도 영역에서, 산화물 반도체막에 포함된 금속은 결정립 또는 미결정으로서 존재할 수도 있다.

去除方法和处理方法

本发明提供一种去除方法和处理方法。一种去除方法，其是选择性地去除在处理容器内的基板上形成的多个凹部内的多种金属氧化膜的方法，其中，该去除方法包括反复多次进行如下工序的内容：使所述多种金属氧化膜暴露于BCl 3 气体或导入BCl 3 气体而生成的等离子体的工序；使BCl 3 气体的导入停止而进行吹扫的工序；使所述多种金属氧化膜暴露于导入非活性气体而生成的等离子体的工序；以及使非活性气体的导入停止而进行吹扫的工序，在使所述多种金属氧化膜暴露于所述等离子体的工序中，使所述多种金属氧化膜暴露于由单一气体生成的至少1个的不同的等离子体。

트랜지스터

양호한 전기 특성을 갖는 산화물 반도체를 포함하는 박막 트랜지스터가 제공된다. 박막 트랜지스터는, 기판 위에 제공된 게이트 전극, 게이트 전극 위에 제공된 게이트 절연막, 게이트 전극 및 게이트 절연막 위에 제공된 산화물 반도체막, 산화물 반도체막 위에 제공된 금속 산화물막, 및 금속 산화물막 위에 제공된 금속막을 포함한다. 산화물 반도체막은 금속 산화물막에 접하며, 산화물 반도체막의 임의의 다른 영역보다 금속의 농도가 더 높은 영역(고 금속 농도 영역)을 포함한다. 고 금속 농도 영역에서, 산화물 반도체막에 포함된 금속은 결정립 또는 미결정으로서 존재할 수도 있다.

반도체 집적 회로 장치의 콘택 플러그 형성방법

반도체 집적 회로 장치의 콘택 플러그 형성방법에 관한 기술이다. 본 발명의 실시예에 따른 반도체 집적 회로 장치의 콘택 플러그 형성방법은, 내부에 처리 공간을 가지며, 상기 처리 공간의 하부 영역에 위치하며 반도체 기판이 안착되는 기판 지지대와, 상기 처리 공간의 상부 영역에 위치되며 상기 반도체 기판으로 가스를 분사하기 위한 샤워 헤드 구조체를 포함하는 공정 챔버를 구비하는 기판 처리 장치내에서 콘택 플러그를 형성하는 방법으로서, 상기 처리 공간 내부에 로딩된 상기 반도체 기판 상부에 콘택홀을 구비한 층간 절연막을 제공하는 단계;상기 층간 절연막 상부 표면, 상기 콘택홀의 측벽부 및 상기 콘택홀의 바닥부를 따라 핵생성층을 형성하는 단계;상기 콘택홀의 입구가 막히지 않으면서 상기 콘택홀의 상부 측벽부의 두께가 상기 콘택홀의 하부 측벽부의 두께보다 두꺼운 상태가 되도록, 상기 콘택홀의 입구 폭의 10% 내지 30%의 두께로 세미 벌크층을 형성하는 단계;상기 층간 절연막 상부의 상기 세미 벌크층 상부 및 상기 콘택홀의 상부 측벽부의 상기 세미 벌크층 상부에 인히비터층을 형성하는 단계; 및 상기 세미 벌크층 및 상기 인히버티층 상부에 상기 콘택홀 내부가 충진되도록 메인 벌크층을 형성하는 단계를 포함하며,상기 인히비터층의 하부에 상기 세미 벌크층이 잔류될 수 있다.

후속 열처리 공정을 이용한 반도체 소자 제조 방법 및 그에 의해 제조된 반도체 소자

본 발명은 반도체층; 상기 반도체층의 상부에 형성된 유전체층; 및 상기 유전체층 상부에 형성된 금속층;을 포함하고, 상기 반도체층에서 상기 유전체층과 접합되는 표면 및 상기 유전체층이 수소(H 2 ) 가스를 이용하여 열처리된 것을 특징으로 하는 반도체 구조에 관한 것이다.

用于去除硬掩模的基于水蒸气的含氟等离子体

提供了用于对工件进行硬掩模(例如，掺杂硼的非晶碳硬掩模)去除工艺的装置、系统和方法。在一个示例实施中，方法包括在处理腔室中，将工件支撑在工件支撑件上。方法可包括使用等离子体源在等离子体腔室中由工艺气体生成等离子体。等离子体腔室可通过隔栅与处理腔室分开。方法可包括将工件暴露于一种或多种在等离子体中生成的自由基以对工件进行等离子体去胶工艺以从工件至少局部去除硬掩模层。方法可包括在等离子体去胶工艺期间，将工件暴露于作为钝化剂的水蒸气。

用于去除硬掩模的基于水蒸气的含氟等离子体

提供了用于对工件进行硬掩模(例如，掺杂硼的非晶碳硬掩模)去除工艺的装置、系统和方法。在一个示例实施中，方法包括在处理腔室中，将工件支撑在工件支撑件上。方法可包括使用等离子体源在等离子体腔室中由工艺气体生成等离子体。等离子体腔室可通过隔栅与处理腔室分开。方法可包括将工件暴露于一种或多种在等离子体中生成的自由基以对工件进行等离子体去胶工艺以从工件至少局部去除硬掩模层。方法可包括在等离子体去胶工艺期间，将工件暴露于作为钝化剂的水蒸气。

带有凹口的栅极结构制造

一种方法包括提供具有第一区域和第二区域的结构，第一区域包括第一沟道区域，第二区域包括第二沟道区域；在第一区域和第二区域上方形成栅极堆叠层；图案化栅极堆叠层，从而在第一沟道区域上方形成第一栅极堆叠件和在第二沟道区域上方形成第二栅极堆叠件；以及通过同时向第一区域和第二区域施加不同的蚀刻剂浓度来横向蚀刻第一栅极堆叠件和第二栅极堆叠件的底部，从而在第一栅极堆叠件和第二栅极堆叠件的底部处形成凹口。本发明实施例涉及带有凹口的栅极结构制造。

金属膜的形成方法和成膜装置

本发明提供一种金属膜的形成方法和成膜装置，能够对基板上形成的金属膜的膜厚的面内分布进行控制。本公开的一个方式的金属膜的形成方法包括以下工序：向用于收容基板的处理容器内供给含有金属原料气体和等离子体激励气体的第一气体以及含有还原气体和等离子体激励气体的第二气体，并通过等离子体CVD法来在所述基板上形成第一金属膜；以及在形成所述第一金属膜的工序之后，向所述处理容器内供给含有所述金属原料气体和所述等离子体激励气体的第三气体以及含有所述还原气体和所述等离子体激励气体的第四气体，并通过等离子体CVD法来在所述第一金属膜上形成第二金属膜。

半导体器件的制造方法、衬底处理装置

本发明涉及半导体器件的制造方法、衬底处理装置，用于使形成在衬底上的膜的膜品质提高。该半导体器件的制造方法具有通过执行规定次数的循环而在衬底上形成膜的工序，该循环中不同时地执行如下工序：向处理室内的衬底供给包含规定元素的原料的工序、从处理室内除去原料的工序、向处理室内的衬底供给包含氮、碳以及氢的第1反应体的工序、从处理室内除去第1反应体的工序、向处理室内的衬底供给包含氧的第2反应体的工序、从处理室内除去第2反应体的工序，将除去原料的工序的实施时间设定为比除去第1反应体的工序的实施时间长，或者将除去第2反应体的工序的实施时间设定为比除去第1反应体的工序的实施时间长。

热处理方法

本发明提供一种即使是形成着自然氧化膜的半导体衬底也能够将掺杂剂较浅地导入的热处理方法。进行将成膜着包含掺杂剂的薄膜的半导体晶圆在包含氢气的气氛中加热至退火温度(T1)的氢气退火。在包含掺杂剂的薄膜与半导体晶圆之间不可避免地形成着自然氧化膜，但通过进行氢气退火，而掺杂剂原子相对容易地在自然氧化膜中扩散并集聚在半导体晶圆的表面与自然氧化膜的界面处。接着，在氮气气氛中将半导体晶圆预加热至预加热温度(T2)之后，进行将半导体晶圆的表面小于1秒地加热至峰值温度(T3)的闪光加热处理。掺杂剂原子从半导体晶圆的表面较浅地扩散并活化，能够获得低电阻且极浅的结。

去除方法和处理方法

本发明提供一种去除方法和处理方法。一种去除方法，其是选择性地去除在处理容器内的基板上形成的多个凹部内的多种金属氧化膜的方法，其中，该去除方法包括反复多次进行如下工序的内容：使所述多种金属氧化膜暴露于BCl 3 气体或导入BCl 3 气体而生成的等离子体的工序；使BCl 3 气体的导入停止而进行吹扫的工序；使所述多种金属氧化膜暴露于导入非活性气体而生成的等离子体的工序；以及使非活性气体的导入停止而进行吹扫的工序，在使所述多种金属氧化膜暴露于所述等离子体的工序中，使所述多种金属氧化膜暴露于由单一气体生成的至少1个的不同的等离子体。

Semiconductor device having a protective material with a first pH formed around cooper wire bonds and aluminum pads for neutralizes a second pH of an outer encapsulant material

A semiconductor device includes a plurality of wire bonds formed on a surface of the semiconductor device by bonding each of a plurality of copper wires onto corresponding ones of a plurality of aluminum pads; a protective material is applied around the plurality of wire bonds, the protective material having a first pH; and at least a portion of the semiconductor device and the protective material are encapsulated with an encapsulating material having a second pH, wherein the first pH of the protective material is for neutralizing the second pH of the encapsulating material around the plurality of wire bonds.

Cleaning method and method of manufacturing semiconductor device

A technique for improving cleaning efficiency after a film forming process is performed is provided. Provided is a method of cleaning a processing chamber after a formation of a film on a substrate, the method including: (a) supplying a gas containing hydrogen and fluorine into the processing chamber heated to a first temperature; (b) elevating an inner temperature of the processing chamber to a second temperature higher than the first temperature; and (c) supplying a gas containing fluorine into the processing chamber heated to the second temperature, wherein the first temperature is a temperature whereat the gas containing fluorine is not activated, and the second temperature is a temperature whereat the gas containing fluorine is activated.

Bonding wire for semiconductor device

A bonding wire for a semiconductor device includes a Cu alloy core material and a Pd coating layer on a surface of the Cu alloy core material, and contains Ga and Ge of 0.011 to 1.2% by mass in total, which is able to increase bonding longevity of the ball bonded part in the high-temperature, high-humidity environment, and thus to improve the bonding reliability. The thickness of the Pd coating layer is preferably 0.015 to 0.150 μm. When the bonding wire further contains one or more elements of Ni, Ir, and Pt in an amount, for each element, of 0.011 to 1.2% by mass, it is able to improve the reliability of the ball bonded part in a high-temperature environment at 175° C. or more. When an alloy skin layer containing Au and Pd is further formed on a surface of the Pd coating layer, wedge bondability improves.

Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module

In a semiconductor device including a transistor, the transistor is provided over a first insulating film, and the transistor includes an oxide semiconductor film over the first insulating film, a gate insulating film over the oxide semiconductor film, a gate electrode over the gate insulating film, a second insulating film over the oxide semiconductor film and the gate electrode, and a source and a drain electrodes electrically connected to the oxide semiconductor film. The first insulating film includes oxygen. The second insulating film includes hydrogen. The oxide semiconductor film includes a first region in contact with the gate insulating film and a second region in contact with the second insulating film. The first insulating film includes a third region overlapping with the first region and a fourth region overlapping with the second region. The impurity element concentration of the fourth region is higher than that of the third region.

Method for bonding substrates

This invention relates to a method for bonding of a first contact area of a first at least largely transparent substrate to a second contact area of a second at least largely transparent substrate, on at least one of the contact areas an oxide being used for bonding, from which an at least largely transparent interconnection layer is formed with an electrical conductivity of at least 10e1 S/cm 2 (measurement: four point method, relative to temperature of 300K) and an optical transmittance greater than 0.8 (for a wavelength range from 400 nm to 1500 nm) on the first and second contact area.

Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module

In a semiconductor device including a transistor, the transistor is provided over a first insulating film, and the transistor includes an oxide semiconductor film over the first insulating film, a gate insulating film over the oxide semiconductor film, a gate electrode over the gate insulating film, a second insulating film over the oxide semiconductor film and the gate electrode, and a source and a drain electrodes electrically connected to the oxide semiconductor film. The first insulating film includes oxygen. The second insulating film includes hydrogen. The oxide semiconductor film includes a first region in contact with the gate insulating film and a second region in contact with the second insulating film. The first insulating film includes a third region overlapping with the first region and a fourth region overlapping with the second region. The impurity element concentration of the fourth region is higher than that of the third region.

Method and system for real time control of an active antenna over a distributed antenna system

A method and system suitable for supporting various wireless services on a Distributed Antenna System (DAS). The DAS can provide wireless services including voice and data services using the same equipment. The DAS can include one or more active antenna units controlled by an access point, and includes control channels for transferring control and status information between the access point and the antenna. The control channels can be transferred over a separate cable, or transferred using one or more intermediate frequency signals transferred over existing cables. The control channels can be used to configure and control and receive status from the managed components of the DAS including active antennas, control the amplifiers used to process TDD signals, and control the switching of diversity antenna systems.

Method for protecting copper wire bonds on aluminum pads of a semiconductor device from corrosion

A semiconductor device and method for encapsulating the semiconductor device are provided. The method includes: forming a plurality of wire bonds on a surface of the semiconductor device by bonding each of a plurality of copper wires onto corresponding ones of a plurality of aluminum pads; applying a protective material around the plurality of wire bonds, the protective material having a first pH; and encapsulating at least a portion of the semiconductor device and the protective material with an encapsulating material having a second pH, wherein the first pH of the protective material is for neutralizing the second pH of the encapsulating material around the plurality of wire bonds.

Bonding structure of bonding wire

The invention is aimed at providing a bonding structure of a copper-based bonding wire, realizing low material cost, high productivity in a continuous bonding in reverse bonding for wedge bonding on bumps, as well as excellent reliability in high-temperature heating, thermal cycle test, reflow test, HAST test or the like. The bonding structure is for connecting the bonding wire onto a ball bump formed on an electrode of a semiconductor device, the bonding wire and the ball bump respectively containing copper as a major component thereof. The bonding structure comprises a concentrated layer A provided at an interface of a bonding part of the ball bump and the bonding wire, wherein the concentration of a metal R other than copper in the concentrated layer A is not less than ten times the average concentration of the metal R in the ball bump; and a concentrated layer B provided at an interface of a bonding part of the ball bump and the electrode, wherein the concentration of the metal R in the concentrated layer B is not less than ten times the average concentration of the metal R in the ball bump.