• Главная
  • Double-data rate phase-locked-loop with phase aligners to reduce clock skew

Double-data rate phase-locked-loop with phase aligners to reduce clock skew

Вам могут быть интересны следующие патенты

Рисунок 1. Взаимосвязь патентов (ближайшие 20).

Phase lock loop with a multiphase oscillator

Номер патента: CN102449912B. Автор: 梁正柏,滝波浩二. Владелец: 松下电器产业株式会社. Дата публикации: 2014-07-16.

Reconfigurable phase-locked loop with optional LC oscillator capability

Номер патента: US09705516B1. Автор: Jeffrey Alan Fredenburg,Muhammad FAISAL,David Michael Moore. Владелец: Movellus Circuits Inc. Дата публикации: 2017-07-11.

Phase-locked loop with reduced frequency transients

Номер патента: WO2021194605A1. Автор: Gary I. MOORE. Владелец: Raytheon Company. Дата публикации: 2021-09-30.

Phase-locked loop with reduced frequency transients

Номер патента: EP4128538A1. Автор: Gary I. MOORE. Владелец: Raytheon Co. Дата публикации: 2023-02-08.

Phase-locked loop with a varactor based on MEMS technology

Номер патента: US09673756B2. Автор: Gerhard Kahmen. Владелец: Rohde and Schwarz GmbH and Co KG. Дата публикации: 2017-06-06.

Apparatus and methods for fractional-N phase-locked loops with multi-phase oscillators

Номер патента: US09838026B2. Автор: Roger Van Brunt,Stefan Jones. Владелец: Analog Devices Inc. Дата публикации: 2017-12-05.

Phase-locked loop with dual-mode phase/frequency detection

Номер патента: US6759838B2. Автор: Kuang-Chung Tao,Chi-Ming Hsiao,Chang-Fu Kuo. Владелец: MediaTek Inc. Дата публикации: 2004-07-06.

Phase locked loop with jump-free holdover mode

Номер патента: US09634675B2. Автор: Paul H. L. M. Schram,Krste Mitric. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2017-04-25.

Phase Locked Loop with Jump-Free Holdover Mode

Номер патента: US20160294399A1. Автор: Krste Mitric,Paul H.L.M. Schram. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2016-10-06.

Phase locked loop with divider bias control

Номер патента: US8253498B2. Автор: Yasunori Tsukuda,Yuki Yagishita. Владелец: Sony Corp. Дата публикации: 2012-08-28.

Phase locked loop with switched-component loop filter

Номер патента: US10389371B1. Автор: Michael H. Perrott. Владелец: Sitime Corp. Дата публикации: 2019-08-20.

Low jitter integrated phase locked loop with broad tuning range

Номер патента: US6498538B1. Автор: Ming Qu,Ji Zhao. Владелец: Lattice Semiconductor Corp. Дата публикации: 2002-12-24.

Low jitter integrated phase locked loop with broad tuning range

Номер патента: US6825733B1. Автор: Ming Qu,Ji Zhao. Владелец: Lattice Semiconductor Corp. Дата публикации: 2004-11-30.

Phase locked loop with sub-harmonic locking prevention functionality

Номер патента: US09559707B2. Автор: Yan Rui,Kexin LUO,Rui Yin,Yu Shen,Shaoyong Lu. Владелец: Lattice Semiconductor Corp. Дата публикации: 2017-01-31.

Digital phase-locked loop with fast output frequency digital control

Номер патента: US11791829B2. Автор: Yingbo Zhu. Владелец: Morse Micro Pty Ltd. Дата публикации: 2023-10-17.

DIGITAL PHASE-LOCKED LOOP WITH FAST OUTPUT FREQUENCY DIGITAL CONTROL

Номер патента: US20220271761A1. Автор: Zhu Yingbo. Владелец: Morse Micro PTY. LTD.. Дата публикации: 2022-08-25.

LOW POWER AND LOW JITTER PHASE LOCKED LOOP WITH DIGITAL LEAKAGE COMPENSATION

Номер патента: US20200195255A1. Автор: Zhang Dan,Fan Yongping,XIANG Bo. Владелец: Intel Corporation. Дата публикации: 2020-06-18.

Phase Locked Loop with Sub-harmonic Locking Prevention Functionality

Номер патента: US20160254818A1. Автор: Yan Rui,Kexin LUO,Rui Yin,Yu Shen,Shaoyong Lu. Владелец: Lattice Semiconductor Corp. Дата публикации: 2016-09-01.

Phase-locked loop with digitally controlled, frequency-multiplying oscilator

Номер патента: EP1104111A1. Автор: William Burdett Wilson. Владелец: Lucent Technologies Inc. Дата публикации: 2001-05-30.

Phase-locked loop with adaptive bandwidth

Номер патента: CN101001083B. Автор: 金永敏,郑雨永. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2011-01-12.

Phase-locked loop with adaptive filter for the synchronization of a digitally controlled oscillator

Номер патента: DE102008062526A1. Автор: Gary Q. Kanata Jin. Владелец: Zarlink Semoconductor Inc. Дата публикации: 2009-07-16.

Digital phase locked loop with bounded jitter

Номер патента: WO1989005065A1. Автор: Stephen M. Walters,Theyrry Troudet. Владелец: Bell Communications Research, Inc.. Дата публикации: 1989-06-01.

Phase locked loop with a switch capacitor resistor in the loop filter

Номер патента: IES84232Y1. Автор: M Horan John. Владелец: Ceva Services Limited. Дата публикации: 2006-05-31.

Phase locked loop with a switch capacitor resistor in the loop filter

Номер патента: IE20050369U1. Автор: M Horan John. Владелец: Ceva Services Limited. Дата публикации: 2006-05-31.

Phase-locked loop with lower power charge pump

Номер патента: US09768788B2. Автор: Gennady Goltman,Yongping Fan,Kuan-Yueh Shen. Владелец: Intel Corp. Дата публикации: 2017-09-19.

Phase locked loop with improved lock time and stability

Номер патента: WO1998031093A1. Автор: Randy L. Yach,Jennifer Yuan Chiao. Владелец: MICROCHIP TECHNOLOGY INCORPORATED. Дата публикации: 1998-07-16.

Phase locked loop with small size and improved performance

Номер патента: US20080129353A1. Автор: Maco (Hann-Wen) Lin. Владелец: Broadcom Corp. Дата публикации: 2008-06-05.

Phase locked loop with small size and improved performance

Номер патента: US20090261874A1. Автор: Maco Hann-Wen Lin. Владелец: Broadcom Corp. Дата публикации: 2009-10-22.

LOW JITTER DIGITAL PHASE LOCK LOOP WITH A NUMERICALLY-CONTROLLED BULK ACOUSTIC WAVE OSCILLATOR

Номер патента: US20200195259A1. Автор: Zhang Ben-yong. Владелец: . Дата публикации: 2020-06-18.

Phase-locked loop with tunable-transfer function

Номер патента: US20070152759A1. Автор: Noam Familia. Владелец: Intel Corp. Дата публикации: 2007-07-05.

Digital phase-locked loop with master-slave modes

Номер патента: US7242740B2. Автор: Krste Mitric,Menno Tjeerd Spijker. Владелец: Zarlink Semoconductor Inc. Дата публикации: 2007-07-10.

Phase locked loop with low phase error

Номер патента: EP1032133A1. Автор: Gerhard Thanhäuser,Baldur Stummer,Herwig Trimmel. Владелец: SIEMENS AG. Дата публикации: 2000-08-30.

Phase locked loop with automatic gain adjustment

Номер патента: DE602004028879D1. Автор: Alan Andrew Smith. Владелец: Qualcomm Inc. Дата публикации: 2010-10-07.

Phase locked loop with reduced noise

Номер патента: US09893876B2. Автор: Ulrich Moehlmann. Владелец: NXP BV. Дата публикации: 2018-02-13.

Phase locked loop with reduced noise

Номер патента: US20160344538A1. Автор: Ulrich Moehlmann. Владелец: NXP BV. Дата публикации: 2016-11-24.

Double phase-locked loop with frequency stabilization

Номер патента: EP3100357A1. Автор: Slobodan Milijevic. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2016-12-07.

Double phase-locked loop with frequency stabilization

Номер патента: WO2015113135A1. Автор: Slobodan Milijevic. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2015-08-06.

Double phase-locked loop with frequency stabilization

Номер патента: US09444470B2. Автор: Slobodan Milijevic. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2016-09-13.

Phase-locked loop with dual input reference and dynamic bandwidth control

Номер патента: EP4016847A3. Автор: Jens Kristian Poulsen,Lorenzo Crespi. Владелец: Synaptics Inc. Дата публикации: 2022-09-14.

High order hybrid phase locked loop with digital scheme for jitter suppression

Номер патента: EP3217559B1. Автор: Mahdi PARVIZI,Naim Ben-Hamida,Sadok Aouini. Владелец: Ciena Corp. Дата публикации: 2019-08-14.

High order hybrid phase locked loop with digital scheme for jitter suppression

Номер патента: US20170264425A1. Автор: Mahdi PARVIZI,Naim Ben-Hamida,Sadok Aouini. Владелец: Ciena Corp. Дата публикации: 2017-09-14.

High order hybrid phase locked loop with digital scheme for jitter suppression

Номер патента: US09787466B2. Автор: Mahdi PARVIZI,Naim Ben-Hamida,Sadok Aouini. Владелец: Ciena Corp. Дата публикации: 2017-10-10.

Fractional-N phase-locked loop with reduced jitter

Номер патента: US09559704B1. Автор: Ankur Jain,Richard W. Swanson,Anna W. Wong. Владелец: Xilinx Inc. Дата публикации: 2017-01-31.

Phase-locked loop with variable parameters

Номер патента: US6057739A. Автор: Mark G. Johnson,Matthew P. Crowley. Владелец: Advanced Micro Devices Inc. Дата публикации: 2000-05-02.

Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter

Номер патента: US5077529A. Автор: Daniel L. Ray,Sajol C. Ghoshal. Владелец: Level One Communications Inc. Дата публикации: 1991-12-31.

Digital phase-locked loop with pulse controlled charge pump

Номер патента: US6313707B1. Автор: Wenzhe Luo,Jonathan H. Fischer,Zhigang Ma. Владелец: Agere Systems Guardian Corp. Дата публикации: 2001-11-06.

Frequency synthesizer having a phase-locked loop with circuit for reducing power-on switching transients

Номер патента: US20030006848A1. Автор: Jose Cordoba. Владелец: Cellon France SAS. Дата публикации: 2003-01-09.

Phase locked loop with parallel phase detection circuits

Номер патента: US11418199B1. Автор: Dmytro Cherniak,Salvatore Levantino,Alessio Santiccioli. Владелец: INFINEON TECHNOLOGIES AG. Дата публикации: 2022-08-16.

Phase lock loop with controllable lock time

Номер патента: US6856203B2. Автор: Saudas Dey. Владелец: STMICROELECTRONICS PVT LTD. Дата публикации: 2005-02-15.

Phase locked loop with optimally controlled bandwidth

Номер патента: US4920320A. Автор: Lloyd P. Matthews. Владелец: Motorola Inc. Дата публикации: 1990-04-24.

Apparatus and methods for phase-locked loops with temperature compensated calibration voltage

Номер патента: US09413366B2. Автор: Michael F. Keaveney,Hyman Shanan. Владелец: Analog Devices Global ULC. Дата публикации: 2016-08-09.

Phase-locked loop with a digital calibration loop and an analog calibration loop

Номер патента: US20060214737A1. Автор: James Brown,Hans Cramer. Владелец: Texas Instruments Inc. Дата публикации: 2006-09-28.

Digital phase-locked loop with random walk filter

Номер патента: US4791386A. Автор: Nobuo Shiga. Владелец: Sumitomo Electric Industries Ltd. Дата публикации: 1988-12-13.

Phase locked loop with high locking speed and clock locking method using the same

Номер патента: KR100715154B1. Автор: 박덕하. Владелец: 삼성전자주식회사. Дата публикации: 2007-05-10.

Phase-locked loop with the varactor based on MEMS technology

Номер патента: CN104836572B. Автор: 格哈德·卡门. Владелец: Rohde and Schwarz GmbH and Co KG. Дата публикации: 2019-04-12.

Phase-Locked Loop with Start-Up Circuit

Номер патента: US20100141346A1. Автор: Chien-Hung Chen,Tsung-Hsien Tsai,Mao-Hsuan Chou,Min-Shuch Yuan. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2010-06-10.

Hybrid phase locked loop with wide locking range

Номер патента: CN107431489B. Автор: P·莱迪. Владелец: Mcpo Sen Mei Soc. Дата публикации: 2020-01-14.

All digital phase-locked loop with widely locked frequency

Номер патента: TW200926606A. Автор: Shen-Iuan Liu,You-Jen Wang. Владелец: Univ Nat Taiwan. Дата публикации: 2009-06-16.

Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector

Номер патента: US20140354335A1. Автор: Jensen Henrik Tholstrup,Syllaios Ioannis Loukas. Владелец: BROADCOM CORPORATION. Дата публикации: 2014-12-04.

Phase lock loop with error consistency detector

Номер патента: US5574407A. Автор: Francis Dell'ova,William E. Rodda,Donald J. Sauer,Edward R. Campbell, III. Владелец: RCA Licensing Corp. Дата публикации: 1996-11-12.

Phase locked loop with reduced lock time

Номер патента: DE60114733T2. Автор: Brian P. West Linn Sutton. Владелец: Tektronix Inc. Дата публикации: 2006-07-20.

Digital phase locked loop with parts operating at different sample rates

Номер патента: EP2438680A1. Автор: Daniel F. Filipovic,Gary John Ballantyne,Jifeng Geng. Владелец: Qualcomm Inc. Дата публикации: 2012-04-11.

Digital phase locked loop with parts operating at different sample rates

Номер патента: WO2010141909A1. Автор: Daniel F. Filipovic,Gary John Ballantyne,Jifeng Geng. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2010-12-09.

Digital phase-locked loop with gated time-to-digital converter

Номер патента: WO2009088790A1. Автор: Bo Sun,Gurkanwal Singh Sahota,Zixiang Yang. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2009-07-16.

Digital phase-locked loop with gated time-to-digital converter

Номер патента: EP2232708A1. Автор: Bo Sun,Gurkanwal Singh Sahota,Zixiang Yang. Владелец: Qualcomm Inc. Дата публикации: 2010-09-29.

Digital phase-locked loop with gated time-to-digital converter

Номер патента: US20090175399A1. Автор: Bo Sun,Gurkanwal Singh Sahota,Zixiang Yang. Владелец: Qualcomm Inc. Дата публикации: 2009-07-09.

A fast lock-in all-digital phase-locked loop with extended tracking range

Номер патента: TW201119239A. Автор: Hong-Yean Hsieh,Chao-Cheng Lee. Владелец: Realtek Semiconductor Corp. Дата публикации: 2011-06-01.

Phase locked loop with controllable response time

Номер патента: US5748046A. Автор: David Mark Badger. Владелец: Thomson Consumer Electronics Inc. Дата публикации: 1998-05-05.

Phase lock loop with switchable filter for acquisition and tracking modes

Номер патента: US4855689A. Автор: John F. Kinkel. Владелец: Hughes Aircraft Co. Дата публикации: 1989-08-08.

DIGITAL PHASE LOCKED LOOP WITH REDUCED CONVERGENCE TIME

Номер патента: US20150002198A1. Автор: Jin Qu Gary. Владелец: . Дата публикации: 2015-01-01.

Phase locked loop with bandwidth control

Номер патента: US20150061737A1. Автор: Nima Gilanpour,Michael R. Foxcroft,George A. W. Guthrie,Saeed Abbasi,Raymond S. P. Tam. Владелец: Advanced Micro Devices Inc. Дата публикации: 2015-03-05.

APPARATUS AND METHODS FOR FRACTIONAL-N PHASE-LOCKED LOOPS WITH MULTI-PHASE OSCILLATORS

Номер патента: US20170093412A1. Автор: Van Brunt Roger,Jones Stefan. Владелец: . Дата публикации: 2017-03-30.

Phase-Locked Loop with Controllable Response Time

Номер патента: KR970055561A. Автор: 마크 배저 데이비드. Владелец: 아키야마 구니유키. Дата публикации: 1997-07-31.

Phase locked loop with a digital filter

Номер патента: DE69416756D1. Автор: William Glass. Владелец: SGS Thomson Microelectronics SA. Дата публикации: 1999-04-08.

Adjustable bandwidth phase locked loop with fast settling time

Номер патента: US6476681B1. Автор: James B. Kirkpatrick. Владелец: Denso International America Inc. Дата публикации: 2002-11-05.

Phase-locked loop with self-correcting phase-to-digital transfer function

Номер патента: US20090174492A1. Автор: Gang Zhang. Владелец: Qualcomm Inc. Дата публикации: 2009-07-09.

Phase locked loop with a digital filter

Номер патента: DE69416756T2. Автор: William Glass. Владелец: STMICROELECTRONICS SA. Дата публикации: 1999-09-16.

Phase-locked loop with self-correcting phase-to-digital transfer function

Номер патента: CN101911494A. Автор: 张刚. Владелец: Qualcomm Inc. Дата публикации: 2010-12-08.

Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs

Номер патента: CA1246156A. Автор: Eric J. Stacey. Владелец: Westinghouse Electric Corp. Дата публикации: 1988-12-06.

Phase lock loop with a digital charge pump

Номер патента: US20170250693A1. Автор: Jayawardan Janardhanan,Krishnaswamy Thiagarajan,Jagdish Chand Goyal. Владелец: Texas Instruments Inc. Дата публикации: 2017-08-31.

Low-noise, fast-lock phase-lock loop with "gearshifting" control

Номер патента: US20030020550A1. Автор: Lizhong Sun,Dale Nelson. Владелец: Agere Systems LLC. Дата публикации: 2003-01-30.

Frequency synthesizer with phase locked loop with power saving function

Номер патента: DE69314359T2. Автор: Osamu Yamashita,Hidehiko Norimatu. Владелец: NEC Corp. Дата публикации: 1998-04-30.

Phase-locked loop with an adjustable output divider

Номер патента: US20160164558A1. Автор: Mohamed N. Elzeftawi. Владелец: Xilinx Inc. Дата публикации: 2016-06-09.

PHASE-LOCKED LOOP WITH A VARACTOR BASED ON MEMS TECHNOLOGY

Номер патента: US20150229270A1. Автор: KAHMEN Gerhard. Владелец: . Дата публикации: 2015-08-13.

Phase-locked loops with electrical overstress protection circuitry

Номер патента: US9941890B2. Автор: Chee Seng Leong. Владелец: Altera Corp. Дата публикации: 2018-04-10.

Adaptive bandwidth phase locked loop with deglitch circuit for fast lock time

Номер патента: KR100499276B1. Автор: 박홍준,손영수. Владелец: 학교법인 포항공과대학교. Дата публикации: 2005-07-01.

Phase locked loop with two operating locations

Номер патента: DE69302442D1. Автор: Yao Hsien Kuo. Владелец: Ford Motor Co. Дата публикации: 1996-06-05.

A multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs

Номер патента: EP0220932A3. Автор: Eric John Stacey. Владелец: Westinghouse Electric Corp. Дата публикации: 1988-11-17.

Phase-locked loop with an adjustable output divider

Номер патента: US9385769B2. Автор: Mohamed N. Elzeftawi. Владелец: Xilinx Inc. Дата публикации: 2016-07-05.

Phase lock loop with a digital charge pump

Номер патента: US9948312B2. Автор: Jayawardan Janardhanan,Krishnaswamy Thiagarajan,Jagdish Chand Goyal. Владелец: Texas Instruments Inc. Дата публикации: 2018-04-17.

Phase locked loop with bandwidth ramp

Номер патента: EP0341834A2. Автор: Michael D. Leis,Gary Stewart Engleson,Bruce James Lawrence. Владелец: Digital Equipment Corp. Дата публикации: 1989-11-15.

Dual digital phase lock loop with unmodulation coupling

Номер патента: US20240120924A1. Автор: Menno Tjeerd Spijker. Владелец: Renesas Electronics America Inc. Дата публикации: 2024-04-11.

Dual digital phase lock loop with unmodulation coupling

Номер патента: US12015414B2. Автор: Menno Tjeerd Spijker. Владелец: Renesas Electronics America Inc. Дата публикации: 2024-06-18.

Sampling fractional-n phase-locked loop with feedback spur compensation

Номер патента: US20240235561A9. Автор: Hao Luo,Brent R. Carlton,Somnath Kundu. Владелец: Intel Corp. Дата публикации: 2024-07-11.

Phase locked loop with capacitive loop filter

Номер патента: US20080136536A1. Автор: Seema B. Anand. Владелец: Broadcom Corp. Дата публикации: 2008-06-12.

Phase locked loop with lock detector

Номер патента: US09614536B2. Автор: Ulrich Moehlmann. Владелец: NXP BV. Дата публикации: 2017-04-04.

All digital phase locked loop with configurable multiplier having a selectable bit size

Номер патента: US9287885B2. Автор: Chia-Chun Liao. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2016-03-15.

All digital phase locked loop with configurable multiplier having a selectable bit size

Номер патента: US20160049946A1. Автор: Chia-Chun Liao. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2016-02-18.

Digitally augmented analog phase locked loop with accurate bandwidth

Номер патента: EP4226501A1. Автор: Henrik Sjöland,Razvan-Cristian Marin. Владелец: Telefonaktiebolaget LM Ericsson AB. Дата публикации: 2023-08-16.

Phase locked loop with phase rotation for spreading spectrum

Номер патента: TW200832925A. Автор: Min-Chung Chou. Владелец: Sunplus Technology Co Ltd. Дата публикации: 2008-08-01.

Phase-locked loop with frequency bounding circuit

Номер патента: US09490824B1. Автор: Firas N. Abughazaleh,Devesh P. Singh,Anand Kumar Sinha,Sanjay K. Wadhwa. Владелец: FREESCALE SEMICONDUCTOR INC. Дата публикации: 2016-11-08.

Ring oscillator phase-locked loop with digital phase noise suppression

Номер патента: US11909406B1. Автор: Mahdi FORGHANI,Ahmed I HUSSEIN,David M Signoff. Владелец: Apple Inc. Дата публикации: 2024-02-20.

Phase lock loop with dynamic lock ranges

Номер патента: US20160036453A1. Автор: Hamid R. Safiri,Aaron L. Frank. Владелец: Texas Instruments Inc. Дата публикации: 2016-02-04.

Phase lock loop with dynamic lock ranges

Номер патента: US20170047934A1. Автор: Hamid R. Safiri,Aaron L. Frank. Владелец: Texas Instruments Inc. Дата публикации: 2017-02-16.

Phase lock loop with dynamic lock ranges

Номер патента: US9520884B2. Автор: Hamid R. Safiri,Aaron L. Frank. Владелец: Texas Instruments Inc. Дата публикации: 2016-12-13.

Phase lock loop with dynamic lock ranges

Номер патента: US9742418B2. Автор: Hamid R. Safiri,Aaron L. Frank. Владелец: Texas Instruments Inc. Дата публикации: 2017-08-22.

Sampling fractional-n phase-locked loop with feedback spur compensation

Номер патента: US20240137029A1. Автор: Hao Luo,Brent R. Carlton,Somnath Kundu. Владелец: Intel Corp. Дата публикации: 2024-04-25.

Ring Oscillator Phase-locked Loop with Digital Phase Noise Suppression

Номер патента: US20240072813A1. Автор: Mahdi FORGHANI,Ahmed I HUSSEIN,David M Signoff. Владелец: Apple Inc. Дата публикации: 2024-02-29.

CHARGE PUMP PHASE LOCKED LOOP WITH LOW CONTROLLED OSCILLATOR GAIN

Номер патента: US20220038105A1. Автор: Gupta Ankit,MUKHERJEE Sagnik. Владелец: STMICROELECTRONICS INTERNATIONAL N.V.. Дата публикации: 2022-02-03.

COMPACT PHASE-LOCKED LOOP WITH LOW JITTER AND REFERENCE SPURS

Номер патента: US20200028515A1. Автор: Kinget Peter R.,Nagam Shravan Siddartha. Владелец: . Дата публикации: 2020-01-23.

PHASE LOCK LOOP WITH DYNAMIC LOCK RANGES

Номер патента: US20160036453A1. Автор: Frank Aaron L.,Safiri Hamid R.. Владелец: . Дата публикации: 2016-02-04.

Phase lock loop with dynamic lock ranges

Номер патента: US20170047934A1. Автор: Hamid R. Safiri,Aaron L. Frank. Владелец: Texas Instruments Inc. Дата публикации: 2017-02-16.

INJECTION-LOCKED DIGITAL BANG-BANG PHASE-LOCKED LOOP WITH TIMING CALIBRATION

Номер патента: US20190058480A1. Автор: Sheen Ruey-Bin,CHANG Chih-Hsien,WU CHIN-YANG,KUAN TING-KUEI. Владелец: . Дата публикации: 2019-02-21.

Phase Locked Loop with Self-Calibration

Номер патента: US20140145769A1. Автор: Lin Yu-Tso. Владелец: Taiwan Semiconductor Manufacturing Company, Ltd.. Дата публикации: 2014-05-29.

Phase Locked Loop with Low Reference Spur

Номер патента: US20220286138A1. Автор: Wei Ying,BALAN Vishnu,Shen Chun-Ju. Владелец: NVIDIA Corp.. Дата публикации: 2022-09-08.

PHASE-LOCKED LOOP WITH PHASE INFORMATION MULTIPLICATION

Номер патента: US20200145013A1. Автор: VAN IERSSEL Marcus,NG George Chung Fai. Владелец: . Дата публикации: 2020-05-07.

DOUBLE PHASE-LOCKED LOOP WITH FREQUENCY STABILIZATION

Номер патента: US20150222276A1. Автор: Milijevic Slobodan. Владелец: . Дата публикации: 2015-08-06.

Phase Locked Loop with Jump-Free Holdover Mode

Номер патента: US20160294399A1. Автор: Mitric Krste,Schram Paul H.L.M.. Владелец: . Дата публикации: 2016-10-06.

PHASE-LOCKED LOOP WITH FILTERED QUANTIZATION NOISE

Номер патента: US20190280698A1. Автор: Kearney Niall Kevin,Quinlan Philip Eugene. Владелец: . Дата публикации: 2019-09-12.

PHASE LOCKED LOOP WITH LOCK DETECTOR

Номер патента: US20160344396A1. Автор: Moehlmann Ulrich. Владелец: . Дата публикации: 2016-11-24.

PHASE LOCKED LOOP WITH REDUCED NOISE

Номер патента: US20160344538A1. Автор: Moehlmann Ulrich. Владелец: . Дата публикации: 2016-11-24.

PHASE-LOCKED LOOPS WITH ELECTRICAL OVERSTRESS PROTECTION CIRCUITRY

Номер патента: US20170366190A1. Автор: Leong Chee Seng. Владелец: . Дата публикации: 2017-12-21.

PHASE LOCKED LOOP WITH LOCK/UNLOCK DETECTOR

Номер патента: US20170366192A1. Автор: Moehlmann Ulrich. Владелец: . Дата публикации: 2017-12-21.

Multiple input phase locked loop with hitless reference switching

Номер патента: JP2002217715A. Автор: Simon Skierszkan,スキエルスズカン サイモン. Владелец: Zarlink Semoconductor Inc. Дата публикации: 2002-08-02.

A Frequency-Phase-Locked Loop with a Self-Noise Suppressing Voltage Controlled Oscillator

Номер патента: KR101252048B1. Автор: 최영식. Владелец: 부경대학교 산학협력단. Дата публикации: 2013-04-12.

Adaptive bandwidth phase locked loop with feedforward divider

Номер патента: KR101470990B1. Автор: 재하 김,덕균 정. Владелец: 실리콘 이미지, 인크.. Дата публикации: 2014-12-12.

Phase locked loop with high bandwidth using dual edge of signal

Номер патента: KR101960184B1. Автор: 김광수,유창식. Владелец: 한양대학교 산학협력단. Дата публикации: 2019-03-19.

Low jitter phase-locked loop with duty-cycle control

Номер патента: US6356129B1. Автор: Timothy W. Sheen,Abdelkebir Sabil,David E. O'Brien,Marc R. Hutner,Michael A. Mittelbrunn. Владелец: Teradyne Inc. Дата публикации: 2002-03-12.

PHASE LOCKED LOOP WITH OPTIMAL STATE COUNTER-REACTION CONTROL

Номер патента: FR2940725A1. Автор: Kamran Rahbar. Владелец: Zarlink Semoconductor Inc. Дата публикации: 2010-07-02.

Charge pump phase-locked loop with adaptive acceleration locking structure

Номер патента: CN105610436A. Автор: 王栋,于宗光,邹家轩,徐睿,罗昇. Владелец: CETC 58 Research Institute. Дата публикации: 2016-05-25.

Phase locked loop with adaptive bandwidth and feedforward divider

Номер патента: DE602007009176D1. Автор: Deog-Kyoon Jeong,Jaeha Kim. Владелец: Silicon Image Inc. Дата публикации: 2010-10-28.

Digital Phase Lock Loop with Multi-Phase Master Clock

Номер патента: US20100111241A1. Автор: Xuecheng Jin,John W. Kesterson,Selcuk Sen,Carrie Seim. Владелец: iWatt Inc. Дата публикации: 2010-05-06.

Phase locked loop with low frequency jitter correction

Номер патента: JP2929813B2. Автор: ショーン・ロバート・マッカスリン. Владелец: Motorola Inc. Дата публикации: 1999-08-03.

Digitally Augmented Analog Phase Locked Loop with Accurate Bandwidth

Номер патента: US20230318607A1. Автор: Henrik Sjöland,Razvan-Cristian Marin. Владелец: Telefonaktiebolaget LM Ericsson AB. Дата публикации: 2023-10-05.

Phase-locked loop with phase information multiplication

Номер патента: US11804846B2. Автор: Marcus Van Ierssel,George Chung Fai NG. Владелец: Cadence Design Systems Inc. Дата публикации: 2023-10-31.

Double phase-locked loop with frequency stabilization

Номер патента: EP3100357B1. Автор: Slobodan Milijevic. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2023-11-15.

Phase locked loop with precise phase and frequency slope limiter

Номер патента: WO2014176674A1. Автор: Kamran Rahbar,Krste Mitric,Tanmay Zargar,Q. Gary Jin. Владелец: Microsemi Semicondutor Ulc. Дата публикации: 2014-11-06.

Phase locked loop with rapid phase pull-in circuit

Номер патента: US3716802A. Автор: H Nakamura,M Okawa,T Muratani. Владелец: Individual. Дата публикации: 1973-02-13.

Phase locked loop with precise phase and frequency slope limiter

Номер патента: US20140320186A1. Автор: Kamran Rahbar,Krste Mitric,Tanmay Zargar,Q. Gary Jin. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2014-10-30.

Phase locked loop with fast start-up circuitry

Номер патента: TW535363B. Автор: Igor Wojewoda,Jennifer Yuan Chiao. Владелец: Microchip Tech Inc. Дата публикации: 2003-06-01.

Phase lock loop with higher resolution

Номер патента: TW200525893A. Автор: Jin-Bin Yang,Kuen-Suey Hou. Владелец: MediaTek Inc. Дата публикации: 2005-08-01.

Phase-locked loop with adjustable bandwidth

Номер патента: US20200067475A1. Автор: Niall Kevin Kearney. Владелец: Analog Devices International ULC. Дата публикации: 2020-02-27.

Digital phase locked loop with reduced switching noise

Номер патента: US20120176169A1. Автор: Sanjay K. Wadhwa,Anand K. Sinha. Владелец: FREESCALE SEMICONDUCTOR INC. Дата публикации: 2012-07-12.

Phase-locked loop with adjustable bandwidth

Номер патента: US20200067475A1. Автор: Niall Kevin Kearney. Владелец: Analog Devices International ULC. Дата публикации: 2020-02-27.

PHASE LOCKED LOOP WITH PRECISE PHASE AND FREQUENCY SLOPE LIMITER

Номер патента: US20140320186A1. Автор: ZARGAR Tanmay,Rahbar Kamran,Jin Q. Gary,Mitric Krste. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2014-10-30.

PHASE LOCKING LOOP WITH PHASE SLIDE CONTROL.

Номер патента: FR2653614A1. Автор: Yamashita Kazuo,Inoue Akiharu,Egawa Masahiko. Владелец: Nihon Musen KK. Дата публикации: 1991-04-26.

A phase locked loop with reduced frequency/phase lock time

Номер патента: EP0435552A2. Автор: David Cyrille Babin. Владелец: Motorola Inc. Дата публикации: 1991-07-03.

Phase-locked loop with a voltage-controlled oscillator

Номер патента: EP0313129B1. Автор: Volkmar Dipl.-Ing. Schroth,Horst Dipl.-Ing. Levin. Владелец: Philips Gloeilampenfabrieken NV. Дата публикации: 1994-01-26.

PHASE LOCK LOOP WITH PHASE SLIDING CONTROL.

Номер патента: FR2653614B1. Автор: Kazuo Yamashita,Akiharu Inoue,Masahiko Egawa. Владелец: Nihon Musen KK. Дата публикации: 1994-02-04.

A phase locked loop with reduced frequency/phase lock time

Номер патента: EP0435552A3. Автор: David Cyrille Babin. Владелец: Motorola Inc. Дата публикации: 1991-11-06.

Phase locked loop with oscillator blocking for improved acquisition time

Номер патента: US4496912A. Автор: Stephen R. Wynn. Владелец: General Electric Co. Дата публикации: 1985-01-29.

Phase-locked loop with initialization loop.

Номер патента: ES8302385A1. Автор: . Владелец: Westinghouse Electric Corp. Дата публикации: 1983-01-01.

Phase locked loop with a linear phase detector

Номер патента: EP1374404A1. Автор: Magnus Nilsson. Владелец: Telefonaktiebolaget LM Ericsson AB. Дата публикации: 2004-01-02.

Phase-locked loop with initialization loop

Номер патента: DE3171060D1. Автор: Ronald Lloyd Lee. Владелец: Westinghouse Electric Corp. Дата публикации: 1985-07-25.

Phase locked loop with limited lock time

Номер патента: US5986513A. Автор: Daniel J. Park,Jeffrey R. Owen,Bruce C. Nepple. Владелец: Elko Corp. Дата публикации: 1999-11-16.

PROGRAMMABLE SLEW RATE PHASE LOCKED LOOP

Номер патента: US20150097602A1. Автор: Walraven Justin. Владелец: . Дата публикации: 2015-04-09.

Phase-locked loop with novel phase detection mechanism

Номер патента: US8350605B2. Автор: Peng-Fei Lin,Po-Hao Yu,Ming-Chi Lin. Владелец: Moai Electronics Corp. Дата публикации: 2013-01-08.

Phase-Locked Loop With Novel Phase Detection Mechanism

Номер патента: US20110291714A1. Автор: Peng-Fei Lin,Po-Hao Yu,Ming-Chi Lin. Владелец: Moai Electronics Corp. Дата публикации: 2011-12-01.

PHASE LOCKED LOOP WITH MODIFIED LOOP FILTER

Номер патента: US20160094334A1. Автор: CROSBY Peter,Rahbar Kamran. Владелец: . Дата публикации: 2016-03-31.

CANCELLATION OF SPURIOUS TONES WITHIN A PHASE-LOCKED LOOP WITH A TIME-TO-DIGITAL CONVERTER

Номер патента: US20150145567A1. Автор: Perrott Michael H.. Владелец: . Дата публикации: 2015-05-28.

PHASE-LOCKED LOOP WITH LOWER POWER CHARGE PUMP

Номер патента: US20160308538A1. Автор: Goltman Gennady,Fan Yongping,Shen Kuan-Yueh. Владелец: . Дата публикации: 2016-10-20.

Phase locked loop with selectable answer

Номер патента: DE69934281D1. Автор: James Albert Wilber. Владелец: Thomson Consumer Electronics Inc. Дата публикации: 2007-01-18.

Charge pump circuit and phase-locked loop with charge pump circuit

Номер патента: JP3952268B2. Автор: 聖 機 梁. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2007-08-01.

Phase-Locked Loop with Selectable Response

Номер патента: KR100591962B1. Автор: 윌버제임스알버트. Владелец: 톰슨 콘슈머 일렉트로닉스, 인코포레이티드. Дата публикации: 2006-06-21.

Digital phase locked loop with closed loop linearization technique

Номер патента: US20110148488A1. Автор: Ian A. Young,Hyung-Jin Lee. Владелец: Intel Corp. Дата публикации: 2011-06-23.

Phase locked loop with phase and frequency lock detection

Номер патента: US10778233B1. Автор: Ulrich Moehlmann. Владелец: NXP BV. Дата публикации: 2020-09-15.

Phase-locked loop with scaled braking capacitor

Номер патента: JP4837481B2. Автор: ビー.ウィルソン ウィリアム. Владелец: Agere Systems LLC. Дата публикации: 2011-12-14.

Phase locked loop with a switch capacitor resistor in the loop filter

Номер патента: US7145400B2. Автор: John M. Horan. Владелец: Ceva Services Ltd. Дата публикации: 2006-12-05.

A phase locked loop with tunable phase

Номер патента: WO2012152331A1. Автор: Mingquan Bao. Владелец: Telefonaktiebolaget lM Ericsson (publ). Дата публикации: 2012-11-15.

Phase locked loop with floating capacitor boost circuit

Номер патента: US20060119439A1. Автор: John Horan. Владелец: Individual. Дата публикации: 2006-06-08.

Phase locked loop with improved phase lock/unlock detection

Номер патента: TW200415551A. Автор: Jae-Hoon Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2004-08-16.

Programmable slew rate phase locked loop

Номер патента: US20150097602A1. Автор: Justin Walraven. Владелец: Thomas and Betts International LLC. Дата публикации: 2015-04-09.

Programmable slew rate phase locked loop

Номер патента: EP2860873B1. Автор: Justin Walraven. Владелец: Thomas and Betts International LLC. Дата публикации: 2016-06-15.

Frequency synthesizer with a phase-locked loop with multiple fractional division

Номер патента: GB2319371B. Автор: Thierry Ginestet,Elie Brunet,Jean-Luc De Gouy. Владелец: Thomson TRT Defense. Дата публикации: 1998-09-09.

Phase locked loop with sense amplifier circuitry

Номер патента: US09871527B2. Автор: James D. Strom,Michael A. Sperling,Grant P. Kesselring,David M. Friend. Владелец: International Business Machines Corp. Дата публикации: 2018-01-16.

Cancellation of spurious tones within a phase-locked loop with a time-to-digital converter

Номер патента: US09762250B2. Автор: Michael H. Perrott. Владелец: Silicon Laboratories Inc. Дата публикации: 2017-09-12.

Phase-locked loop with controlled phase slippage

Номер патента: US5298867A. Автор: Lingappa K. Mestha. Владелец: Universities Research Association Inc. Дата публикации: 1994-03-29.

Hybrid Analog/Digital Phase Locked Loop with Fast Frequency Changes

Номер патента: US20230074921A1. Автор: Henrik Sjöland,Razvan-Cristian Marin. Владелец: Telefonaktiebolaget LM Ericsson AB. Дата публикации: 2023-03-09.

Phase-locked loop with analog phase rotator

Номер патента: US20030039329A1. Автор: DONG Zheng,Bin Wu. Владелец: BitBlitz Communications Inc. Дата публикации: 2003-02-27.

Hybrid analog/digital phase locked loop with fast frequency changes

Номер патента: EP4107861A1. Автор: Henrik Sjöland,Razvan-Cristian Marin. Владелец: Telefonaktiebolaget LM Ericsson AB. Дата публикации: 2022-12-28.

Phase-locked loop with analog phase rotator

Номер патента: EP1419580A2. Автор: DONG Zheng,Bin Wu. Владелец: BitBlitz Communications Inc. Дата публикации: 2004-05-19.

Phase-locked loop with analog phase rotator

Номер патента: WO2003019783A2. Автор: DONG Zheng,Bin Wu. Владелец: Bitblitz Communications, Inc.. Дата публикации: 2003-03-06.

Jitter signal circuit device of built-in-self-test phase locked loop with digital output and method thereof

Номер патента: TW200610275A. Автор: Yu-Chen Chen. Владелец: Ali Corp. Дата публикации: 2006-03-16.

Digital phase-locked loop with gated time-to-digital converter

Номер патента: EP2232708B1. Автор: Bo Sun,Gurkanwal Singh Sahota,Zixiang Yang. Владелец: Qualcomm Inc. Дата публикации: 2015-08-12.

Sigma-delta modulator controlled phase locked loop with a noise shaped dither

Номер патента: TW200402931A. Автор: Amr Fahim. Владелец: Qualcomm Inc. Дата публикации: 2004-02-16.

Phase-locked loop with switchable phase detector

Номер патента: DE3571729D1. Автор: Roermund Arthur Hermanus M Van. Владелец: Philips Gloeilampenfabrieken NV. Дата публикации: 1989-08-24.

Phase-locked loop with improvements on phase jitter, mtie, tracking speed and locking speed

Номер патента: WO1999025068A1. Автор: Bernd Linss. Владелец: Telefonaktiebolaget lM Ericsson (publ). Дата публикации: 1999-05-20.

Phase locked loop with adaptive loop bandwidth

Номер патента: TW200534591A. Автор: Young-Soo Sohn. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2005-10-16.

Phase-locked loop with improvements on phase jitter, mtie, tracking speed and locking speed

Номер патента: AU1233199A. Автор: Bernd Linss. Владелец: Telefonaktiebolaget LM Ericsson AB. Дата публикации: 1999-05-31.

Analog phase-locked loop with enhanced acquisition

Номер патента: US09608649B2. Автор: Staffan Ek. Владелец: Telefonaktiebolaget LM Ericsson AB. Дата публикации: 2017-03-28.

Phase locked loop with modified loop filter

Номер патента: US09503254B2. Автор: Kamran Rahbar,Peter Crosby. Владелец: Microsemi Semiconductor ULC. Дата публикации: 2016-11-22.

Digital Phase Locked Loop with Feedback Loops

Номер патента: US20140021992A1. Автор: Ibrahim Brima,Sfikas Georgios,FRANTZESKAKIS Emmanouil,WU Stephen,Jensen Henrik Tholstrup,Srinivasan Radha. Владелец: . Дата публикации: 2014-01-23.

Analog Phase-Locked Loop with Enhanced Acquisition

Номер патента: US20150004919A1. Автор: Ek Staffan. Владелец: . Дата публикации: 2015-01-01.

ALL DIGITAL PHASE LOCKED LOOP WITH CONFIGURABLE MULTIPLIER HAVING A SELECTABLE BIT SIZE

Номер патента: US20160049946A1. Автор: Liao Chia-Chun. Владелец: . Дата публикации: 2016-02-18.

Analog Phase-Locked Loop with Enhanced Acquisition

Номер патента: US20160112056A1. Автор: Ek Staffan. Владелец: . Дата публикации: 2016-04-21.

APPARATUS AND METHODS FOR PHASE-LOCKED LOOPS WITH SOFT TRANSITION FROM HOLDOVER TO REACQUIRING PHASE LOCK

Номер патента: US20150222273A1. Автор: Allan Gordon John,Fortier Justin L.. Владелец: . Дата публикации: 2015-08-06.

PHASE LOCK LOOP WITH A DIGITAL CHARGE PUMP

Номер патента: US20170250693A1. Автор: Thiagarajan Krishnaswamy,Janardhanan Jayawardan,Goyal Jagdish Chand. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2017-08-31.

PHASE LOCKED LOOP WITH LOW PHASE-NOISE

Номер патента: US20160336923A1. Автор: Sridharan Srinath,Marques Augusto,Seedher Ankit,Vasadi Sriharsha,J Raja Prabhu. Владелец: . Дата публикации: 2016-11-17.

Phase-lock loop with independent phase and frequency adjustments

Номер патента: KR100343535B1. Автор: 츠카사 오오이시. Владелец: 미쓰비시덴키 가부시키가이샤. Дата публикации: 2002-10-04.

Digital phase locked loop with high bandwidth using rising edge and falling edge of signal

Номер патента: KR101722860B1. Автор: 유창식. Владелец: 한양대학교 산학협력단. Дата публикации: 2017-04-03.

PHASE LOCKED LOOP WITH LOCKING ASSISTANCE CIRCUIT

Номер патента: FR2761551B1. Автор: Vincent Dufossez. Владелец: SGS Thomson Microelectronics SA. Дата публикации: 2000-01-14.

PHASE LOCKING LOOP WITH CHARGE PUMP CURRENT LIMITER

Номер патента: FR2753320A1. Автор: Eric Cirot,Nicolas Lebouleux,Philippe Berger. Владелец: SGS Thomson Microelectronics SA. Дата публикации: 1998-03-13.

Phase locked loop with limited phase correction when in locked condition

Номер патента: US4543540A. Автор: William J. Linder. Владелец: Honeywell Inc. Дата публикации: 1985-09-24.

Digital phase-locked loop with two-point modulation and adaptive delay matching

Номер патента: EP2374209A2. Автор: Daniel F. Filipovic,Gary John Ballantyne,Jifeng Geng. Владелец: Qualcomm Inc. Дата публикации: 2011-10-12.

Phase-locked loop with independent phase and frequency adjustment

Номер патента: KR19990081741A. Автор: 츠카사 오오이시. Владелец: 다니구찌 이찌로오, 기타오카 다카시. Дата публикации: 1999-11-15.

PHASE-LOCKED LOOP WITH LOW PHASE SHIFT ERROR.

Номер патента: NL170788C. Автор: Engel Ir Roza. Владелец: Philips Nv. Дата публикации: 1982-12-16.

Phase-locked loop with voltage controlled oscillator

Номер патента: DE1944138A1. Автор: Rigby Graham Austin. Владелец: Signetics Corp. Дата публикации: 1970-04-09.

Phase locked loop with temperature compensation

Номер патента: US20060262623A1. Автор: Sehat Sutardja. Владелец: Sehat Sutardja. Дата публикации: 2006-11-23.

Phase locked loop with a flip-flop

Номер патента: DE4016429C2. Автор: Hans-Joachim Dr Ing Goetz,Rainer Dipl Ing Hembes. Владелец: Philips Patentverwaltung GmbH. Дата публикации: 1993-11-11.

Phase locked loop with improved phase-frequency detection

Номер патента: EP0910897A4. Автор: Andrew H Dickson. Владелец: Maxim Integrated Products Inc. Дата публикации: 2000-02-02.

Digital phase-locked loop with two-point modulation and adaptive delay matching

Номер патента: EP2374209B1. Автор: Daniel F. Filipovic,Gary John Ballantyne,Jifeng Geng. Владелец: Qualcomm Inc. Дата публикации: 2016-08-17.

Phase locked loop with optimal state feedback controller

Номер патента: CN101771409B. Автор: 卡姆兰·拉赫巴尔. Владелец: ZARLINK SEMICONDUCTOR AB. Дата публикации: 2013-11-20.

Phase-lock loop with independent phase and frequency adjustments

Номер патента: US6525578B2. Автор: Tsukasa Ooishi. Владелец: Mitsubishi Electric Corp. Дата публикации: 2003-02-25.

PHASE LOCKED LOOP WITH LOCKING ASSISTANCE CIRCUIT

Номер патента: FR2761551A1. Автор: Vincent Dufossez. Владелец: SGS Thomson Microelectronics SA. Дата публикации: 1998-10-02.

Phase locked loop with charge pump

Номер патента: US8368437B2. Автор: Ming-Chieh Huang,Chan-Hong Chern,Chih-Chang Lin,Tao Wen CHUNG. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2013-02-05.

ΣΔdelta modulator controlled phase locked loop with a noise shaped dither

Номер патента: US6823033B2. Автор: Amr Fahim. Владелец: Qualcomm Inc. Дата публикации: 2004-11-23.

Phase lock loop with an adaptive loop filter

Номер патента: US20230092886A1. Автор: Kuan-Yueh Shen. Владелец: Intel Corp. Дата публикации: 2023-03-23.

Sigma-delta modulator controlled phase locked loop with a noise shaped dither

Номер патента: WO2003079553A1. Автор: Amr Fahim. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2003-09-25.

Sigma-delta modulator controlled phase locked loop with a noise shaped dither

Номер патента: US20030174799A1. Автор: Amr Fahim. Владелец: Qualcomm Inc. Дата публикации: 2003-09-18.

Phase-lock loop with independent phase and frequency adjustments

Номер патента: US20020030520A1. Автор: Tsukasa Ooishi. Владелец: Mitsubishi Electric Corp. Дата публикации: 2002-03-14.

Partial-fractional phase-locked loop with sigma delta modulator and finite impulse response filter

Номер патента: US11955979B2. Автор: Hongrui Wang,Abbas Komijani,Reetika K Agarwal. Владелец: Apple Inc. Дата публикации: 2024-04-09.

Partial-Fractional Phase-locked Loop with Sigma Delta Modulator and Finite Impulse Response Filter

Номер патента: US20230403013A1. Автор: Hongrui Wang,Abbas Komijani,Reetika K Agarwal. Владелец: Apple Inc. Дата публикации: 2023-12-14.

Phase locked loop with phase correction in the feedback loop

Номер патента: EP2740219B1. Автор: Gang Zhang. Владелец: Qualcomm Inc. Дата публикации: 2015-05-20.

Compact phase-locked loop with low jitter and reference spurs

Номер патента: US20200028515A1. Автор: Peter R. Kinget,Shravan Siddartha Nagam. Владелец: Columbia University in the City of New York. Дата публикации: 2020-01-23.

Phase locked loop with phase correction in the feedback loop

Номер патента: EP2740219A1. Автор: Gang Zhang. Владелец: Qualcomm Inc. Дата публикации: 2014-06-11.

Phase locked loop with phase correction in the feedback loop

Номер патента: WO2013022679A1. Автор: Gang Zhang. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2013-02-14.

Wide range frequency generator with supplementary step cct. - has phase lock loop with programmable divider before cct.

Номер патента: FR2273401A2. Автор: . Владелец: Adret Electronique SA. Дата публикации: 1975-12-26.

Phase locked loop with a voltage controlled oscillator with multi-frequency output

Номер патента: DE19754884A1. Автор: Edward T Nielson. Владелец: Philips Semiconductors Inc. Дата публикации: 1998-08-06.

Injection-locked phase-locked loop with a self-aligned injection window

Номер патента: US20120062293A1. Автор: Che-Fu Liang,Keng-Jan Hsaio. Владелец: MediaTek Inc. Дата публикации: 2012-03-15.

Injection-locked phase-locked loop with self-aligned injection window

Номер патента: TW201223164A. Автор: Che-Fu Liang,Keng-Jan Hsaio. Владелец: MediaTek Inc. Дата публикации: 2012-06-01.

Apparatus and method to reduce lock time via frequency band calibration

Номер патента: WO2020190873A1. Автор: Edward Lee,Yohan Frans,Alan C. Wong,Christopher J. Borrelli,Caleb S. Leung. Владелец: XILINX, INC.. Дата публикации: 2020-09-24.

Apparatus and method to reduce lock time via frequency band calibration

Номер патента: US20200304130A1. Автор: Edward Lee,Yohan Frans,Alan C. Wong,Christopher J. Borrelli,Caleb S. Leung. Владелец: Xilinx Inc. Дата публикации: 2020-09-24.

Apparatus and method to reduce lock time via frequency band calibration

Номер патента: EP3918715A1. Автор: Edward Lee,Yohan Frans,Alan C. Wong,Christopher J. Borrelli,Caleb S. Leung. Владелец: Xilinx Inc. Дата публикации: 2021-12-08.

Apparatus and method to reduce jitter in a phase locked loop

Номер патента: US20080074200A1. Автор: Yonghua Cong. Владелец: Broadcom Corp. Дата публикации: 2008-03-27.

Double data rate decoding device with edge-triggered shifting latch stages

Номер патента: US09966117B2. Автор: Won-Seok HWANG. Владелец: SK hynix Inc. Дата публикации: 2018-05-08.

Pipelined interconnect circuitry with double data rate interconnections

Номер патента: US09692418B1. Автор: David Lewis,Carl Ebeling,Herman Henry Schmit. Владелец: Altera Corp. Дата публикации: 2017-06-27.

Methods and apparatus for reducing microbumps for inter-die double-data rate (DDR) transfer

Номер патента: US12026053B2. Автор: Kiun Kiet Jong,Hwa Chaw Law. Владелец: Intel Corp. Дата публикации: 2024-07-02.

Double Data Rate Interpolating Analog to Digital Converter

Номер патента: US20190356327A1. Автор: Kimmo Koli. Владелец: Huawei Technologies Co Ltd. Дата публикации: 2019-11-21.

Double data rate counter, and analog-to-digital converter and cmos image sensor using the same

Номер патента: US20160043725A1. Автор: Sung-jin Lee,Won-Seok HWANG. Владелец: SK hynix Inc. Дата публикации: 2016-02-11.

Double data rate counter, and analog-to-digital converter and CMOS image sensor using the same

Номер патента: US09774332B2. Автор: Sung-jin Lee,Won-Seok HWANG. Владелец: SK hynix Inc. Дата публикации: 2017-09-26.

Methods and apparatus for reducing microbumps for inter-die double-data rate (ddr) transfer

Номер патента: US20230367674A1. Автор: Kiun Kiet Jong,Hwa Chaw Law. Владелец: Intel Corp. Дата публикации: 2023-11-16.

Double data rate circuit and data generation method implementing precise duty cycle control

Номер патента: EP4254804A2. Автор: JAMES KIM,Daesik Song. Владелец: Yangtze Memory Technologies Co Ltd. Дата публикации: 2023-10-04.

Double data rate circuit and data generation method implementing precise duty cycle control

Номер патента: EP4254804A3. Автор: JAMES KIM,Daesik Song. Владелец: Yangtze Memory Technologies Co Ltd. Дата публикации: 2023-12-13.

Low output skew double data rate serial encoder

Номер патента: CA2658561C. Автор: Curtis D. Musfeldt. Владелец: Qualcomm Inc. Дата публикации: 2016-08-16.

Phase-locked loop with d.c. modulation capability

Номер патента: CA1194156A. Автор: Ronald H. Chapman. Владелец: Motorola Inc. Дата публикации: 1985-09-24.

Phase-locked loop with d c modulation capability

Номер патента: AU1609083A. Автор: Ronald H. Chapman. Владелец: Motorola Inc. Дата публикации: 1983-12-02.

Circuitry to reduce pll lock acquisition time

Номер патента: WO2004075414B1. Автор: Ronald B Hulfachor,James J Mcdonald Iii. Владелец: James J Mcdonald Iii. Дата публикации: 2005-02-17.

Network interface with double data rate and delay locked loop

Номер патента: US20070033428A1. Автор: Yong Jiang,Jonathan Lin. Владелец: Broadcom Corp. Дата публикации: 2007-02-08.

Network interface with double data rate and delay locked loop

Номер патента: EP1241789A3. Автор: Yong Jiang,Jonathan Lin. Владелец: Broadcom Corp. Дата публикации: 2005-09-21.

Clock scheme circuit and a mobile double data rate memory using the clock scheme circuit

Номер патента: US12063043B2. Автор: Guan-Yu SU. Владелец: MediaTek Inc. Дата публикации: 2024-08-13.

Method and apparatus for providing symmetrical output data for a double data rate dram

Номер патента: US20090031158A1. Автор: Wen Li,R. Jacob Baker,Aaron Schoenfeld. Владелец: Individual. Дата публикации: 2009-01-29.

Network interface with double data rate and delay locked loop

Номер патента: EP1241789B1. Автор: Yong Jiang,Jonathan Lin. Владелец: Broadcom Corp. Дата публикации: 2011-06-01.

Clock scheme circuit and a mobile double data rate memory using the clock scheme circuit

Номер патента: US20230412174A1. Автор: Guan-Yu SU. Владелец: MediaTek Inc. Дата публикации: 2023-12-21.

Device for controlling clock signal phase to reduce clock skew

Номер патента: US20030098732A1. Автор: Reginald Lin. Владелец: Via Technologies Inc. Дата публикации: 2003-05-29.

Methods and circuits for reducing clock jitter

Номер патента: US11831323B2. Автор: Nanyan Wang,Marcus Van Ierssel,Prabhnoor Singh Kainth. Владелец: Cadence Design Systems Inc. Дата публикации: 2023-11-28.

Clock phase alignment using frequency comparison

Номер патента: US5712583A. Автор: Richard Francis Frankeny. Владелец: International Business Machines Corp. Дата публикации: 1998-01-27.

Phase Aligner with Short Lock Time

Номер патента: US20150194968A1. Автор: Anand Dixit,Robert P. Masleid. Владелец: Oracle International Corp. Дата публикации: 2015-07-09.

Multi-device system and method for phase alignment of devices in the multi-device system

Номер патента: US20240214177A1. Автор: Edwin Thaller,Daniel Gruber,Michael Kalcher. Владелец: Intel Corp. Дата публикации: 2024-06-27.

Monitoring and control of reference clocks to reduce bit error ratio

Номер патента: US09520965B2. Автор: Shawn Barrow. Владелец: Ciena Corp. Дата публикации: 2016-12-13.

Double data rate circuit and data generation method implementing precise duty cycle control

Номер патента: CN110383380B. Автор: 宋立东,J·金. Владелец: Yangtze Memory Technologies Co Ltd. Дата публикации: 2020-05-26.

Double data rate circuit and data generation method implementing precise duty cycle control

Номер патента: CN111710353A. Автор: 宋立东,J·金. Владелец: Yangtze Memory Technologies Co Ltd. Дата публикации: 2020-09-25.

Suppressing power supply noise using data scrambling in double data rate memory systems

Номер патента: US7945050B2. Автор: Christopher P. Mozak. Владелец: Intel Corp. Дата публикации: 2011-05-17.

Double data rate circuit and data generation method implementing precise duty cycle control

Номер патента: EP3909047B1. Автор: JAMES KIM,Daesik Song. Владелец: Yangtze Memory Technologies Co Ltd. Дата публикации: 2023-10-04.

DOUBLE DATA RATE TIME INTERPOLATING QUANTIZER WITH REDUCED KICKBACK NOISE

Номер патента: US20190013817A1. Автор: Koli Kimmo. Владелец: . Дата публикации: 2019-01-10.

DOUBLE DATA RATE COUNTER, AND ANALOG-TO-DIGITAL CONVERTER AND CMOS IMAGE SENSOR USING THE SAME

Номер патента: US20160043725A1. Автор: LEE Sung-Jin,HWANG Won-Seok. Владелец: . Дата публикации: 2016-02-11.

METHODS AND APPARATUS FOR REDUCING MICROBUMPS FOR INTER-DIE DOUBLE-DATA RATE (DDR) TRANSFER

Номер патента: US20200097362A1. Автор: Jong Kiun Kiet,Law Hwa Chaw. Владелец: Intel Corporation. Дата публикации: 2020-03-26.

Latch circuit and double data rate decoding device based on the same

Номер патента: US20170133065A1. Автор: Won-Seok HWANG. Владелец: SK hynix Inc. Дата публикации: 2017-05-11.

DOUBLE DATA RATE COUNTER, AND ANALOG-TO-DIGITAL CONVERTER AND CMOS SENSOR INCLUDING THE SAME

Номер патента: US20150171871A1. Автор: Shin Min-Seok. Владелец: . Дата публикации: 2015-06-18.

Double data rate counter, and analog-digital converting appratus and cmos image sensor using the same

Номер патента: US20140367551A1. Автор: Won-Seok HWANG. Владелец: SK hynix Inc. Дата публикации: 2014-12-18.

PIPELINED INTERCONNECT CIRCUITRY WITH DOUBLE DATA RATE INTERCONNECTIONS

Номер патента: US20170288671A1. Автор: Lewis David,Schmit Herman Henry,Ebeling Carl. Владелец: . Дата публикации: 2017-10-05.

Double Data Rate Interpolating Analog to Digital Converter

Номер патента: US20190356327A1. Автор: Koli Kimmo. Владелец: . Дата публикации: 2019-11-21.

DDR (double data Rate) sending circuit

Номер патента: CN112383298B. Автор: 孔亮,陈捷,庄志青,刘亚东. Владелец: Canxin Semiconductor Shanghai Co ltd. Дата публикации: 2021-06-11.

Latch circuit, double data rate decoding apparatus based the latch

Номер патента: KR102457155B1. Автор: 황원석. Владелец: 에스케이하이닉스 주식회사. Дата публикации: 2022-10-20.

Latch circuit and double data rate decoding device based on the same

Номер патента: CN106686322A. Автор: 黄元锡. Владелец: Hynix Semiconductor Inc. Дата публикации: 2017-05-17.

Low output skew double data rate serial encoder

Номер патента: US8723705B2. Автор: Curtis Drew Musfeldt. Владелец: Qualcomm Inc. Дата публикации: 2014-05-13.

Double data rate serial encoder

Номер патента: US20080088492A1. Автор: Brian Steele,George Wiley,Curtis Musfeldt. Владелец: Qualcomm Inc. Дата публикации: 2008-04-17.

Impedance controlled double data rate input buffer

Номер патента: US20030169081A1. Автор: Zhigang Han,Cong Khieu. Владелец: Sun Microsystems Inc. Дата публикации: 2003-09-11.

Low output skew double data rate serial encoder

Номер патента: CA2658561A1. Автор: Curtis D. Musfeldt. Владелец: Individual. Дата публикации: 2008-02-21.

Latch circuit, double data rate ring counter based on the latch circuit, and related devices

Номер патента: CN106685411A. Автор: 黄元锡. Владелец: Hynix Semiconductor Inc. Дата публикации: 2017-05-17.

Low output skew double data rate serial encoder

Номер патента: US20080036631A1. Автор: Curtis Drew Musfeldt. Владелец: Qualcomm Inc. Дата публикации: 2008-02-14.

Radio-frequency power generator configured to reduce electromagnetic emissions

Номер патента: US09456532B2. Автор: Andreas BACKLUND. Владелец: General Electric Co. Дата публикации: 2016-09-27.

Compression attached memory module (camm) for low-power double data rate (lpddr) memories

Номер патента: US20230305736A1. Автор: Arnold Thomas Schnell,Joseph Daniel Mallory. Владелец: Dell Products LP. Дата публикации: 2023-09-28.

Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION

Номер патента: US20140106681A1. Автор: Chiewcharn Narathong,Lai Kan Leung,Yiwu Tang. Владелец: Qualcomm Inc. Дата публикации: 2014-04-17.

HIGH ORDER HYBRID PHASE LOCKED LOOP WITH DIGITAL SCHEME FOR JITTER SUPPRESSION

Номер патента: US20170264425A1. Автор: Aouini Sadok,Ben-Hamida Naim,Parvizi Mahdi. Владелец: Ciena Corporation. Дата публикации: 2017-09-14.

Phase locked loop with function for improving frequency drift

Номер патента: KR100735455B1. Автор: 강창수. Владелец: 삼성전기주식회사. Дата публикации: 2007-07-04.

Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION

Номер патента: EP2909943A1. Автор: Chiewcharn Narathong,Lai Kan Leung,Yiwu Tang. Владелец: Qualcomm Inc. Дата публикации: 2015-08-26.

Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION

Номер патента: WO2014059291A1. Автор: Chiewcharn Narathong,Lai Kan Leung,Yiwu Tang. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2014-04-17.

Method and apparatus of operating synchronizing high-speed clock dividers to correct clock skew

Номер патента: US10505550B1. Автор: Vijay Gadde,Prasad Chalasani,Shaolei Quan. Владелец: Invecas Inc. Дата публикации: 2019-12-10.

Methods and devices for reducing clock skew in bidirectional clock trees

Номер патента: US09787311B1. Автор: Boon Haw Ooi. Владелец: Altera Corp. Дата публикации: 2017-10-10.

Clock skew reduction using spider clock trace routing

Номер патента: US5861764A. Автор: James H. Singer,Joseph Peter Miller. Владелец: Compaq Computer Corp. Дата публикации: 1999-01-19.

Apparatus and methods for reducing clock-ungating induced voltage droop

Номер патента: US10890937B2. Автор: Bhavin Shah,Martin Saint-Laurent,Lam Ho,Carlos Andres Rodriguez Ancer. Владелец: Qualcomm Inc. Дата публикации: 2021-01-12.

Apparatus and methods for reducing clock-ungating induced voltage droop

Номер патента: US20210124387A1. Автор: Bhavin Shah,Martin Saint-Laurent,Lam Ho,Carlos Andres Rodriguez Ancer. Владелец: Qualcomm Inc. Дата публикации: 2021-04-29.

Apparatus and methods for reducing clock-ungating induced voltage droop

Номер патента: US20190086946A1. Автор: Bhavin Shah,Martin Saint-Laurent,Lam Ho,Carlos Andres Rodriguez Ancer. Владелец: Qualcomm Inc. Дата публикации: 2019-03-21.

Quadrature clock skew calibration circuit

Номер патента: US10848297B1. Автор: Roland Ribeiro. Владелец: Texas Instruments Inc. Дата публикации: 2020-11-24.

Ultra-low power d flip-flop with reduced clock load

Номер патента: US20230409073A1. Автор: Sehat Sutardja. Владелец: Individual. Дата публикации: 2023-12-21.

Routing technique to adjust clock skew

Номер патента: US20030034832A1. Автор: Lei Lin,Ashok Kapoor. Владелец: Individual. Дата публикации: 2003-02-20.

Ultra-low power d flip-flop with reduced clock load

Номер патента: WO2023249966A1. Автор: Sehat Sutardja. Владелец: Sehat Sutardja. Дата публикации: 2023-12-28.

Trimmable loading elements to control clock skew

Номер патента: US4639615A. Автор: Bernard T. Murphy,Charles M. Lee. Владелец: AT&T Bell Laboratories Inc. Дата публикации: 1987-01-27.

Latched comparator circuitry with reduced clock feedthrough

Номер патента: US11843386B1. Автор: Francesco Dalena. Владелец: Apple Inc. Дата публикации: 2023-12-12.

Monolithic three dimensional (3d) flip-flops with minimal clock skew and related systems and methods

Номер патента: US20150022250A1. Автор: Yang Du,Pratyush Kamal. Владелец: Qualcomm Inc. Дата публикации: 2015-01-22.

Track plan to improve clock skew

Номер патента: WO2024040108A1. Автор: Timothy Fischer,Derek Carson,Anantha Kumar NIVARTI. Владелец: Tesla, Inc.. Дата публикации: 2024-02-22.

Monolithic three dimensional (3d) flip-flops with minimal clock skew and related systems and methods

Номер патента: WO2015009716A1. Автор: Yang Du,Pratyush Kamal. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2015-01-22.

Monolithic three dimensional (3d) flip-flops with minimal clock skew and related systems and methods

Номер патента: EP3022769A1. Автор: Yang Du,Pratyush Kamal. Владелец: Qualcomm Inc. Дата публикации: 2016-05-25.

Low latency phase alignment for parallel data paths

Номер патента: US20240333270A1. Автор: Riyas Noorudeen Remla,Showi-Min Shen. Владелец: Xilinx Inc. Дата публикации: 2024-10-03.

Frame phase aligner

Номер патента: US5546401A. Автор: Sang H. Lee,Tae H. Lee,Jung H. Ko,Chang S. Shim. Владелец: Electronics and Telecommunications Research Institute ETRI. Дата публикации: 1996-08-13.

Clock and phase alignment between physical layers and controller

Номер патента: US20230059517A1. Автор: Benson Chau,Sarosh I. Azad,Tomai Knopp. Владелец: Xilinx Inc. Дата публикации: 2023-02-23.

Adjustable time duration for driving pulse-width modulation (PWM) output to reduce thermal noise

Номер патента: US09847773B2. Автор: John L. Melanson,Paul Lesso. Владелец: Cirrus Logic Inc. Дата публикации: 2017-12-19.

Adjustable time duration for driving pulse-width modulation (PWM) output to reduce thermal noise

Номер патента: US09660632B1. Автор: John L. Melanson,Paul Lesso. Владелец: Cirrus Logic Inc. Дата публикации: 2017-05-23.

IGBT gate drive during turnoff to reduce switching loss

Номер патента: US09838002B2. Автор: Chingchi Chen,Xi LU,Ke Zou,Zhuxian Xu. Владелец: FORD GLOBAL TECHNOLOGIES LLC. Дата публикации: 2017-12-05.

Power management circuit operable to reduce rush current

Номер патента: US11894767B2. Автор: Nadim Khlat,Michael R. Kay. Владелец: Qorvo US Inc. Дата публикации: 2024-02-06.

Double data rate scheme for data output

Номер патента: EP1208567A1. Автор: Wen Li,Mark R. Thomann. Владелец: Micron Technology Inc. Дата публикации: 2002-05-29.

Double data rate scheme for data output

Номер патента: EP1208567B1. Автор: Wen Li,Mark R. Thomann. Владелец: Micron Technology Inc. Дата публикации: 2005-01-12.

Double data rate scheme for data output

Номер патента: WO2001016958A1. Автор: Wen Li,Mark R. Thomann. Владелец: MICRON TECHNOLOGY, INC.. Дата публикации: 2001-03-08.

Double data rate (ddr) memory controller apparatus and method

Номер патента: US20180277195A1. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Ip Company LLC. Дата публикации: 2018-09-27.

Double data rate (DDR) memory controller apparatus and method

Номер патента: US10242730B2. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Ip Company LLC. Дата публикации: 2019-03-26.

Margin tool for double data rate memory systems

Номер патента: US09437326B2. Автор: Kenneth R. Burch,James A. Welker,Mazyar Razzaz. Владелец: FREESCALE SEMICONDUCTOR INC. Дата публикации: 2016-09-06.

Double data rate clock gating

Номер патента: US20130082738A1. Автор: Anatoly Gelman. Владелец: Broadcom Corp. Дата публикации: 2013-04-04.

Double data rate test interface and architecture

Номер патента: US20130073917A1. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2013-03-21.

Double data rate test interface and architecture

Номер патента: US20150149844A1. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2015-05-28.

Double data rate (ddr) memory controller apparatus and method

Номер патента: US20200020381A1. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Ip Company LLC. Дата публикации: 2020-01-16.

Double data rate (ddr) memory controller apparatus and method

Номер патента: US20220254403A1. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Inc. Дата публикации: 2022-08-11.

Double data rate (DDR) memory controller apparatus and method

Номер патента: US12014767B2. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Inc. Дата публикации: 2024-06-18.

Double data rate test interface and architecture

Номер патента: US20100262878A1. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2010-10-14.

Double data rate test interface and architecture

Номер патента: US20160069957A1. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2016-03-10.

Double data rate test interface and architecture

Номер патента: WO2008017006A2. Автор: Lee D. Whetsel. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2008-02-07.

Double data rate test interface and architecture

Номер патента: US20120266035A1. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2012-10-18.

Double data rate (ddr) memory controller apparatus and method

Номер патента: US20180336942A1. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Ip Company LLC. Дата публикации: 2018-11-22.

Double data rate (DDR) memory controller apparatus and method

Номер патента: US11710516B2. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Inc. Дата публикации: 2023-07-25.

Double data rate (DDR) memory controller apparatus and method

Номер патента: US10734061B2. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Ip Company LLC. Дата публикации: 2020-08-04.

Double data rate (ddr) memory controller apparatus and method

Номер патента: US20240290372A1. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Inc. Дата публикации: 2024-08-29.

Power management circuit in low-power double data rate memory and management method thereof

Номер патента: US20230140988A1. Автор: Shuenrun Seara JIAN. Владелец: Integrated Silicon Solution Inc. Дата публикации: 2023-05-11.

Method of Phase Calibration for Double Data Rate Memory Interface and Related System

Номер патента: US20180203777A1. Автор: Chia-Ta LAI. Владелец: NOVATEK MICROELECTRONICS CORP. Дата публикации: 2018-07-19.

Method of phase calibration for double data rate memory interface and related system

Номер патента: US09952955B2. Автор: Chia-Ta LAI. Владелец: NOVATEK MICROELECTRONICS CORP. Дата публикации: 2018-04-24.

Apparatus and methods for synchronizing a plurality of double data rate memory ranks

Номер патента: US20220057937A1. Автор: Tahsin Askar. Владелец: Advanced Micro Devices Inc. Дата публикации: 2022-02-24.

Apparatus and methods for synchronizing a plurality of double data rate memory ranks

Номер патента: WO2022046689A1. Автор: Tahsin Askar. Владелец: Advanced Micro Devices, Inc.. Дата публикации: 2022-03-03.

Apparatus and methods for synchronizing a plurality of double data rate memory ranks

Номер патента: EP4200712A1. Автор: Tahsin Askar. Владелец: Advanced Micro Devices Inc. Дата публикации: 2023-06-28.

Non-intrusive probe for double data rate interface

Номер патента: WO2017014894A1. Автор: Chong Ding,Douglas Bruce White,Roy Draughn. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2017-01-26.

Synchronous semiconductor memory device with double data rate scheme

Номер патента: US6078546A. Автор: Jung-Bae Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2000-06-20.

Margin tool for double data rate memory systems

Номер патента: US20150364212A1. Автор: Kenneth R. Burch,James A. Welker,Mazyar Razzaz. Владелец: Morgan Stanley Senior Funding Inc. Дата публикации: 2015-12-17.

Write scheme for a double data rate SDRAM

Номер патента: US6154418A. Автор: Wen Li. Владелец: Micron Technology Inc. Дата публикации: 2000-11-28.

Double data rate (ddr) memory controller apparatus and method

Номер патента: US20240112721A1. Автор: David Wu,Venkat Iyer,Mahesh Gopalan. Владелец: Uniquify Inc. Дата публикации: 2024-04-04.

System and method for double data rate (ddr) chip-kill recovery

Номер патента: US20220342582A1. Автор: Peter John Waldemar Graumann. Владелец: Microchip Technology Inc. Дата публикации: 2022-10-27.

Power management circuit in low-power double data rate memory and management method thereof

Номер патента: US11894043B2. Автор: Shuenrun Seara JIAN. Владелец: Integrated Silicon Solution Inc. Дата публикации: 2024-02-06.

System and method for double data rate (DDR) chip-kill recovery

Номер патента: US12014068B2. Автор: Peter John Waldemar Graumann. Владелец: Microchip Technology Inc. Дата публикации: 2024-06-18.

Systems and methods for double data rate communication via power cable

Номер патента: US09879527B2. Автор: Vernon Chronister,Stephen J. Coulston. Владелец: Baker Hughes Inc. Дата публикации: 2018-01-30.

Data alignment system and method for double data rate input data stream

Номер патента: US20090310626A1. Автор: Joseph Caltagirone,James Dewey Parker. Владелец: Honeywell International Inc. Дата публикации: 2009-12-17.

Double data rate flip-flop

Номер патента: CA2432308A1. Автор: Suresh M. Menon,Richard A. Carberry,Steven P. Young,Ketan Sodha,Joseph H. Hassoun. Владелец: Xilinx Inc. Дата публикации: 2002-07-18.

Data alignment system and method for double data rate input data stream

Номер патента: US20090323730A1. Автор: Joseph Caltagirone,James Dewey Parker,Brett Oliver. Владелец: Honeywell International Inc. Дата публикации: 2009-12-31.

N factorial double data rate clock and data recovery

Номер патента: CN105637797B. Автор: S·森戈库. Владелец: Qualcomm Inc. Дата публикации: 2019-01-04.

FAST TERMINATION OF MULTILANE DOUBLE DATA RATE TRANSACTIONS

Номер патента: US20190356412A1. Автор: Pitigoi-Aron Radu,Wietfeldt Richard Dominic,GRAIF Sharon. Владелец: . Дата публикации: 2019-11-21.

Double data rate serial encoder

Номер патента: CN101103532A. Автор: 乔治·A·威利,布赖恩·斯蒂尔,柯蒂斯·穆斯费尔特. Владелец: Qualcomm Inc. Дата публикации: 2008-01-09.

Double data rate flip-flop

Номер патента: US7317773B2. Автор: Suresh M. Menon,Richard A. Carberry,Steven P. Young,Ketan Sodha,Joseph H. Hassoun. Владелец: Xilinx Inc. Дата публикации: 2008-01-08.

Reducing clock skew between clock signals of first and second hearing devices

Номер патента: US12063475B2. Автор: Michael Løngaa. Владелец: GN Hearing AS. Дата публикации: 2024-08-13.

Reducing clock skew between clock signals of first and second hearing devices

Номер патента: US20240334135A1. Автор: Michael Løngaa. Владелец: GN Hearing AS. Дата публикации: 2024-10-03.

Wireless devices having reduced clock feed-through

Номер патента: US9425833B2. Автор: Florinel G. Balteanu,Peter Harris Robert Popplewell,Jakub F. Pingot. Владелец: Skyworks Solutions Inc. Дата публикации: 2016-08-23.

System and Method for Clock-Skew-Based Covert Communication

Номер патента: US20200153528A1. Автор: Murali Tummala,John C. McEachen,Erik Sean KNEBEL. Владелец: US Department of Navy. Дата публикации: 2020-05-14.

Apparatus and method for clock phase alignment between active and standby clock cards and clock card

Номер патента: US20080095292A1. Автор: Qing Zhang. Владелец: Huawei Technologies Co Ltd. Дата публикации: 2008-04-24.

Using clock drift, clock skew, and network latency to enhance machine identification

Номер патента: US09900312B2. Автор: Upendra Mardikar,Rasta A. Mansour. Владелец: PayPal Inc. Дата публикации: 2018-02-20.

Using clock drift, clock skew, and network latency to enhance machine identification

Номер патента: US09596238B2. Автор: Upendra Mardikar,Rasta A. Mansour. Владелец: PayPal Inc. Дата публикации: 2017-03-14.

Clock skew compensation for a jitter buffer

Номер патента: WO2003079620A1. Автор: Igor Ternovsky. Владелец: Globespan Virata Incorporated. Дата публикации: 2003-09-25.

Method for estimating clock skew within a communications network

Номер патента: US20040139375A1. Автор: Jacob Benesty. Владелец: Lucent Technologies Inc. Дата публикации: 2004-07-15.

Clock skew compensation for acoustic echo cancellers using inaudible tones

Номер патента: US8750494B2. Автор: Walter Etter. Владелец: Alcatel Lucent SAS. Дата публикации: 2014-06-10.

Clock skew compensation

Номер патента: EP2057522A1. Автор: Tonu Trump,Dejan Miljkovic. Владелец: Telefonaktiebolaget LM Ericsson AB. Дата публикации: 2009-05-13.

Clock skew determination in a network

Номер патента: US12047258B2. Автор: Steve Shaw,Jordan Whited,David Swafford,Ben Marx. Владелец: Neoatomic LLC. Дата публикации: 2024-07-23.

Corner protection to reduce wrap around

Номер патента: US20050054174A1. Автор: Dong Kim,Chia-Shun Hsiao. Владелец: Promos Technologies Inc. Дата публикации: 2005-03-10.

Semiconductor integrated circuit device having clock signal wiring construction for suppressing clock skew

Номер патента: US5532500A. Автор: Hitoshi Okamura,Shin-ichi Ohkawa. Владелец: NEC Corp. Дата публикации: 1996-07-02.

Enhanced phase discriminator for fast phase alignment

Номер патента: US20130003907A1. Автор: Holger Wenske. Владелец: Intel Mobile Communications GmbH. Дата публикации: 2013-01-03.

Enhanced phase discriminator for fast phase alignment

Номер патента: EP2727276A1. Автор: Holger Wenske. Владелец: Intel Mobile Communications GmbH. Дата публикации: 2014-05-07.

Synchronous data system and method for providing phase-aligned output data

Номер патента: US20140321514A1. Автор: Jack W. Lee,Michael E. Yeomans,Carissa L. Pichon,James P. Dumais. Владелец: Raytheon Co. Дата публикации: 2014-10-30.

Synchronous data system and method for providing phase-aligned output data

Номер патента: EP2992636A2. Автор: Jack W. Lee,Michael E. Yeomans,Carissa L. Pichon,James P. Dumais. Владелец: Raytheon Co. Дата публикации: 2016-03-09.

Synchronous data system and method for providing phase-aligned output data

Номер патента: WO2015012926A2. Автор: Jack W. Lee,Michael E. Yeomans,Carissa L. Pichon,James P. Dumais. Владелец: Raytheon Company. Дата публикации: 2015-01-29.

Printed circuit board employing lossy power distribution network to reduce power plane resonances

Номер патента: WO2001039562A1. Автор: Istvàn Novak. Владелец: SUN MICROSYSTEMS, INC.. Дата публикации: 2001-05-31.

Techniques to reduce the impact of jitter on communications system performance

Номер патента: WO2008060809A1. Автор: Ehud Shoor. Владелец: Intel Corporation. Дата публикации: 2008-05-22.

Techniques to reduce the impact of jitter on communications system performance

Номер патента: EP2078367A1. Автор: Ehud Shoor. Владелец: Intel Corp. Дата публикации: 2009-07-15.

Method for controlling an electric motor to reduce emi

Номер патента: WO2005124976A2. Автор: James B. Eskritt,Joel E. Kuehner. Владелец: INTERNATIONAL RECTIFIER CORPORATION. Дата публикации: 2005-12-29.

Spatial Averaging of Transmission Power to Reduce Power Cutbacks

Номер патента: US20240364376A1. Автор: Robert S. Trocke,Gregory Redmond Black,Hongming Zhao. Владелец: Google LLC. Дата публикации: 2024-10-31.

Electromagnetic actuator for optical device to reduce temperature and deformation

Номер патента: US09467034B2. Автор: Julien Gamet,Faouzi Khechana. Владелец: Intel Corp. Дата публикации: 2016-10-11.

Server-side frame render timing delay to reduce client-side frame present delay

Номер патента: US20240196033A1. Автор: Min Zhang,Yuping Shen. Владелец: Advanced Micro Devices Inc. Дата публикации: 2024-06-13.

Method to reduce harmonics in the electrical output of a power plant

Номер патента: US20210119448A1. Автор: Kim Hoej Jensen,Emerson Guest,Lei SHUAI. Владелец: Siemens Gamesa Renewable Energy AS. Дата публикации: 2021-04-22.

Data collection system, data collection method and data collection program to reduce the communication time

Номер патента: US8521910B2. Автор: Akitake Mitsuhashi. Владелец: NEC Corp. Дата публикации: 2013-08-27.

Systems and methods for grouping nodes to reduce collisions

Номер патента: US20140269631A1. Автор: Santosh Paul Abraham,Simone Merlin,Amin Jafarian. Владелец: Qualcomm Inc. Дата публикации: 2014-09-18.

Carbon fiber contactor having an elastomer to reduce hysteresis

Номер патента: US6392529B1. Автор: Shengli Liu. Владелец: CTS Corp. Дата публикации: 2002-05-21.

Efficient Network Routing To Reduce Bandwidth Usage and Latency

Номер патента: US20100325209A1. Автор: Mukund N. Thapa. Владелец: Optical Fusion Inc. Дата публикации: 2010-12-23.

Methods and apparatus to reduce threshold voltage drift

Номер патента: WO2018004836A1. Автор: Feng Pan,Prashant S. Damle,Kiran Pangal,Davide Mantegazza,Hanmant Pramod Belgal. Владелец: Intel Corporation. Дата публикации: 2018-01-04.

Synchronizers to reduce jitter and related apparatuses, methods, and systems

Номер патента: WO2024167809A2. Автор: Bodo Schmidt,Eric Bader,Ryan James DRAUGHON. Владелец: nLIGHT, Inc.. Дата публикации: 2024-08-15.

Structure of an electric connector to reduce abrasion during mating

Номер патента: WO2024176156A1. Автор: Buddhabrata Chakravorty,Pathi Mohan Rao. Владелец: Swapp Design Private Limited. Дата публикации: 2024-08-29.

Video coding rate adaptation to reduce packetization overhead

Номер патента: WO2008054841A1. Автор: Vijayalakshmi R. Raveendran,Tao Tian. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2008-05-08.

Video coding rate adaptation to reduce packetization overhead

Номер патента: EP2080376A1. Автор: Vijayalakshmi R. Raveendran,Tao Tian. Владелец: Qualcomm Inc. Дата публикации: 2009-07-22.

Shorting switch to reduce ground leakage current in inductive charging

Номер патента: WO2024182409A1. Автор: Xuan Zhang,Mehmet Ozbek. Владелец: Tesla, Inc.. Дата публикации: 2024-09-06.

System and method to reduce viscous losses of electric vehicle

Номер патента: US20240336214A1. Автор: William Rey Patterson. Владелец: FORD GLOBAL TECHNOLOGIES LLC. Дата публикации: 2024-10-10.

Methods and apparatus to reduce threshold voltage drift

Номер патента: US09824767B1. Автор: Feng Pan,Prashant S. Damle,Kiran Pangal,Davide Mantegazza,Hanmant Pramod Belgal. Владелец: Intel Corp. Дата публикации: 2017-11-21.

Current collector design to reduce granule bed disruption

Номер патента: US09786956B2. Автор: Paul Sudworth,Grzegorz Maruszak. Владелец: General Electric Co. Дата публикации: 2017-10-10.

Motor driving circuit to reduce switching loss

Номер патента: US09692328B2. Автор: Bao-Lin Yao,Qing-Wu Hu. Владелец: Asia Vital Components Shenzhen Co Ltd. Дата публикации: 2017-06-27.

Multi-chip TX beamforming for per-packet switching without LO phase alignment circuitry

Номер патента: US09531528B1. Автор: Shahram Abdollahi-Alibeik,Hyunsik Park. Владелец: Qualcomm Inc. Дата публикации: 2016-12-27.

System and method to reduce the bondwire/trace inductance

Номер патента: US8021973B2. Автор: Weijun Yao. Владелец: Ralink Technology Singapore Corp Pte Ltd. Дата публикации: 2011-09-20.

Controlling word line voltages to reduce read disturb in a memory device

Номер патента: WO2022093320A1. Автор: Henry Chin,Jiahui Yuan,Abu Naser Zainuddin. Владелец: SanDisk Technologies LLC. Дата публикации: 2022-05-05.

Wafer bonding apparatus and methods to reduce post-bond wafer distortion

Номер патента: WO2022225705A1. Автор: Nathan Ip. Владелец: Tokyo Electron U.S. Holdings, Inc.. Дата публикации: 2022-10-27.

Controlling word line voltages to reduce read disturb in a memory device

Номер патента: EP4055607A1. Автор: Henry Chin,Jiahui Yuan,Abu Naser Zainuddin. Владелец: SanDisk Technologies LLC. Дата публикации: 2022-09-14.

Device to reduce residual current

Номер патента: US20170214240A1. Автор: Michael Koch. Владелец: Eaton Industries Austria GmbH. Дата публикации: 2017-07-27.

Image processing method to reduce compression noise and apparatus using the same

Номер патента: US20110007820A1. Автор: Dale YIM. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2011-01-13.

Double Data Rate Output Circuit and Method

Номер патента: US20130024717A1. Автор: Alan Roth,Oswald Becca,Pedro Ovalle. Владелец: Mosaid Technologies Inc. Дата публикации: 2013-01-24.

Semiconductor memory device employing single data rate (SDR) and double data rate (DDR)

Номер патента: TW503369B. Автор: Sang-Bo Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2002-09-21.

Memory module with double data rate command and data interfaces supporting two-channel and four-channel modes

Номер патента: US20220413768A1. Автор: Steven C. Woo,Dongyun Lee. Владелец: RAMBUS INC. Дата публикации: 2022-12-29.

Double data rate addressable tap interface with shadow protocol circuitry

Номер патента: US09551748B2. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2017-01-24.

Synchronous double data rate DRAM

Номер патента: US6445642B2. Автор: Naoki Murakami. Владелец: NEC Corp. Дата публикации: 2002-09-03.

Double data rate-single data rate input block and method for using same

Номер патента: US20090190431A1. Автор: Christopher Gronlund. Владелец: Broadcom Corp. Дата публикации: 2009-07-30.

Write circuit of double data rate synchronous dram

Номер патента: TWI264725B. Автор: Yong-Deok Cho. Владелец: Hynix Semiconductor Inc. Дата публикации: 2006-10-21.

Double data rate memory device having data selection circuit and data paths

Номер патента: US8107315B2. Автор: Chung Zen Chen. Владелец: Elite Semiconductor Memory Technology Inc. Дата публикации: 2012-01-31.

RESYNCHRONIZATION OF A CLOCK ASSOCIATED WITH EACH DATA BIT IN A DOUBLE DATA RATE MEMORY SYSTEM

Номер патента: US20180239391A1. Автор: Chang David,Ren Chenxiao,Shi Xudong,Zhai Shubing. Владелец: . Дата публикации: 2018-08-23.

INDUCTIVE COUPLING FOR DATA COMMUNICATION IN A DOUBLE DATA RATE MEMORY SYSTEM

Номер патента: US20180275714A1. Автор: Chang David,Ren Chenxiao,Shi Xudong,Zhai Shubing. Владелец: . Дата публикации: 2018-09-27.

Circuit and Method for output data in double data rate synchronous semiconductor device

Номер патента: KR100510512B1. Автор: 유창식,허낙원. Владелец: 삼성전자주식회사. Дата публикации: 2005-08-26.

Data input buffer of ddr(double data rate) synchronous dram

Номер патента: KR100294343B1. Автор: 류제훈. Владелец: 박종섭. Дата публикации: 2001-09-17.

System and method for data path power saving in fifth generation double data rate memory device

Номер патента: TW201913654A. Автор: 羅依 齊林 坎迪康達. Владелец: 美商美光科技公司. Дата публикации: 2019-04-01.

Double data rate scheme for data output

Номер патента: US6694416B1. Автор: Wen Li,Mark R. Thomann. Владелец: Micron Technology Inc. Дата публикации: 2004-02-17.

DOUBLE DATA RATE TEST INTERFACE AND ARCHITECTURE

Номер патента: US20130246870A1. Автор: Whetsel Lee D.. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2013-09-19.

HIGH SPEED DOUBLE DATA RATE JTAG INTERFACE

Номер патента: US20130254605A1. Автор: Whetsel Lee D.. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2013-09-26.

HIGH SPEED DOUBLE DATA RATE JTAG INTERFACE

Номер патента: US20160003906A1. Автор: Whetsel Lee D.. Владелец: . Дата публикации: 2016-01-07.

NON-INTRUSIVE PROBE FOR DOUBLE DATA RATE INTERFACE

Номер патента: US20170017558A1. Автор: Ding Chong,White Douglas Bruce,Draughn Roy. Владелец: . Дата публикации: 2017-01-19.

DOUBLE DATA RATE (DDR) MEMORY CONTROLLER APPARATUS AND METHOD

Номер патента: US20200020381A1. Автор: GOPALAN Mahesh,WU David,IYER Venkat. Владелец: . Дата публикации: 2020-01-16.

HIGH SPEED DOUBLE DATA RATE JTAG INTERFACE

Номер патента: US20180024190A1. Автор: Whetsel Lee D.. Владелец: . Дата публикации: 2018-01-25.

WRITE ACCESS CONTROL FOR DOUBLE DATA RATE WRITE-X/DATACOPY0 COMMANDS

Номер патента: US20200026667A1. Автор: Li Yanru,CHUN Dexter Tamio. Владелец: . Дата публикации: 2020-01-23.

Apparatus and methods for synchronizing a plurality of double data rate memory ranks

Номер патента: US20220057937A1. Автор: Tahsin Askar. Владелец: Advanced Micro Devices Inc. Дата публикации: 2022-02-24.

HIGH SPEED DOUBLE DATA RATE JTAG INTERFACE

Номер патента: US20150058689A1. Автор: Whetsel Lee D.. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2015-02-26.

Double data rate command bus

Номер патента: US20180061478A1. Автор: Kuljit S. Bains,George Vergis. Владелец: Intel Corp. Дата публикации: 2018-03-01.

Systems and Methods for Double Data Rate Communication Via Power Cable

Номер патента: US20160069179A1. Автор: Coulston Stephen J.,Chronister Vernon. Владелец: . Дата публикации: 2016-03-10.

DOUBLE DATA RATE TEST INTERFACE AND ARCHITECTURE

Номер патента: US20160069957A1. Автор: Whetsel Lee D.. Владелец: . Дата публикации: 2016-03-10.

HIGH SPEED DOUBLE DATA RATE JTAG INTERFACE

Номер патента: US20170089980A1. Автор: Whetsel Lee D.. Владелец: . Дата публикации: 2017-03-30.

DOUBLE DATA RATE GATING METHOD AND APPARATUS

Номер патента: US20170097654A1. Автор: Wu Chih-Hung. Владелец: . Дата публикации: 2017-04-06.

Double data rate test interface and architecture

Номер патента: US20150149844A1. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2015-05-28.

Method of Phase Calibration for Double Data Rate Memory Interface and Related System

Номер патента: US20180203777A1. Автор: LAI Chia-Ta. Владелец: . Дата публикации: 2018-07-19.

MEMORY ACCESS ALIGNMENT IN A DOUBLE DATA RATE ('DDR') SYSTEM

Номер патента: US20160216897A1. Автор: JR. Robert B.,Likovich,JENKINS STEVEN K.,TROMBLEY MICHAEL R.. Владелец: . Дата публикации: 2016-07-28.

Method of Phase Calibration for Double Data Rate Memory Interface and Related System

Номер патента: US20170212819A1. Автор: LAI Chia-Ta. Владелец: . Дата публикации: 2017-07-27.

DOUBLE DATA RATE (DDR) MEMORY CONTROLLER APPARATUS AND METHOD

Номер патента: US20190206479A1. Автор: GOPALAN Mahesh,WU David,IYER Venkat. Владелец: . Дата публикации: 2019-07-04.

SYSTEM AND METHOD FOR PER-BIT DE-SKEW FOR DATAMASK IN A DOUBLE DATA-RATE MEMORY DEVICE INTERFACE

Номер патента: US20140321229A1. Автор: Duffner Barbara Jean. Владелец: . Дата публикации: 2014-10-30.

DOUBLE DATA RATE TEST INTERFACE AND ARCHITECTURE

Номер патента: US20170242072A1. Автор: Whetsel Lee D.. Владелец: . Дата публикации: 2017-08-24.

CONTINUOUS TUNING OF PREAMBLE RELEASE TIMING IN A DOUBLE DATA-RATE MEMORY DEVICE INTERFACE

Номер патента: US20140355359A1. Автор: Humphrey Guy,Linam David,Evans Scott T.. Владелец: . Дата публикации: 2014-12-04.

DOUBLE DATA RATE (DDR) MEMORY CONTROLLER APPARATUS AND METHOD

Номер патента: US20180277195A1. Автор: GOPALAN Mahesh,WU David,IYER Venkat. Владелец: . Дата публикации: 2018-09-27.

DOUBLE DATA RATE SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY AND OUTPUT DRIVING CIRCUIT THEREOF

Номер патента: US20180277196A1. Автор: GU Li-Jun,CHOU GER-CHIH. Владелец: . Дата публикации: 2018-09-27.

MEMORY ACCESS ALIGNMENT IN A DOUBLE DATA RATE ('DDR') SYSTEM

Номер патента: US20140379979A1. Автор: JR. Robert B.,Likovich,JENKINS STEVEN K.,TROMBLEY MICHAEL R.. Владелец: . Дата публикации: 2014-12-25.

DOUBLE DATA RATE (DDR) MEMORY CONTROLLER APPARATUS AND METHOD

Номер патента: US20200321044A1. Автор: GOPALAN Mahesh,WU David,IYER Venkat. Владелец: . Дата публикации: 2020-10-08.

DOUBLE DATA RATE (DDR) MEMORY CONTROLLER APPARATUS AND METHOD

Номер патента: US20180336942A1. Автор: GOPALAN Mahesh,WU David,IYER Venkat. Владелец: . Дата публикации: 2018-11-22.

MARGIN TOOL FOR DOUBLE DATA RATE MEMORY SYSTEMS

Номер патента: US20150364212A1. Автор: RAZZAZ MAZYAR,WELKER JAMES A.,BURCH KENNETH R.. Владелец: . Дата публикации: 2015-12-17.

Double data rate synchronous dram

Номер патента: KR100537206B1. Автор: 류제훈. Владелец: 주식회사 하이닉스반도체. Дата публикации: 2005-12-16.

Double data rate semiconductor memory device

Номер патента: KR100278653B1. Автор: 이정배. Владелец: 윤종용. Дата публикации: 2001-02-01.

Non-volatile memory device performing double data rate operation in reading operation and method thereof

Номер патента: KR100546418B1. Автор: 유동열. Владелец: 삼성전자주식회사. Дата публикации: 2006-01-26.

Synchronous double data rate dram

Номер патента: KR100407361B1. Автор: 무라카미나오키. Владелец: 닛뽄덴끼 가부시끼가이샤. Дата публикации: 2003-11-28.

Double data rate system

Номер патента: EP2062112A4. Автор: Behnam Malekkhosravi,Nadim Hashim Shaikli. Владелец: Rapid Bridge LLC. Дата публикации: 2011-06-29.

High-performance multi-port DDR (double data rate) controller and method for implementing same

Номер патента: CN105868134A. Автор: 韩震. Владелец: Fiberhome Telecommunication Technologies Co Ltd. Дата публикации: 2016-08-17.

Compensation engine for training double data rate delays

Номер патента: US20110040902A1. Автор: Oswin E. Housty. Владелец: Advanced Micro Devices Inc. Дата публикации: 2011-02-17.

Double data rate system

Номер патента: CN101601000B. Автор: 贝赫纳姆·马莱克科斯拉维,纳迪姆·哈希姆·沙伊克利. Владелец: Qualcomm Inc. Дата публикации: 2013-04-03.

High speed double data rate jtag interface

Номер патента: US20110072325A1. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2011-03-24.

Built-in self-testing for double data rate input/output

Номер патента: US20030101376A1. Автор: Amit Sanghani. Владелец: Sun Microsystems Inc. Дата публикации: 2003-05-29.

Built-in self-testing for double data rate input/output interface

Номер патента: WO2003046925A2. Автор: Amit Sanghani. Владелец: SUN MICROSYSTEMS, INC.. Дата публикации: 2003-06-05.

Double data rate interface

Номер патента: US7847608B2. Автор: William Redman-White. Владелец: NXP BV. Дата публикации: 2010-12-07.

Input/output cells for a double data rate (DDR) memory controller

Номер патента: US7062625B1. Автор: Steven Shrader,Art Gmurowski,Samitinjoy Pal,Michael McKeon. Владелец: Denali Software Inc. Дата публикации: 2006-06-13.

Double data rate system

Номер патента: CN101601000A. Автор: 贝赫纳姆·马莱克科斯拉维,纳迪姆·哈希姆·沙伊克利. Владелец: Rapid Bridge LLC. Дата публикации: 2009-12-09.

Multi-stage output multiplexing circuits and methods for double data rate synchronous memory devices

Номер патента: US6914829B2. Автор: Sang-Bo Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2005-07-05.

Method for automatic adjustment of timing of double data rate interface

Номер патента: US20080104351A1. Автор: Craig VanZante,King Wayne Luk. Владелец: Hewlett Packard Development Co LP. Дата публикации: 2008-05-01.

Double data rate signal testing assistant device

Номер патента: US8589743B2. Автор: Jie Li. Владелец: Hongfujin Precision Industry Shenzhen Co Ltd. Дата публикации: 2013-11-19.

Double data rate memory interface

Номер патента: US6791889B2. Автор: Steve A. Peterson. Владелец: Intel Corp. Дата публикации: 2004-09-14.

DDR (double data Rate) repairing method, device, terminal and storage medium

Номер патента: CN110675911A. Автор: 郭丹丹. Владелец: Shanghai Wingtech Electronic Technology Co Ltd. Дата публикации: 2020-01-10.

Method for optimizing utilization of a double-data-rate-SDRAM memory system

Номер патента: US20040193834A1. Автор: Brian Emberling. Владелец: Sun Microsystems Inc. Дата публикации: 2004-09-30.

Double data rate test interface and architecture

Номер патента: US20090183040A1. Автор: Lee D. Whetsel. Владелец: Texas Instruments Inc. Дата публикации: 2009-07-16.

Method and circuit to implement double data rate testing

Номер патента: US20030120989A1. Автор: John Zumkehr. Владелец: Intel Corp. Дата публикации: 2003-06-26.

Double data rate memory interface

Номер патента: TW200424861A. Автор: Steve Peterson. Владелец: Intel Corp. Дата публикации: 2004-11-16.

Dynamically setting burst length of a double data rate memory device

Номер патента: US20090307446A1. Автор: Christopher S. Johnson. Владелец: Johnson Christopher S. Дата публикации: 2009-12-10.

Double data rate interface

Номер патента: US20110043264A1. Автор: William Redman-White. Владелец: NXP BV. Дата публикации: 2011-02-24.

Write access control for double data rate write-x/datacopy0 commands

Номер патента: US20200026667A1. Автор: Dexter Tamio Chun,Yanru Li. Владелец: Qualcomm Inc. Дата публикации: 2020-01-23.

Vector decoding in time-constrained double data rate interface

Номер патента: US20190377701A1. Автор: Richard Dominic Wietfeldt,Lalan Jee Mishra,Helena Deirdre O'Shea. Владелец: Qualcomm Inc. Дата публикации: 2019-12-12.

Double data rate synchronous dram integrated circuit for testing with low speed test equipment

Номер патента: TW419671B. Автор: Si-Yeol Lee,Jung-Bae Lee,One-gyun La. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2001-01-21.

Clock skew reduction using active shields

Номер патента: US20030221174A1. Автор: Pradeep Trivedi,Sudhakar Bobba. Владелец: Sun Microsystems Inc. Дата публикации: 2003-11-27.

Method and apparatus for automatically inserting clock buffers into a logic block to reduce clock skew

Номер патента: US5564022A. Автор: Goutam Debnath,Kelly J. Fitzpatrick. Владелец: Intel Corp. Дата публикации: 1996-10-08.

Reducing clock skew in synthesized modules

Номер патента: US09721051B2. Автор: Chandan Shantharaj,Mamata Godthi,Claire Shih. Владелец: Oracle International Corp. Дата публикации: 2017-08-01.

Methods and Systems for Measuring and Reducing Clock Skew

Номер патента: US20110025391A1. Автор: Bharadwaj Amrutur,Pratap Kumar Das. Владелец: Indian Institute of Science IISC. Дата публикации: 2011-02-03.

Reducing clock skew by power supply isolation

Номер патента: WO2003017071A2. Автор: Tyler J. Thorp,Dean Liu,Pradeep R. Trivedi,Gin S. Yee. Владелец: SUN MICROSYSTEMS, INC.. Дата публикации: 2003-02-27.

Reducing clock skew by power supply isolation

Номер патента: WO2003017071A3. Автор: Dean Liu,Tyler J Thorp,Pradeep R Trivedi,Gin S Yee. Владелец: Sun Microsystems Inc. Дата публикации: 2003-12-11.

Clock skew-adjustable chip clock architecture of programmable logic chip

Номер патента: US12099377B2. Автор: Jicong FAN,Yanfei Zhang,Chenguang KUANG,Boyin Chen. Владелец: Wuxi Esiontech Co Ltd. Дата публикации: 2024-09-24.

Estimation apparatus and method for estimating clock skew

Номер патента: US20130282318A1. Автор: Ying-Yen CHEN,Jih-Nung Lee. Владелец: Realtek Semiconductor Corp. Дата публикации: 2013-10-24.

Clock skew-adjustable chip clock architecture of progarmmable logic chip

Номер патента: US20230016311A1. Автор: Jicong FAN,Yanfei Zhang,Chenguang KUANG,Boyin Chen. Владелец: Wuxi Esiontech Co Ltd. Дата публикации: 2023-01-19.

System level reduction of clock skew based on local thermal profiling

Номер патента: US20040181354A1. Автор: Claude Gauthier,Pradeep Trivedi. Владелец: Sun Microsystems Inc. Дата публикации: 2004-09-16.

Technique to Mitigate Clock Generation Failure at High Input Clock Skew

Номер патента: US20240255982A1. Автор: Atul Katoch,Jaspal Singh Shah. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2024-08-01.

Apparatus and method for advanced macro clock skewing

Номер патента: US12131110B2. Автор: Ming-Chieh Tsai,Shao-Yu Wang. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2024-10-29.

Apparatus and method for advanced macro clock skewing

Номер патента: US11494545B2. Автор: Ming-Chieh Tsai,Shao-Yu Wang. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2022-11-08.

Memory device having a clock skew generator

Номер патента: US20120092944A1. Автор: Shao-Yu Chou,Hung-jen Liao,Ching-Wei Wu,Tzu-Kuei LIN. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2012-04-19.

Apparatus and method for advanced macro clock skewing

Номер патента: US20220269847A1. Автор: Ming-Chieh Tsai,Shao-Yu Wang. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2022-08-25.

Minimizing the effect of clock skew in bit line write driver

Номер патента: US20020171463A1. Автор: Tao-ying Yau. Владелец: Sun Microsystems Inc. Дата публикации: 2002-11-21.

Apparatus and method for advanced macro clock skewing

Номер патента: US20230036554A1. Автор: Ming-Chieh Tsai,Shao-Yu Wang. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2023-02-02.

Method for buffering clock skew by using a logical effort

Номер патента: US20120169394A1. Автор: Wei Hwang,Ming-Hung Chang,Chung-Ying Hsieh. Владелец: National Chiao Tung University NCTU. Дата публикации: 2012-07-05.

Clock skew correction method, device and system

Номер патента: US20210223816A1. Автор: Tao Liu. Владелец: Zhengzhou Yunhai Information Technology Co Ltd. Дата публикации: 2021-07-22.

Data path clock skew management in a dynamic power management environment

Номер патента: WO1999050821A1. Автор: Ignatius Tjandrasuwita. Владелец: Ignatius Tjandrasuwita. Дата публикации: 1999-10-07.

Clock skew analysis and optimization

Номер патента: US09494968B2. Автор: Phillip J. Restle,James D. Warnock. Владелец: International Business Machines Corp. Дата публикации: 2016-11-15.

Reducing clock power consumption of a computer processor

Номер патента: US10296687B2. Автор: Giora Biran,Erez Barak,Osher Yifrach,Amir Turi. Владелец: International Business Machines Corp. Дата публикации: 2019-05-21.

Cadence and media content phase alignment

Номер патента: US09568994B2. Автор: Tristan Jehan. Владелец: SPOTIFY AB. Дата публикации: 2017-02-14.

Clock skew analysis and optimization

Номер патента: US20140201561A1. Автор: Phillip J. Restle,James D. Warnock. Владелец: International Business Machines Corp. Дата публикации: 2014-07-17.

Clock skew reduction technique based on distributed process monitors

Номер патента: US20040181705A1. Автор: Claude Gauthier,Shaishav Desai. Владелец: Sun Microsystems Inc. Дата публикации: 2004-09-16.

Method for buffering clock skew by using a logical effort

Номер патента: US8487684B2. Автор: Wei Hwang,Ming-Hung Chang,Chung-Ying Hsieh. Владелец: National Chiao Tung University NCTU. Дата публикации: 2013-07-16.

Data path clock skew management in a dynamic power management environment

Номер патента: EP1066620A1. Автор: Ignatius Tjandrasuwita. Владелец: Individual. Дата публикации: 2001-01-10.

Clock-skew resistant chain of sequential cells

Номер патента: WO2002071411A1. Автор: Laurent Souef,Frederic Natali. Владелец: KONINKLIJKE PHILIPS ELECTRONICS N.V.. Дата публикации: 2002-09-12.

Method for countervailing clock skew and core logic circuit using the same

Номер патента: US20080118017A1. Автор: Paul Su. Владелец: Via Technologies Inc. Дата публикации: 2008-05-22.

Reducing clock power consumption of a computer processor

Номер патента: US20180373828A1. Автор: Giora Biran,Erez Barak,Osher Yifrach,Amir Turi. Владелец: International Business Machines Corp. Дата публикации: 2018-12-27.

Reducing clock power consumption of a computer processor

Номер патента: US20180373610A1. Автор: Giora Biran,Erez Barak,Osher Yifrach,Amir Turi. Владелец: International Business Machines Corp. Дата публикации: 2018-12-27.

Reducing clock power consumption of a computer processor

Номер патента: US20180373611A1. Автор: Giora Biran,Erez Barak,Osher Yifrach,Amir Turi. Владелец: International Business Machines Corp. Дата публикации: 2018-12-27.

Turbo fan engine and method to reduce noise of turbo fan engine efflux

Номер патента: RU2387862C2. Автор: Ален ПОРТ. Владелец: Эрбюс Франс. Дата публикации: 2010-04-27.

Compositions and methods to reduce mastitis in dairy animals

Номер патента: WO2024073719A3. Автор: Thomas Rehberger,Jesse Thompson,Alexandra Smith. Владелец: CHURCH & DWIGHT CO., INC.. Дата публикации: 2024-06-20.

Compositions and methods to reduce mastitis in dairy animals

Номер патента: WO2024073719A2. Автор: Thomas Rehberger,Jesse Thompson,Alexandra Smith. Владелец: CHURCH & DWIGHT CO., INC.. Дата публикации: 2024-04-04.

Phase alignment device

Номер патента: US09943944B1. Автор: Roger Miller. Владелец: Individual. Дата публикации: 2018-04-17.

System and device to reduce turbulence in aircraft wake

Номер патента: RU2399556C2. Автор: Петер МЭЙ. Владелец: Эйрбас Дойчланд Гмбх. Дата публикации: 2010-09-20.

Method and device to reduce aircraft wing load in banking

Номер патента: RU2424947C2. Автор: Таня ЛИВЕ. Владелец: Эрбюс Франс. Дата публикации: 2011-07-27.

Preparation to reduce insulin resistance

Номер патента: RU2379037C2. Автор: Миюки ТАНАКА,Эрико МИСАВА. Владелец: Моринага Милк Индастри Ко., Лтд.. Дата публикации: 2010-01-20.

A flexible method to reduce the amount of data to be transferred between devices

Номер патента: WO2024033108A1. Автор: Bernd Lundt,Johannes KOEPNICK,Jan Marek MAY. Владелец: KONINKLIJKE PHILIPS N.V.. Дата публикации: 2024-02-15.

PROPOSED THERAPY TO REDUCE EFFECTS OF VIRAL INFECTIONS (may help with COVID 19) 16 Mar. 2020

Номер патента: AU2020100400A4. Автор: Edgar Geoffrey Thompson. Владелец: Individual. Дата публикации: 2020-04-23.

Changing gut microbiota to reduce alcohol craving

Номер патента: US20230000921A1. Автор: Jasmohan BAJAJ. Владелец: Virginia Commonwealth University. Дата публикации: 2023-01-05.

Changing gut microbiota to reduce alcohol craving

Номер патента: WO2021091806A1. Автор: Jasmohan BAJAJ. Владелец: Virginia Commonwealth University. Дата публикации: 2021-05-14.

Soluble quencher to reduce background in qpcr assays

Номер патента: EP2582838A1. Автор: Stephan Schwers. Владелец: Siemens Healthcare Diagnostics Inc. Дата публикации: 2013-04-24.

Use of adhesive patch and tension strap to reduce wrinkles in skin

Номер патента: US09854896B2. Автор: Matthew P. Veeder. Владелец: Individual. Дата публикации: 2018-01-02.

Bearing assembly including bearing support ring configured to reduce thermal warping during use

Номер патента: US09816549B2. Автор: Craig H. Cooley,Timothy N. Sexton. Владелец: US Synthetic Corp. Дата публикации: 2017-11-14.

Arrangement to reduce noise of a wind turbine rotor blade

Номер патента: US09719488B2. Автор: Stefan Oerlemans. Владелец: SIEMENS AG. Дата публикации: 2017-08-01.

Magnetic football helmet to reduce concussion injuries

Номер патента: US09687037B1. Автор: Rebecca E. Caffrey,Raymond J. Colello. Владелец: Virginia Commonwealth University. Дата публикации: 2017-06-27.

Use of CDK9 inhibitors to reduce cartilage degradation

Номер патента: US09498471B2. Автор: Dominik Haudenschild,Paul Di Cesare,Jasper Yik,Blaine Christiansen. Владелец: UNIVERSITY OF CALIFORNIA. Дата публикации: 2016-11-22.

Methods and devices to reduce damaging effects of concussive or blast forces on a subject

Номер патента: CA2875937C. Автор: David Smith. Владелец: Tbi Innovations LLC. Дата публикации: 2017-03-14.

Methods and devices to reduce damaging effects of concussive or blast forces on a subject

Номер патента: US20230310009A1. Автор: David Smith,Joseph A. Fisher. Владелец: Tbi Innovations LLC. Дата публикации: 2023-10-05.

Methods to reduce n-heterocycles

Номер патента: EP4397631A2. Автор: Paul Robert FRAIL. Владелец: Bl Technologies Inc. Дата публикации: 2024-07-10.

Apparatus with disc drive that uses cache management policy to reduce power consumption

Номер патента: WO2005103905A1. Автор: Wilhelmus F. J. Fontijn. Владелец: KONINKLIJKE PHILIPS ELECTRONICS N.V.. Дата публикации: 2005-11-03.

Multiple marine vessels employing spatial control to reduce wave-making resistance

Номер патента: US11292560B2. Автор: Terrence W. Schmidt,Jeffrey E. Kline. Владелец: Individual. Дата публикации: 2022-04-05.

Weight expansion to reduce weight precision

Номер патента: US20240152574A1. Автор: Andrea Fasoli,Stefano Ambrogio. Владелец: International Business Machines Corp. Дата публикации: 2024-05-09.

Improvements relating to reduced-overhead context-saving in static priority scheduled operating systems

Номер патента: EP1770517A3. Автор: David Lake,John Tuffen. Владелец: Livedevices Ltd. Дата публикации: 2007-05-23.

Programming Of Drain Side Word Line To Reduce Program Disturb And Charge Loss

Номер патента: US20160099058A1. Автор: Wei Zhao,Yingda Dong,Ching-Huang Lu,Jiahui Yuan. Владелец: SanDisk Technologies LLC. Дата публикации: 2016-04-07.

Programming of drain side word line to reduce program disturb and charge loss

Номер патента: EP3204948A1. Автор: Wei Zhao,Yingda Dong,Ching-Huang Lu,Jiahui Yuan. Владелец: SanDisk Technologies LLC. Дата публикации: 2017-08-16.

Programming of drain side word line to reduce program disturb and charge loss

Номер патента: WO2016057202A1. Автор: Wei Zhao,Yingda Dong,Ching-Huang Lu,Jiahui Yuan. Владелец: SANDISK TECHNOLOGIES INC.. Дата публикации: 2016-04-14.

Multiple Marine Vessels Employing Spatial Control To Reduce Wave-making Resistance

Номер патента: US20210078682A1. Автор: Terrence W. Schmidt,Jeffrey E. Kline. Владелец: Individual. Дата публикации: 2021-03-18.

Coating to reduce oil uptake in fried snacks

Номер патента: WO2024151403A1. Автор: Sathya B. KALAMBUR. Владелец: Frito-Lay North America, Inc.. Дата публикации: 2024-07-18.

Apparatus with disc drive that uses cache management policy to reduce power consumption

Номер патента: EP1745382A1. Автор: Wilhelmus F. J. Fontijn. Владелец: KONINKLIJKE PHILIPS ELECTRONICS NV. Дата публикации: 2007-01-24.

Vehicle configuration with aerodynamic shaping to reduce drag, and vehicle and method for the same

Номер патента: US20230264801A1. Автор: Dino L. Roman,David S. Lazzara. Владелец: Boeing Co. Дата публикации: 2023-08-24.

Vehicle configuration with aerodynamic shaping to reduce drag, and vehicle and method for the same

Номер патента: US11772771B2. Автор: Dino L. Roman,David S. Lazzara. Владелец: Boeing Co. Дата публикации: 2023-10-03.

Data encoding scheme to reduce sense current

Номер патента: US8189362B2. Автор: Chuan Khye Chai,Kar Keng Chua,Boon Jin Ang,Jun Pin Tan,Tze Swan Tan. Владелец: Altera Corp. Дата публикации: 2012-05-29.

Data encoding scheme to reduce sense current

Номер патента: US20110292711A1. Автор: Chuan Khye Chai,Kar Keng Chua,Boon Jin Ang,Jun Pin Tan,Tze Swan Tan. Владелец: Individual. Дата публикации: 2011-12-01.

GLITTER BELT: Atmospheric Reflectors to Reduce Solar Irradiance

Номер патента: US20200096731A1. Автор: Narayanan Menon Komerath. Владелец: Individual. Дата публикации: 2020-03-26.

Formulations of polybasic drugs to reduce multi-organ toxicity

Номер патента: US20230104323A1. Автор: Manu Chaudhary. Владелец: Individual. Дата публикации: 2023-04-06.

Formulations of polybasic drugs to reduce multi-organ toxicity

Номер патента: EP4072563A1. Автор: Manu Chaudhary. Владелец: Individual. Дата публикации: 2022-10-19.

System for control over food and diet and related method to reduce environmental impact

Номер патента: US20190228678A1. Автор: Rosemary Elizabeth OSTFELD. Владелец: Individual. Дата публикации: 2019-07-25.

Treatment to reduce edema for brain and musculature injuries

Номер патента: WO1991001997A1. Автор: Edward T. Wei. Владелец: The Regents of the University of California. Дата публикации: 1991-02-21.

Treatment of malt to reduce stale flavor in beer

Номер патента: US4110480A. Автор: James R. A. Pollock,Anthony R. Dale. Владелец: Pollock International Ltd. Дата публикации: 1978-08-29.

Using previously rendered scene frames to reduce pixel noise

Номер патента: US20200058103A1. Автор: Jacopo Pantaleoni,Shiqiu Liu. Владелец: Nvidia Corp. Дата публикации: 2020-02-20.

Processor and methods to reduce power consumption of procesor components

Номер патента: US20050081067A1. Автор: Zeev Sperber,Ittai Anati,Sagi Lahav,Ofer Sierra,Asi Joseph. Владелец: Intel Corp. Дата публикации: 2005-04-14.

Method and apparatus to reduce the width of a slot or opening in a pipe, tube or other object

Номер патента: US20060053861A1. Автор: Lawrence Hruschak,Terry McLean,Richard Ariss. Владелец: Individual. Дата публикации: 2006-03-16.

Retractable reel device to reduce throwing of school materials

Номер патента: US20070119998A1. Автор: Richard Mechling. Владелец: Individual. Дата публикации: 2007-05-31.

Compounds and use to reduce the formation of malodour

Номер патента: US20070092476A1. Автор: Andreas Natsch,Felix Flachsmann. Владелец: Givaudan SA. Дата публикации: 2007-04-26.

Profiled steel decking sheets for formwork of concrete decking with coating to reduce glare

Номер патента: NZ535340A. Автор: Neil Tooley. Владелец: BlueScope Steel Ltd. Дата публикации: 2005-02-25.

Drum brake assembly configured to reduce audible noise during braking

Номер патента: WO2017014992A1. Автор: David R. Church,Bret Allen Engels,Edward Ray Green. Владелец: Bendix Spicer Foundation Brake LLC. Дата публикации: 2017-01-26.

Excimer laser unit and relative control method for performing cornea ablation to reduce presbyopia

Номер патента: EP1569585A1. Автор: Franco Bartoli. Владелец: CARL ZEISS MEDITEC AG. Дата публикации: 2005-09-07.

Techniques and devices to reduce bus cross talk for memory systems

Номер патента: US20240321340A1. Автор: Martin Brox,Natalija Jovanovic,Milena Tsvetkova Ivanov. Владелец: Micron Technology Inc. Дата публикации: 2024-09-26.

Synchronizers to reduce jitter and related apparatuses, methods, and systems

Номер патента: WO2024167809A3. Автор: Bodo Schmidt,Eric Bader,Ryan James DRAUGHON. Владелец: nLIGHT, Inc.. Дата публикации: 2024-09-19.

A method and a system configured to reduce impact of impairment data in captured iris images

Номер патента: EP4416619A1. Автор: Mikkel Stegmann. Владелец: Fingerprint Cards Anacatum IP AB. Дата публикации: 2024-08-21.

Techniques and devices to reduce bus cross talk for memory systems

Номер патента: WO2024205813A1. Автор: Martin Brox,Natalija Jovanovic,Milena Tsvetkova Ivanov. Владелец: MICRON TECHNOLOGY, INC.. Дата публикации: 2024-10-03.

Micromachined device packaged to reduce stiction

Номер патента: WO1997034151A1. Автор: YANG Zhao,John R. Martin. Владелец: ANALOG DEVICES, INC.. Дата публикации: 1997-09-18.

Lubricant blends to reduce refrigerant solubility

Номер патента: US20200370805A1. Автор: Daniel A. STRANGE,Julie A. MAJURIN,Daryl Dean Steinke. Владелец: Trane International Inc. Дата публикации: 2020-11-26.

Apparatus and Methods For Pre-treating Swabs Prior to Collection of Specimens to Reduce False Positive Detections

Номер патента: US20190284756A1. Автор: Paul E. Johnson. Владелец: Softray Inc. Дата публикации: 2019-09-19.

A unique method and process for treating dry red chilies/paprika/spices to reduce bacterial loads and pathogens

Номер патента: WO2007052286A3. Автор: Fasihuddin Syed. Владелец: Fasihuddin Syed. Дата публикации: 2007-09-07.

Use of an epoxide in order to reduce the formation of heavy ends in a hydroformylation process

Номер патента: US12122743B2. Автор: Matias KANGAS. Владелец: PERSTORP AB. Дата публикации: 2024-10-22.

Methods for making a vehicular subassembly with a notched flange to reduce strain in bending

Номер патента: US09884360B2. Автор: Darrin Neil Wagner,John Joyce. Владелец: FORD GLOBAL TECHNOLOGIES LLC. Дата публикации: 2018-02-06.

Using image difference data to reduce data processing

Номер патента: US09811292B2. Автор: Takashi Ezoe. Владелец: Seiko Epson Corp. Дата публикации: 2017-11-07.

Methods to reduce variance in OCT analysis of the macula

Номер патента: US09775510B2. Автор: Matthew J. Everett,Mary K. Durbin,Robert W. Knighton,Jonathan D. OAKLEY. Владелец: Carl Zeiss Meditec Inc. Дата публикации: 2017-10-03.

Systems and methods to reduce air pocket formation during welding

Номер патента: US09770863B2. Автор: Hamid G. Kia,William A. Rodgers. Владелец: GM GLOBAL TECHNOLOGY OPERATIONS LLC. Дата публикации: 2017-09-26.

Treatment of heavy oils to reduce olefin content

Номер патента: US09745525B2. Автор: Soumaine DEHKISSIA,Christos CHRONOPOULOS,Michel Chornet. Владелец: Fractal Systems Inc. Дата публикации: 2017-08-29.

Systems and methods for injecting gaseous fuel during an exhaust stroke to reduce turbo lag

Номер патента: US09739251B2. Автор: Chris Paul Glugla,John Hedges. Владелец: FORD GLOBAL TECHNOLOGIES LLC. Дата публикации: 2017-08-22.

Systems and methods to reduce tower oscillations in a wind turbine

Номер патента: US09644606B2. Автор: Charudatta Subhash Mehendale,Pranav Agarwal,Arne Koerber. Владелец: General Electric Co. Дата публикации: 2017-05-09.

Method of surface tension control to reduce trapped gas bubbles

Номер патента: US09610712B2. Автор: Nobuo Kurataka,Gennady Gauzner,Sang-Min Park. Владелец: SEAGATE TECHNOLOGY LLC. Дата публикации: 2017-04-04.

Selective dimming to reduce power of a light emitting display device

Номер патента: US09564085B2. Автор: Xuecheng Jin,Gyan Tiwary. Владелец: Dialog Semiconductor Inc. Дата публикации: 2017-02-07.

Burner shield to reduce soot buildup

Номер патента: US09540272B2. Автор: Dana Craig Bookbinder,Pushkar Tandon,Brian Lee Harper,Mothivel Balaiyya Mummudi-Boopathy. Владелец: Corning Inc. Дата публикации: 2017-01-10.

Methods and apparatus to reduce cache pollution caused by data prefetching

Номер патента: US09519586B2. Автор: Matthew M. Gilbert. Владелец: Qualcomm Inc. Дата публикации: 2016-12-13.

Method to control an arc welding system to reduce spatter

Номер патента: US09415457B2. Автор: Steven R. Peters,Stephen Cole,Joseph A. Daniel. Владелец: Lincoln Global Inc. Дата публикации: 2016-08-16.

Dishwasher support structures to reduce rotation of a door crown

Номер патента: US09408519B2. Автор: Marcus R. Fischer,Anthony B. Welsh,Daniel W. Southworth. Владелец: Whirlpool Corp. Дата публикации: 2016-08-09.

Incremental programming pulse optimization to reduce write errors

Номер патента: US09396807B2. Автор: Erich F. Haratsch,Yunxiang Wu,Abdel-Hakim S. Alhussien. Владелец: SEAGATE TECHNOLOGY LLC. Дата публикации: 2016-07-19.

Method (options) and system to reduce emissions

Номер патента: RU2684059C2. Автор: Сяоган ЧЖАН. Владелец: ФОРД ГЛОБАЛ ТЕКНОЛОДЖИЗ, ЛЛК. Дата публикации: 2019-04-03.

Ice belt to reduce body temperature

Номер патента: US20060100682A1. Автор: Shirley Koffroth. Владелец: Individual. Дата публикации: 2006-05-11.

Methods and device to reduce slosh energy absorption effects by reducing blood flow from the cranium

Номер патента: CA2897411C. Автор: David Smith,Joseph Arnold Fisher. Владелец: Tbi Innovations LLC. Дата публикации: 2017-06-20.

Gnss receiver using signals of opportunity and assistance information to reduce the time to first fix

Номер патента: CA2724994C. Автор: Patrick C. Fenton,Jonathan Ladd. Владелец: Novatel Inc. Дата публикации: 2014-08-12.

Improvements relating to reducing the aromatic content of petroleum distillates

Номер патента: GB838751A. Автор: Alfred Champagnat,Yves Edouard Rollin,Charles Jean Rouit. Владелец: BP PLC. Дата публикации: 1960-06-22.

Method and apparatus to reduce stalk shear

Номер патента: CA2489033A1. Автор: Marion Calmer. Владелец: Individual. Дата публикации: 2005-06-03.

Methods and device to reduce slosh energy absorption effects by reducing blood flow from the cranium

Номер патента: CA2966110C. Автор: David Smith,Joseph Arnold Fisher. Владелец: Tbi Innovations LLC. Дата публикации: 2021-07-20.

Use of stem cells to reduce leukocyte extravasation

Номер патента: AU2010276264B2. Автор: Wouter Van't Hof. Владелец: ABT Holding Co. Дата публикации: 2013-09-19.

Conversion of fuel to reducing and/or synthesis gas

Номер патента: GB2039293B. Автор: . Владелец: Exxon Research and Engineering Co. Дата публикации: 1982-11-17.

Gas-liquid cyclonic separators and methods to reduce gas carry-under

Номер патента: GB2527243A. Автор: Gary W Sams,Joseph Min-Hsiun Lee. Владелец: Cameron Solutions Inc. Дата публикации: 2015-12-16.

Method of operating a hybrid electric vehicle to reduce emissions

Номер патента: US6856034B2. Автор: David Lee Boggs,Mark William Peters. Владелец: FORD GLOBAL TECHNOLOGIES LLC. Дата публикации: 2005-02-15.

Photoresist strippers containing reducing agents to reduce metal corrosion

Номер патента: CA2132768C. Автор: George Schwartzkopf,Geetha Surendran. Владелец: Individual. Дата публикации: 2000-09-19.

Use of organic buffers to reduce dehydroascorbic acid interference in analytical methods

Номер патента: CA1290666C. Автор: Annie L. Wu. Владелец: Eastman Kodak Co. Дата публикации: 1991-10-15.

Methods and device to reduce slosh energy absorption effects by reducing blood flow from the cranium

Номер патента: CA2823184C. Автор: David Smith,Joseph Arnold Fisher. Владелец: Tbi Innovations LLC. Дата публикации: 2015-09-22.

Methods of using a small molecule chemical compound to reduce the appearance of rhytids and wrinkles

Номер патента: WO2024055116A1. Автор: Mark S. Miller,Jonathan W. Bourne. Владелец: Birchbiomed Inc.. Дата публикации: 2024-03-21.

Method for compression casting concrete to reduce cement

Номер патента: US11883982B2. Автор: Xun Wang,Yufei Wu,Biao Hu. Владелец: SHENZHEN UNIVERSITY. Дата публикации: 2024-01-30.

Method for compression casting concrete to reduce cement

Номер патента: US20230321868A1. Автор: Xun Wang,Yufei Wu,Biao Hu. Владелец: SHENZHEN UNIVERSITY. Дата публикации: 2023-10-12.

Motion-Induced Blurring to Reduce Scintillations and an Appearance of a Boundary Separating Regions of a Display

Номер патента: US20240112312A1. Автор: Jonathan Blair Phillips. Владелец: Google LLC. Дата публикации: 2024-04-04.

Compositions and methods to reduce mastitis in dairy animals

Номер патента: US20240114876A1. Автор: Thomas Rehberger,Jesse Thompson,Alexandra Smith. Владелец: Church and Dwight Co Inc. Дата публикации: 2024-04-11.

Motion-induced blurring to reduce scintillations and an appearance of a boundary separating regions of a display

Номер патента: EP4252191A1. Автор: Jonathan Blair Phillips. Владелец: Google LLC. Дата публикации: 2023-10-04.

Motion-induced blurring to reduce scintillations and an appearance of a boundary separating regions of a display

Номер патента: WO2022191817A1. Автор: Jonathan Blair Phillips. Владелец: Google LLC. Дата публикации: 2022-09-15.

Process and device to reduce interstitial fluid pressure in tissue

Номер патента: US5484399A. Автор: Gene R. DiResta,Jongbin Lee,Ehud Arbit. Владелец: SLOAN KETTERING INSTITUTE FOR CANCER RESEARCH. Дата публикации: 1996-01-16.

Phase-locked loop with redundant reference input

Номер патента: CA1279706C. Автор: Miroslaw Grzeszykowski,John R. Piercy. Владелец: Amdahl Corp. Дата публикации: 1991-01-29.

Phase locked loop with floating capacitor boost circuit

Номер патента: IE20050370U1. Автор: M Horan John. Владелец: Ceva Services Limited. Дата публикации: 2006-08-09.

Charge-free common phase lock loop with large range output charge pump

Номер патента: TW480826B. Автор: Jiun-Yi Li. Владелец: Taiwan Semiconductor Mfg. Дата публикации: 2002-03-21.

A digital phase locked loop with self-calibration

Номер патента: TW201018091A. Автор: Wei-Zen Chen,Chiao-Ling Chang. Владелец: Univ Nat Chiao Tung. Дата публикации: 2010-05-01.

Phase-Locked Loop with Calibration Function and Associated Calibration Method

Номер патента: US20120126866A1. Автор: YEN SHIH-CHIEH,Hsieh Ming-Yu. Владелец: MStar Semiconductor, Inc.. Дата публикации: 2012-05-24.

PHASE LOCKED LOOP WITH CHARGE PUMP

Номер патента: US20120223752A1. Автор: . Владелец: Taiwan Semiconductor Manufacturing Company, Ltd.. Дата публикации: 2012-09-06.

DUAL LOOP PHASE LOCKED LOOP WITH LOW VOLTAGE-CONTROLLED OSCILLATOR GAIN

Номер патента: US20120249198A1. Автор: Sinha Anand K.,Wadhwa Sanjay K.. Владелец: FREESCALE SEMICONDUCTOR, INC. Дата публикации: 2012-10-04.

PHASE LOCKED LOOP WITH PHASE CORRECTION IN THE FEEDBACK LOOP

Номер патента: US20130033293A1. Автор: Zhang Gang. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2013-02-07.

PHASE LOCK LOOP WITH ADAPTIVE LOOP BANDWIDTH

Номер патента: US20130154695A1. Автор: Abbasi Saeed,Foxcroft Michael R.,Wong Thomas Y.. Владелец: . Дата публикации: 2013-06-20.

PHASE-LOCKED LOOP WITH TWO NEGATIVE FEEDBACK LOOPS

Номер патента: US20130187689A1. Автор: CHOI Young Shig. Владелец: . Дата публикации: 2013-07-25.

PHASE LOCKED LOOP WITH ADAPTIVE LOOP FILTER

Номер патента: US20130257546A1. Автор: Xue Dashun. Владелец: Freescale Semiconductor, Inc.. Дата публикации: 2013-10-03.

PHASE LOCKED LOOP WITH BURN-IN MODE

Номер патента: US20140084974A1. Автор: Sanchez Hector,TANG XINGHAI,Bhagavatheeswaran Gayathri A.. Владелец: . Дата публикации: 2014-03-27.

Delay phase-locked loop with power-saving function

Номер патента: CN101714874B. Автор: 夏濬,吴俊鹏,黄贤生. Владелец: Etron Technology Inc. Дата публикации: 2012-03-28.

Delay phase-locked loop with power-saving function

Номер патента: CN101714874A. Автор: 夏濬,吴俊鹏,黄贤生. Владелец: Etron Technology Inc. Дата публикации: 2010-05-26.

Phase-locked loop with power scaling prescaler and multimode bandwidth loop filter

Номер патента: CN101615905B. Автор: 赵博,杨华中. Владелец: TSINGHUA UNIVERSITY. Дата публикации: 2012-10-10.

Phase locked loop with zero phase error

Номер патента: CN102006062B. Автор: 廖浩勤,李云初,孙庭波,赵士燕. Владелец: Suzhou Yunchip Microelectronic Technology Co Ltd. Дата публикации: 2012-07-04.

Phase locked loop with voltage controlled oscillator

Номер патента: CA886730A. Автор: A. Rigby Graham. Владелец: Signetics Corp. Дата публикации: 1971-11-23.

Phase locked loop with floating capacitor boost circuit

Номер патента: IES84431Y1. Автор: M Horan John. Владелец: Ceva Services Limited. Дата публикации: 2006-12-13.

A digital phase-locked loop with fast output frequency digital control

Номер патента: AU2021900495A0. Автор: Yingbo Zhu. Владелец: Morse Micro Pty Ltd. Дата публикации: 2021-03-11.

A phase-locked loop with novel phase detection mechanism

Номер патента: TW201143295A. Автор: Peng-Fei Lin,Po-Hao Yu,Ming-Chi Lin. Владелец: Moai Electronics Corp. Дата публикации: 2011-12-01.

NON-VOLATILE MEMORY DEVICES FOR OUTPUTTING DATA USING DOUBLE DATA RATE (DDR) OPERATIONS AND METHODS OF OPERATING THE SAME

Номер патента: US20120047389A1. Автор: Ryu Dong-ryul. Владелец: . Дата публикации: 2012-02-23.

METHODS AND APPARATUS FOR BURST DATA TRANSFERS BETWEEN DOUBLE DATA RATE (DDR) MEMORIES AND EMBEDDED PROCESSORS DURING TRAINING

Номер патента: US20120054424A1. Автор: . Владелец: . Дата публикации: 2012-03-01.

DOUBLE DATA RATE CONTROLLER HAVING SHARED ADDRESS AND SEPARATE DATA ERROR CORRECTION

Номер патента: US20130067156A1. Автор: Cho Byungcheol. Владелец: . Дата публикации: 2013-03-14.

HIGH SPEED DOUBLE DATA RATE JTAG INTERFACE

Номер патента: US20120017129A1. Автор: Whetsel Lee D.. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2012-01-19.

DOUBLE DATA RATE TEST INTERFACE AND ARCHITECTURE

Номер патента: US20120266035A1. Автор: Whetsel Lee D.. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2012-10-18.

Double Data Rate Output Circuit and Method

Номер патента: US20130024717A1. Автор: Roth Alan,Ovalle Pedro,Becca Oswald. Владелец: MOSAID TECHNOLOGIES INCORPORATED. Дата публикации: 2013-01-24.

HOST-DAUGHTERCARD CONFIGURATION WITH DOUBLE DATA RATE BUS

Номер патента: US20130036243A1. Автор: Grishaw James Everett. Владелец: CISCO TECHNOLOGY, INC.. Дата публикации: 2013-02-07.

HIGH SPEED DOUBLE DATA RATE JTAG INTERFACE

Номер патента: US20130067291A1. Автор: Whetsel Lee D.. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2013-03-14.

DOUBLE DATA RATE TEST INTERFACE AND ARCHITECTURE

Номер патента: US20130073917A1. Автор: Whetsel Lee D.. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2013-03-21.

DOUBLE DATA RATE CLOCK GATING

Номер патента: US20130082738A1. Автор: Gelman Anatoly. Владелец: BROADCOM CORPORATION. Дата публикации: 2013-04-04.

DOUBLE DATA RATE SIGNAL TESTING ASSISTANT DEVICE

Номер патента: US20130132785A1. Автор: Li Jie. Владелец: . Дата публикации: 2013-05-23.

BIT ERROR TESTING AND TRAINING IN DOUBLE DATA RATE (DDR) MEMORY SYSTEM

Номер патента: US20140029364A1. Автор: Bhakta Dharmesh N.,Butt Derrick,Webster Curtis M.. Владелец: LSI Corporation. Дата публикации: 2014-01-30.

DDR2 (Double Data Rate 2) storage method and system for high-definition digital matrix

Номер патента: CN102625086A. Автор: 吴亮. Владелец: Shenzhen Infinova Ltd. Дата публикации: 2012-08-01.

Communication system and method based on Double Data Rate synchronous DRAM interface

Номер патента: CN104111902B. Автор: 谢远鹏,史公正,管华军. Владелец: Leadcore Technology Co Ltd. Дата публикации: 2017-12-19.

Double data rate terminal resistor power circuit

Номер патента: TW592408U. Автор: Yi-Neng Lin. Владелец: Giga Byte Tech Co Ltd. Дата публикации: 2004-06-11.

Double data rate transmitter and clock converter circuit thereof

Номер патента: TW200840213A. Автор: Cheng-Yen Huang,Chia-Ying Wang. Владелец: Faraday Tech Corp. Дата публикации: 2008-10-01.

AUTOMATIC GAIN CONTROL AND BASEBAND PREINTEGRATION TO REDUCE COMPUTATION REQUIREMENTS AT LOWER DATA RATES

Номер патента: US20120002765A1. Автор: Kawaguchi Dean. Владелец: INTELLEFLEX CORPORATION. Дата публикации: 2012-01-05.

Instability prevention circuit by clock skew

Номер патента: KR950022079A. Автор: 이쌍수. Владелец: 이헌조. Дата публикации: 1995-07-26.

METHOD AND SYSTEM USING PHASE MODULATION TO REDUCE SPECTRAL BROADENING

Номер патента: US20120002688A1. Автор: . Владелец: Deep Photonics Corporation. Дата публикации: 2012-01-05.

APPARATUSES AND METHODS TO REDUCE POWER CONSUMPTION IN DIGITAL CIRCUITS

Номер патента: US20120001682A1. Автор: VENKATA HARISH N.. Владелец: MICRON TECHNOLOGY, INC.. Дата публикации: 2012-01-05.

Device to reduce slipperiness of roads

Номер патента: RU2522651C1. Автор: Юрий Алексеевич Пак. Владелец: Юрий Алексеевич Пак. Дата публикации: 2014-07-20.

Use of stem cells to reduce leukocyte extravasation

Номер патента: AU2013237687B2. Автор: Wouter Van't Hof. Владелец: ABT Holding Co. Дата публикации: 2014-11-20.

System and method to reduce noise in a reciprocating compressor

Номер патента: SG157993A1. Автор: Wan Kok How,Chong San Haw. Владелец: Panasonic Refrigeration Device. Дата публикации: 2010-01-29.