Россия, г. Королев.

eburdiyg@gmail.com

8 (903) 781-84-63

FAULT-TOLERANT CLOCK GATING

Номер патента: US20200348718A1
Опубликовано: 05-11-2020
Автор(ы): Figuli Razvan Peter, KLEIN Michael, Lichtenau Cedric, Payer Stefan
Принадлежит:
Получить PDF файл: Открыть в новом окне

Вам могут быть интересны следующие патенты

Рисунок 1. Взаимосвязь патентов (ближайшие 20).

Fault-tolerant clock gating

Номер патента: US20200348718A1. Автор: Michael Klein,Razvan Peter Figuli,Stefan Payer,Cedric Lichtenau. Владелец: International Business Machines Corp. Дата публикации: 2020-11-05.

Clock gating circuit and method of operating the same

Номер патента: US12107581B2. Автор: Xiangdong Chen,Jerry Chang Jui Kao,Tzu-Ying LIN,Hui-Zhong ZHUANG,Seid Hadi Rasouli,Yung-Chen CHIEN,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2024-10-01.

Clock gating circuit and method of operating the same

Номер патента: US12009824B2. Автор: Xiangdong Chen,Jerry Chang Jui Kao,Tzu-Ying LIN,Hui-Zhong ZHUANG,Seid Hadi Rasouli,Yung-Chen CHIEN,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2024-06-11.

Clock gating circuit and method of operating the same

Номер патента: US20240372537A1. Автор: Xiangdong Chen,Jerry Chang Jui Kao,Tzu-Ying LIN,Hui-Zhong ZHUANG,Seid Hadi Rasouli,Yung-Chen CHIEN,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2024-11-07.

Clock gating circuit and method of operating the same

Номер патента: US20230387893A1. Автор: Xiangdong Chen,Jerry Chang Jui Kao,Tzu-Ying LIN,Hui-Zhong ZHUANG,Seid Hadi Rasouli,Yung-Chen Chen,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2023-11-30.

Reliable and fault-tolerant clock generation and distribution for chiplet-based waferscale processors

Номер патента: WO2023049123A1. Автор: Puneet Gupta,Saptadeep Pal. Владелец: The Regents of the University of California. Дата публикации: 2023-03-30.

Integrated circuit with multi-bit clock gating cells

Номер патента: US09838013B2. Автор: Peidong Wang,Miaolin Tan,Zhe Ge,Huabin Du. Владелец: NXP USA Inc. Дата публикации: 2017-12-05.

Clock gating using a cascaded clock gating control signal

Номер патента: US12088296B2. Автор: Ramon A. Mangaser,Prasant Kumar Vallur,Srikanth Reddy Gruddanti,Krishna Reddy MUDIMELA VENKATA,Oikwan Tsang. Владелец: Advanced Micro Devices Inc. Дата публикации: 2024-09-10.

Keeper-free integrated clock gate circuit

Номер патента: US11927982B2. Автор: Gururaj K. Shamanna,Naveen KUMAR M,Madhusudan Rao,Harishankar Sahu,Abhishek Chouksey. Владелец: Intel Corp. Дата публикации: 2024-03-12.

Integrated clock gate with circuitry to facilitate clock frequency division

Номер патента: US20240007087A1. Автор: Mark Anders,Ram Krishnamurthy,Amit Agarwal,Steven Hsu,Simeon REALOV. Владелец: Intel Corp. Дата публикации: 2024-01-04.

LOW POWER CLOCK GATE CIRCUIT

Номер патента: US20210064076A1. Автор: Sharma Abhishek,Shamanna Gururaj,Goyal Mitesh,Salaka Jagadeesh,Nayak Purna C.,Sahu Harishankar. Владелец: . Дата публикации: 2021-03-04.

CLOCK GATING CIRCUIT AND METHOD OF OPERATING THE SAME

Номер патента: US20210226615A1. Автор: Chen Xiangdong,Zhuang Hui-Zhong,Liu Chi-Lin,Rasouli Hadi,Kao Jerry Chang Jui,Lin Tzu-Ying,CHEN Yung-Chen. Владелец: . Дата публикации: 2021-07-22.

Clock gating using a delay circuit

Номер патента: EP3329341A1. Автор: Fadi Adel Hamdan. Владелец: Qualcomm Inc. Дата публикации: 2018-06-06.

Clock gating using a delay circuit

Номер патента: WO2017019219A1. Автор: Fadi Adel Hamdan. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2017-02-02.

Clock gating using a delay circuit

Номер патента: US09837995B2. Автор: Fadi Adel Hamdan. Владелец: Qualcomm Inc. Дата публикации: 2017-12-05.

Apparatus for low power high speed integrated clock gating cell

Номер патента: US09564897B1. Автор: Matthew Berzins,James Jung Lim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2017-02-07.

Power gating and clock gating in wiring levels

Номер патента: US09520876B1. Автор: II John E. Sheets,Nathaniel R. Chadwick,Kirk D. Peterson,Tassbieh Hassan,Christine E. Whiteside. Владелец: International Business Machines Corp. Дата публикации: 2016-12-13.

Adaptive clock gating for improving wear out-induced duty cycle shift in computer clock network

Номер патента: US20240137016A1. Автор: Anisur Rahman,Balkaran Gill,Minki Cho,Ketul B. Sutaria. Владелец: Intel Corp. Дата публикации: 2024-04-25.

Adaptive clock gating for improving wear out-induced duty cycle shift in computer clock network

Номер патента: US20240235545A9. Автор: Anisur Rahman,Balkaran Gill,Minki Cho,Ketul B. Sutaria. Владелец: Intel Corp. Дата публикации: 2024-07-11.

Operating clock generator and reference clock gating circuit

Номер патента: US11606095B2. Автор: Shi-Yao Zhao,Dao-Fu Wang,Yong-Peng Jing. Владелец: Realtek Semiconductor Corp. Дата публикации: 2023-03-14.

Hybrid clock gating methodology for high performance cores

Номер патента: US20180268088A1. Автор: Kalyan Kumar Oruganti,Kailash Digari,Sandeep Nellikatte Srivatsa. Владелец: Qualcomm Inc. Дата публикации: 2018-09-20.

Asymmetric nand gate circuit, clock gating cell and integrated circuit including the same

Номер патента: EP4366170A3. Автор: Byounggon Kang,Dalhee Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-07-31.

Clock gating cells

Номер патента: US12081214B2. Автор: Shih-Yun Lin,Kin-Hooi DIA,Ssu-Yen WU. Владелец: MediaTek Inc. Дата публикации: 2024-09-03.

Integrated Circuit Devices Having Clock Gating Circuits Therein

Номер патента: US09806695B2. Автор: Byung-Jo Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2017-10-31.

Clock gating cells

Номер патента: US20230179206A1. Автор: Shih-Yun Lin,Kin-Hooi DIA,Ssu-Yen WU. Владелец: MediaTek Inc. Дата публикации: 2023-06-08.

Asymmetric nand gate circuit, clock gating cell and integrated circuit including the same

Номер патента: US20240137012A1. Автор: Byounggon Kang,Dalhee Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-04-25.

Asymmetric nand gate circuit, clock gating cell and integrated circuit including the same

Номер патента: EP4366170A2. Автор: Byounggon Kang,Dalhee Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-05-08.

Enhanced clock gating in retimed modules

Номер патента: US20140082400A1. Автор: Colin Pearse Sprinkle. Владелец: Nvidia Corp. Дата публикации: 2014-03-20.

Asymmetric nand gate circuit, clock gating cell and integrated circuit including the same

Номер патента: US20240235533A9. Автор: Byounggon Kang,Dalhee Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-07-11.

Low power integrated clock gating cell using controlled inverted clock

Номер патента: US20180287610A1. Автор: Matthew Berzins,James Jung Lim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2018-10-04.

Fine-grained dynamic power and clock-gating control

Номер патента: US20180329471A1. Автор: Rama Venkatasubramanian,Jose Flores,Ivan Santos. Владелец: Texas Instruments Inc. Дата публикации: 2018-11-15.

Clock gating circuit that operates at high speed

Номер патента: US09762240B2. Автор: Minsu Kim,Hyunchul Hwang. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2017-09-12.

Low power clock gate circuit

Номер патента: US20210064076A1. Автор: ABHISHEK Sharma,Mitesh Goyal,Gururaj Shamanna,Harishankar Sahu,Jagadeesh Salaka,Purna C. Nayak. Владелец: Intel Corp. Дата публикации: 2021-03-04.

Clock-Gating-Zelle mit niedriger Leistungsaufnahme und integrierte Schaltung mit derselben

Номер патента: DE102021129677A1. Автор: Hyunchul Hwang,Youngo Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2022-06-02.

Implementing Power Savings in HSS Clock-Gating Circuit

Номер патента: US20100156466A1. Автор: David A. Freitas. Владелец: International Business Machines Corp. Дата публикации: 2010-06-24.

Proactive clock gating system to mitigate supply voltage droops

Номер патента: US20200081479A1. Автор: Eric Wayne MAHURIN,Vijay Kiran KALYANAM. Владелец: Qualcomm Inc. Дата публикации: 2020-03-12.

Proactive clock gating system to mitigate supply voltage droops

Номер патента: WO2020055700A1. Автор: Eric Wayne MAHURIN,Vijay Kiran KALYANAM. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2020-03-19.

Semiconductor device performing clock gating and operating method thereof

Номер патента: US20240319761A1. Автор: Jaehoon Kim,Jaeyoung Lee,Jongjin Lee,Jaegon Lee,Youngsan KIM,Byeongho LEE,Wookyeong Jeong,Byungsu KIM. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-09-26.

Semiconductor device performing clock gating and operating method thereof

Номер патента: EP4436045A1. Автор: Jaehoon Kim,Jaeyoung Lee,Jongjin Lee,Jaegon Lee,Youngsan KIM,Byeongho LEE,Wookyeong Jeong,Byungsu KIM. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-09-25.

Unified approach for improved testing of low power designs with clock gating cells

Номер патента: US11592481B1. Автор: Praveen Kumar Jaini,SriHari Raju Saripella,Karthik Narayanan Subramanian. Владелец: Ambarella International LP. Дата публикации: 2023-02-28.

Clock gating using a cascaded clock gating control signal

Номер патента: US20230198527A1. Автор: Ramon A. Mangaser,Prasant Kumar Vallur,Srikanth Reddy Gruddanti,Krishna Reddy MUDIMELA VENKATA,Oikwan Tsang. Владелец: Advanced Micro Devices Inc. Дата публикации: 2023-06-22.

FINE-GRAINED DYNAMIC POWER AND CLOCK-GATING CONTROL

Номер патента: US20180329471A1. Автор: VENKATASUBRAMANIAN Rama,FLORES JOSE,SANTOS IVAN. Владелец: . Дата публикации: 2018-11-15.

Double half latch for clock gating

Номер патента: US09602086B2. Автор: HE Huang,Jin-Uk Shin,Ha Pham,Mayur Joshi. Владелец: Oracle International Corp. Дата публикации: 2017-03-21.

Low power integrated clock gating cell with internal control signal

Номер патента: US09768756B2. Автор: Matthew Berzins,James Jung Lim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2017-09-19.

Low power integrated clock gating cell with internal control signal

Номер патента: US20170201241A1. Автор: Matthew Berzins,James Jung Lim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2017-07-13.

Integrated circuit with multi-bit clock gating cells

Номер патента: US20170302277A1. Автор: Peidong Wang,Miaolin Tan,Zhe Ge,Huabin Du. Владелец: NXP USA Inc. Дата публикации: 2017-10-19.

Fault-tolerant clock signal distribution arrangement

Номер патента: US4185245A. Автор: Santanu Das,Frank Fellinger. Владелец: International Telephone and Telegraph Corp. Дата публикации: 1980-01-22.

Mechanisms for clock gating

Номер патента: US20140009195A1. Автор: Randy B. Osborne,Erin Francom,Thomas P. Thomas,Stanley S. Kulick. Владелец: Intel Corp. Дата публикации: 2014-01-09.

CLOCK GATING USING A DELAY CIRCUIT

Номер патента: US20170033775A1. Автор: Hamdan Fadi Adel. Владелец: . Дата публикации: 2017-02-02.

Method and apparatus for transaction based propagated clock-gating for low power design

Номер патента: US20200117231A1. Автор: Chang Hoon Lee,John Edward Vincent,Louis-Philippe HAMELIN,Paul ALEPIN. Владелец: Huawei Technologies Co Ltd. Дата публикации: 2020-04-16.

Method and apparatus for transaction based propagated clock-gating for low power design

Номер патента: WO2020078345A1. Автор: Chang Hoon Lee,John Edward Vincent,Louis-Philippe HAMELIN,Paul ALEPIN. Владелец: Huawei Technologies Co., Ltd.. Дата публикации: 2020-04-23.

Clock gating circuit

Номер патента: TWI297425B. Автор: Hoon Ham Jung. Владелец: Via Tech Inc. Дата публикации: 2008-06-01.

Clock generator, communication device and sequential clock gating circuit

Номер патента: TWI542155B. Автор: 林見儒,江致榮,曾順得,劉凱尹. Владелец: 瑞昱半導體股份有限公司. Дата публикации: 2016-07-11.

Clock generator, communication device and sequential clock gating circuit

Номер патента: US9501088B2. Автор: Chih-Jung Chiang,Jian-Ru LIN,Kai-Yin Liu,Shun-Te Tseng. Владелец: Realtek Semiconductor Corp. Дата публикации: 2016-11-22.

Mechanism for clock gate

Номер патента: CN103999011B. Автор: T.P.托马斯,S.S.库利克,R.B.奥斯博恩,E.弗兰孔. Владелец: Intel Corp. Дата публикации: 2018-01-16.

Clock-gating synchronization circuit and method of clock-gating synchronization

Номер патента: US20220247411A1. Автор: Yung-Chi LAN. Владелец: Nuvoton Technology Corp. Дата публикации: 2022-08-04.

Clock-gating synchronization circuit and clock-gating synchronization method thereof

Номер патента: TW202232357A. Автор: 藍永吉. Владелец: 新唐科技股份有限公司. Дата публикации: 2022-08-16.

LOW-POWER CLOCK GATE CIRCUIT

Номер патента: US20190044511A1. Автор: AGARWAL Amit,KRISHNAMURTHY Ram K.,Hsu Steven,Realov Simeon,Rajwani Iqbal. Владелец: Intel Corporation. Дата публикации: 2019-02-07.

ACTIVITY CORRELATION BASED OPTIMAL CLUSTERING FOR CLOCK GATING FOR ULTRA-LOW POWER VLSI

Номер патента: US20160049937A1. Автор: Tong Qiang,CHOI Kyuwon. Владелец: . Дата публикации: 2016-02-18.

PROACTIVE CLOCK GATING SYSTEM TO MITIGATE SUPPLY VOLTAGE DROOPS

Номер патента: US20200081479A1. Автор: MAHURIN Eric Wayne,Kalyanam Vijay Kiran. Владелец: . Дата публикации: 2020-03-12.

INTEGRATED CLOCK GATING CIRCUIT

Номер патента: US20210143820A1. Автор: KIM Minsu,KIM Ahreum,LEE Youngo. Владелец: SAMSUNG ELECTRONICS CO., LTD.. Дата публикации: 2021-05-13.

Hybrid clock gating methodology for high performance cores

Номер патента: US20180268088A1. Автор: Kalyan Kumar Oruganti,Kailash Digari,Sandeep Nellikatte Srivatsa. Владелец: Qualcomm Inc. Дата публикации: 2018-09-20.

LOW POWER INTEGRATED CLOCK GATING SYSTEM AND METHOD

Номер патента: US20200295758A1. Автор: BERZINS Matthew,AGARWAL Shyam,MOTAGI Lalitkumar. Владелец: . Дата публикации: 2020-09-17.

Clock gating circuit that operates at high speed

Номер патента: US20160373112A1. Автор: Minsu Kim,Hyunchul Hwang. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2016-12-22.

Clock gating circuit operating at high speed

Номер патента: KR102261300B1. Автор: 김민수,황현철. Владелец: 삼성전자주식회사. Дата публикации: 2021-06-09.

Dynamic clock gating frequency scaling

Номер патента: US9698781B1. Автор: Vishram Sarurkar,Tejpal Singh,Arojit Roychowdhury,Ajaya Durg,Shilpa Huddar,Sunil Shanbhag. Владелец: Intel Corp. Дата публикации: 2017-07-04.

Method for finding multi-cycle clock gating

Номер патента: US7594200B2. Автор: Monica Farkash,Cynthia Rae Eisner. Владелец: International Business Machines Corp. Дата публикации: 2009-09-22.

Low power integrated clock gating system and method

Номер патента: US10784864B1. Автор: Matthew Berzins,Shyam AGARWAL,Lalitkumar MOTAGI. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2020-09-22.

Clock gated circuit and digital system having the same

Номер патента: KR101848042B1. Автор: 이회진,공배선. Владелец: 성균관대학교산학협력단. Дата публикации: 2018-04-11.

Dynamic frequency control using coarse clock gating

Номер патента: KR101396652B1. Автор: 제임스 왕,페트릭 와이. 로우. Владелец: 애플 인크.. Дата публикации: 2014-05-19.

Clock gating system

Номер патента: TW202105116A. Автор: 馬太 別爾津斯,里特庫瑪 莫塔奇拉,斯雅恩 亞加瓦爾. Владелец: 南韓商三星電子股份有限公司. Дата публикации: 2021-02-01.

State transitioning clock gating

Номер патента: US20110271128A1. Автор: John W. Cressman. Владелец: Intel Corp. Дата публикации: 2011-11-03.

Clock gating system and method

Номер патента: WO2009135226A3. Автор: Martin Saint-Laurent,Paul Bassett,Bassam Jamil Mohd. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2010-09-10.

Method and apparatus for a fault tolerant clock with dynamic reconfiguration

Номер патента: WO1996011439A1. Автор: Tuong Kien Truong. Владелец: The Boeing Company. Дата публикации: 1996-04-18.

Clock gating cell

Номер патента: US11201621B2. Автор: Jiunn-Way Miaw,Wei-Chih Shen,Yu-Cheng Lo,Yu-Jen Pan,Chien-Wei Shih. Владелец: Realtek Semiconductor Corp. Дата публикации: 2021-12-14.

Clock gating cell

Номер патента: US20210313986A1. Автор: Jiunn-Way Miaw,Wei-Chih Shen,Yu-Cheng Lo,Yu-Jen Pan,Chien-Wei Shih. Владелец: Realtek Semiconductor Corp. Дата публикации: 2021-10-07.

Method for producing variable frequency from source clock, involves controlling clock gate for counter by table, and counting clocks gated by clock gate by counter, where desired frequency is generated in counter and is measured

Номер патента: DE102008009924A1. Автор: Juergen Altenbrunn. Владелец: Individual. Дата публикации: 2009-08-27.

Reduced Setup Time Clock Gating Circuit

Номер патента: US20180364781A1. Автор: SCHREIBER Russell. Владелец: . Дата публикации: 2018-12-20.

Clock-gated latch with a level-converting funtion

Номер патента: KR100853649B1. Автор: 김민수. Владелец: 삼성전자주식회사. Дата публикации: 2008-08-25.

Implementing power savings in HSS clock-gating circuit

Номер патента: US7844843B2. Автор: David A. Freitas. Владелец: International Business Machines Corp. Дата публикации: 2010-11-30.

Fault-tolerant clock synchronisation

Номер патента: EP1456988A1. Автор: Dongik Lee,Geoffrey Mackintosh Allan. Владелец: Dependable Real Time Systems Ltd. Дата публикации: 2004-09-15.

High-speed leaf splitter for clock gating

Номер патента: US6448835B1. Автор: Steven Michael Douskey,Bruce George Rudolph. Владелец: International Business Machines Corp. Дата публикации: 2002-09-10.

Complementary clock gate and low power flip-flop circuit including same

Номер патента: US20220131533A1. Автор: Yoon Myung LEE,Gi Cheol SHIN. Владелец: Sungkyunkwan University Research and Business Foundation. Дата публикации: 2022-04-28.

Time borrowing flip-flop with clock gating scan multiplexer

Номер патента: US09985612B2. Автор: Amit Agarwal,Ram K. Krishnamurthy,Steven K. Hsu,Simeon REALOV. Владелец: Intel Corp. Дата публикации: 2018-05-29.

Ip frequency adaptive same-cycle clock gating

Номер патента: US20240213987A1. Автор: Jimin Zhang,Jianwei Dai. Владелец: Intel Corp. Дата публикации: 2024-06-27.

Clock-gating in die-to-die (d2d) interconnects

Номер патента: EP4457859A1. Автор: Debendra Das Sharma,Zuoguo Wu,Gerald Pasdast,Lakshmipriya Seshan,Swadesh CHOUDHARY,Narasimha LANKA. Владелец: Intel Corp. Дата публикации: 2024-11-06.

Time borrowing flip-flop with clock gating scan multiplexer

Номер патента: EP3504794A1. Автор: Ram Krishnamurthy,Amit Agarwal,Steven Hsu,Simeon REALOV. Владелец: Intel Corp. Дата публикации: 2019-07-03.

Integrated clock gating cell and integrated circuit including the same

Номер патента: US20210194486A1. Автор: Ahreum Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2021-06-24.

Integrated clock gating cell and integrated circuit including the same

Номер патента: US20210099173A1. Автор: Ahreum Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2021-04-01.

Integrierte clock-gating-zelle und integrierte schaltung, die dieselbe enthält

Номер патента: DE102020116816A1. Автор: Ahreum Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2021-04-01.

Clock gating for system-on-chip elements

Номер патента: US09571341B1. Автор: Sandip Das,Sailesh Kumar,Poonacha Kongetira. Владелец: NetSpeed Systems Inc. Дата публикации: 2017-02-14.

Clock-gating in die-to-die (d2d) interconnects

Номер патента: US20220262756A1. Автор: Debendra Das Sharma,Zuoguo Wu,Gerald Pasdast,Lakshmipriya Seshan,Swadesh CHOUDHARY,Narasimha LANKA. Владелец: Individual. Дата публикации: 2022-08-18.

Clock gating for system-on-chip elements

Номер патента: US20170103332A1. Автор: Sandip Das,Sailesh Kumar,Poonacha Kongetira. Владелец: NetSpeed Systems Inc. Дата публикации: 2017-04-13.

Clock gating for system-on-chip elements

Номер патента: US20170063618A1. Автор: Sandip Das,Sailesh Kumar,Poonacha Kongetira. Владелец: NetSpeed Systems Inc. Дата публикации: 2017-03-02.

Time borrowing flip-flop with clock gating scan multiplexer

Номер патента: US20180062625A1. Автор: Amit Agarwal,Ram K. Krishnamurthy,Steven K. Hsu,Simeon REALOV. Владелец: Intel Corp. Дата публикации: 2018-03-01.

Time borrowing flip-flop with clock gating scan multiplexer

Номер патента: EP3504794A4. Автор: Ram Krishnamurthy,Amit Agarwal,Steven Hsu,Simeon REALOV. Владелец: Intel Corp. Дата публикации: 2020-07-22.

System and method for fault-tolerant clock synchronization using interactive convergence

Номер патента: AU7848700A. Автор: Thomas Gilbert Roden Iii. Владелец: AlliedSignal Inc. Дата публикации: 2001-04-23.

System and method for fault-tolerant clock synchronization using interactive convergence

Номер патента: WO2001027726A1. Автор: Thomas Gilbert Roden, Iii. Владелец: Alliedsignal Inc.. Дата публикации: 2001-04-19.

System and method for fault-tolerant clock synchronization using interactive convergence

Номер патента: EP1228412A1. Автор: Thomas Gilbert Roden, Iii. Владелец: AlliedSignal Inc. Дата публикации: 2002-08-07.

Relative timed clock gating cell

Номер патента: US20160365857A1. Автор: William Lee,Kenneth S. Stevens. Владелец: University of Utah Research Foundation UURF. Дата публикации: 2016-12-15.

Relative timed clock gating cell

Номер патента: US09548736B2. Автор: William Lee,Kenneth S. Stevens. Владелец: University of Utah Research Foundation UURF. Дата публикации: 2017-01-17.

METHOD, SYSTEM, AND DEVICE FOR SEAMLESS FAULT TOLERANT CLOCK SYNCHRONIZATION IN A VEHICLE COMMUNICATION SYSTEM

Номер патента: US20210006344A1. Автор: Kim Yongbum,Chen Luna,Agrawal Samir,Petree Jerry L.,Saini Jevin K.,Vijayaraghavan Aswini. Владелец: . Дата публикации: 2021-01-07.

Method to reduce power consumption within a clock gated synchronous circuit and clock gated synchronous circuit

Номер патента: US20080169841A1. Автор: Jens Leenstra,Tobias Gemmeke,Jochen Preiss. Владелец: Individual. Дата публикации: 2008-07-17.

Systems and methods using improved clock gating cells

Номер патента: EP2342822A1. Автор: Martin Saint-Laurent,Varun Verma,Animesh Datta,Prayag B. Patel. Владелец: Qualcomm Inc. Дата публикации: 2011-07-13.

Clock gating circuit

Номер патента: US20100033229A1. Автор: Kazuyuki Irie. Владелец: NEC Electronics Corp. Дата публикации: 2010-02-11.

Design structure to reduce power consumption within a clock gated synchronous circuit and clock gated synchronous circuit

Номер патента: US20080169842A1. Автор: Jens Leenstra,Tobias Gemmeke,Jochen Preiss. Владелец: Individual. Дата публикации: 2008-07-17.

Low-power clock gating circuit

Номер патента: US20080129359A1. Автор: Jong Dae Kim,Dae Woo Lee,Yil Suk Yang,Tae Moon Roh,Chun Gi Lyuh,Ik Jae CHUN. Владелец: Electronics and Telecommunications Research Institute ETRI. Дата публикации: 2008-06-05.

Low power toggle latch-based flip-flop including integrated clock gating logic

Номер патента: US09419590B2. Автор: Matthew Berzins,Christina Wells. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2016-08-16.

Clock gated flip-flop

Номер патента: US09876486B2. Автор: Gideon Paul. Владелец: MARVELL WORLD TRADE LTD. Дата публикации: 2018-01-23.

Clock gated flip-flop

Номер патента: US09621144B2. Автор: Gideon Paul. Владелец: MARVELL WORLD TRADE LTD. Дата публикации: 2017-04-11.

Data-dependent clock-gating switch driver for a digital- to-analog converter (dac)

Номер патента: WO2022231818A1. Автор: Ashok Swaminathan,Andrew Weil,Nitz Saputra. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2022-11-03.

Low-power clock-gated synchronizer, a data processing system that incorporates the same and a synchronization method

Номер патента: US20170230038A1. Автор: Taek Kyun Shin,Jin Pyo Park,Jung Hun HEO,Soong Hyun Shin. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2017-08-10.

Fault Tolerant Clock Monitor System

Номер патента: US20190114235A1. Автор: Bowling Stephen,Kris Bryan,Wojewoda Igor,Yuenyongsgool Yong. Владелец: MICROCHIP TECHNOLOGY INCORPORATED. Дата публикации: 2019-04-18.

Method and apparatus for a fault tolerant clock with dynamic reconfiguration

Номер патента: AU3104195A. Автор: Tuong Kien Truong. Владелец: Boeing Co. Дата публикации: 1996-05-02.

Storage element with clock gating

Номер патента: US11463074B2. Автор: Thomas Kuenemund,Thomas Poeppelmann. Владелец: INFINEON TECHNOLOGIES AG. Дата публикации: 2022-10-04.

Source synchronous bus clock gating system

Номер патента: US20150372802A1. Автор: Arun Iyer,Sudha Thiruvengadam,Gregory Sadowski. Владелец: Advanced Micro Devices Inc. Дата публикации: 2015-12-24.

Segregated test mode clock gating circuits in a clock distribution network of a circuit for controlling power consumption during testing

Номер патента: WO2018044482A1. Автор: Anand BHAT,Joseph Fang,Kunal Jain,Moitrayee Ghosh. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2018-03-08.

Method of clock gate analysis of electronic system designs and related systems, methods and devices

Номер патента: US20200073433A1. Автор: Odd Magne Reitan,Amund AUNE,Vitalii MARCHUK. Владелец: Microchip Technology Inc. Дата публикации: 2020-03-05.

Multi-phase clock gating with phase selection

Номер патента: US20240223192A1. Автор: Pradeep Jayaraman,Ramon Mangaser. Владелец: Advanced Micro Devices Inc. Дата публикации: 2024-07-04.

Method of clock gate analysis of electronic system designs and related systems, methods and devices

Номер патента: WO2020046566A1. Автор: Odd Magne Reitan,Amund AUNE,Vitalii MARCHUK. Владелец: MICROCHIP TECHNOLOGY INCORPORATED. Дата публикации: 2020-03-05.

Segregated test mode clock gating circuits in a clock distribution network of a circuit for controlling power consumption during testing

Номер патента: US20180067515A1. Автор: Anand BHAT,Joseph Fang,Kunal Jain,Moitrayee Ghosh. Владелец: Qualcomm Inc. Дата публикации: 2018-03-08.

Neural processor, neural processing device and clock gating method thereof

Номер патента: US20240329683A1. Автор: Hongyun Kim. Владелец: Rebellions Inc. Дата публикации: 2024-10-03.

Data-driven column-wise clock gating of systolic arrays

Номер патента: US11953966B1. Автор: Fan Wu,Edith DALLARD. Владелец: Meta Platforms Technologies LLC. Дата публикации: 2024-04-09.

Double data rate clock gating

Номер патента: US20130082738A1. Автор: Anatoly Gelman. Владелец: Broadcom Corp. Дата публикации: 2013-04-04.

Method and apparatus for automatic switch to retention mode based on architectural clock gating

Номер патента: US20190212768A1. Автор: Bharat Kumar Rangarajan,Rajesh ARIMILLI,Rakesh Misra. Владелец: Qualcomm Inc. Дата публикации: 2019-07-11.

Clock gating with an asynchronous wrapper cell

Номер патента: US09753486B2. Автор: Kenneth S. Stevens,Dipanjan Bhadra. Владелец: University of Utah Research Foundation UURF. Дата публикации: 2017-09-05.

Clock gating circuit

Номер патента: US20180157616A1. Автор: Bub-chul Jeong,Jaegeun Yun,Lingling LIAO. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2018-06-07.

Multi-bit-mapping aware clock gating

Номер патента: US20180107779A1. Автор: Peter Wilhelm Josef Zepter,Wladimir Alejandro Plagges Martinez,Reiner Wilhelm Genevriere. Владелец: Synopsys Inc. Дата публикации: 2018-04-19.

Di/dt management during clock gating

Номер патента: EP4392850A1. Автор: Janardan Prasad. Владелец: Google LLC. Дата публикации: 2024-07-03.

Multi-dimension clock gate design in clock tree synthesis

Номер патента: US10963618B1. Автор: ZHUO Li,William Robert Reece,Thomas Andrew Newton,Kwangsoo Han,Amin Farshidi. Владелец: Cadence Design Systems Inc. Дата публикации: 2021-03-30.

Clock gating verification during RTL stage of integrated circuit design

Номер патента: US09934342B1. Автор: Lei Ji,Song Huang,Yifeng Liu. Владелец: NXP USA Inc. Дата публикации: 2018-04-03.

Systems and methods for performing clock gating checks

Номер патента: US20030229870A1. Автор: David Mielke,Gayvin Stong. Владелец: AGILENT TECHNOLOGIES INC. Дата публикации: 2003-12-11.

Clock gating to reduce power consumption of control and status registers

Номер патента: US20030141901A1. Автор: Jürgen Schulz. Владелец: Sun Microsystems Inc. Дата публикации: 2003-07-31.

Systems and methods for clock gating

Номер патента: WO2023113996A1. Автор: Paul Walmsley,Edward McLellan,Arjun Pal Chowdury. Владелец: SiFive, Inc.. Дата публикации: 2023-06-22.

Method and system for functional verification and power analysis of clock-gated integrated circuits

Номер патента: US09639641B1. Автор: Theodore Wilson. Владелец: Microsemi Storage Solutions US Inc. Дата публикации: 2017-05-02.

Di/dt management during clock gating

Номер патента: WO2024102141A1. Автор: Janardan Prasad. Владелец: Google LLC. Дата публикации: 2024-05-16.

Identification and implementation of clock gating in the design of integrated circuits

Номер патента: US20050028118A1. Автор: Joy Banerjee,Bhanu Kapoor,Sanjay Churiwala. Владелец: Atrenta Inc. Дата публикации: 2005-02-03.

Method For Automatic Clock Gating To Save Power

Номер патента: US20080301593A1. Автор: Arvind Srinivasan,Yinghua Li,Yunjian (William) Jiang,Joy Banerjee,Partha Das,Samit Chaudhuri. Владелец: Magma Design Automation LLC. Дата публикации: 2008-12-04.

Clock gating latch placement

Номер патента: US20210073344A1. Автор: Adam Matheny,Jesse Surprise,Gerald Strevig, III,Shawn Kollesar. Владелец: International Business Machines Corp. Дата публикации: 2021-03-11.

Data transmission apparatus and method having clock gating mechanism

Номер патента: US20240013824A1. Автор: Chih-Wei Chang,Fu-Chin Tsai,Ger-Chih Chou,Chun-Chi Yu,Shih-Han Lin. Владелец: Realtek Semiconductor Corp. Дата публикации: 2024-01-11.

Data transmission apparatus and method having clock gating mechanism

Номер патента: US12009056B2. Автор: Chih-Wei Chang,Fu-Chin Tsai,Ger-Chih Chou,Chun-Chi Yu,Shih-Han Lin. Владелец: Realtek Semiconductor Corp. Дата публикации: 2024-06-11.

Method and system for functional verification and power analysis of clock-gated integrated circuits

Номер патента: US20170344682A1. Автор: Theodore Wilson. Владелец: Microsemi Solutions US Inc. Дата публикации: 2017-11-30.

Method for clock gating circuits

Номер патента: US8219946B1. Автор: Sridhar Narayanan,Sridhar Subramanian,Chaiyasit Manovit,Wanlin Cao. Владелец: Xilinx Inc. Дата публикации: 2012-07-10.

Approximation of a clock gating function via bdd path elimination

Номер патента: US20100042569A1. Автор: Eli Arbel,Oleg Rokhlenko. Владелец: International Business Machines Corp. Дата публикации: 2010-02-18.

Sat-based synthesis of a clock gating function

Номер патента: US20110093431A1. Автор: Eli Arbel,Oleg Rokhlenko,Karen Yorav. Владелец: International Business Machines Corp. Дата публикации: 2011-04-21.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: US20230384374A1. Автор: Kenneth Rovers,Faizan Nazar. Владелец: Imagination Technologies Ltd. Дата публикации: 2023-11-30.

Verfahren und System zum automatischen Clock-Gating eines Taktgitters bei einer Taktquelle

Номер патента: DE102013216237B4. Автор: Guillermo J. Rozas. Владелец: Nvidia Corp. Дата публикации: 2024-10-24.

Method and system for functional verification and power analysis of clock-gated integrated circuits

Номер патента: US09928323B2. Автор: Theodore Wilson. Владелец: Microsemi Solutions US Inc. Дата публикации: 2018-03-27.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: US12061233B2. Автор: Kenneth Rovers,Faizan Nazar. Владелец: Imagination Technologies Ltd. Дата публикации: 2024-08-13.

Placement aware clock gate cloning and fanout optimization

Номер патента: US20130174104A1. Автор: Venkatraman Ramakrishnan,Ramamurthy Vishweshwara,Mahita Nagabhiru. Владелец: Texas Instruments Inc. Дата публикации: 2013-07-04.

Command clock gate implementation with chip select signal training indication

Номер патента: US11823729B2. Автор: LIANG Chen. Владелец: Micron Technology Inc. Дата публикации: 2023-11-21.

Identifying redundant logic based on clock gate enable condition

Номер патента: US11797747B1. Автор: Ji xU,ZHUO Li,Matthew David Eaton,George Simon Taylor,James Youren. Владелец: Cadence Design Systems Inc. Дата публикации: 2023-10-24.

Stimuli-independent clock gating determination

Номер патента: US20230110425A1. Автор: Abhinav PARASHAR,Harish Maruthiyodan. Владелец: Texas Instruments Inc. Дата публикации: 2023-04-13.

Data-type-aware clock-gating

Номер патента: EP4260174A1. Автор: Thomas A. Volpe,Sundeep Amirineni,Ron Diamant,Nishith Desai,Joshua Wayne BOWMAN. Владелец: Amazon Technologies Inc. Дата публикации: 2023-10-18.

Method and apparatus for detecting clock gating opportunities in a pipelined electronic circuit design

Номер патента: EP2179342A2. Автор: Todd Swanson,Hans Mikael Jacobson,Matthew Earl Fernsler,Johny Srouji. Владелец: International Business Machines Corp. Дата публикации: 2010-04-28.

Constructing hierarchical clock gating architectures via rewriting

Номер патента: US20240111353A1. Автор: Theo Drane,Emiliano Morini,Samuel COWARD,George A. Constantinides. Владелец: Intel Corp. Дата публикации: 2024-04-04.

Method and apparatus for detecting clock gating opportunities in a pipelined electronic circuit design

Номер патента: WO2009024540A2. Автор: Todd Swanson,Hans Mikael Jacobson,Matthew Earl Fernsler,Johny Srouji. Владелец: INTERNATIONAL BUSINESS MACHINES CORPORATION. Дата публикации: 2009-02-26.

Method and apparatus for adaptive hysteresis timer adjustments for clock gating

Номер патента: WO2013040077A1. Автор: Richard Gerard Hofmann,Jaya Prakash Subramaniam Ganasan. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2013-03-21.

Clock-gating for multicycle instructions

Номер патента: US09977680B2. Автор: Stefan Payer,Cedric Lichtenau,Kerstin C. Schelm,Juergen Haess. Владелец: International Business Machines Corp. Дата публикации: 2018-05-22.

Method and apparatus to generate circuit energy models with clock gating

Номер патента: US20060190856A1. Автор: James Neely,Daniel Stasiak,Rajat Chaudhry. Владелец: International Business Machines Corp. Дата публикации: 2006-08-24.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: EP4254193A1. Автор: Kenneth Rovers,Faizan Nazar. Владелец: Imagination Technologies Ltd. Дата публикации: 2023-10-04.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: GB2617177A. Автор: Rovers Kenneth,Nazar Faizan. Владелец: Imagination Technologies Ltd. Дата публикации: 2023-10-04.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: EP4254194A1. Автор: Kenneth Rovers,Faizan Nazar. Владелец: Imagination Technologies Ltd. Дата публикации: 2023-10-04.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: GB2617176A. Автор: Rovers Kenneth,Nazar Faizan. Владелец: Imagination Technologies Ltd. Дата публикации: 2023-10-04.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: US20230384375A1. Автор: Kenneth Rovers,Faizan Nazar. Владелец: Imagination Technologies Ltd. Дата публикации: 2023-11-30.

SAT-based synthesis of a clock gating function

Номер патента: US8296256B2. Автор: Eli Arbel,Oleg Rokhlenko,Karen Yorav. Владелец: International Business Machines Corp. Дата публикации: 2012-10-23.

Method for computing power savings and determining the preferred clock gating circuit of an integrated circuit design

Номер патента: US20090044033A1. Автор: David L. Allen. Владелец: Atrenta Inc. Дата публикации: 2009-02-12.

Clock-gating for multicycle instructions

Номер патента: US20180095768A1. Автор: Stefan Payer,Cedric Lichtenau,Kerstin C. Schelm,Juergen Haess. Владелец: International Business Machines Corp. Дата публикации: 2018-04-05.

Design for testability for fault detection in clock gate control circuits

Номер патента: US20240111934A1. Автор: Ripu SINGH,Paul Policke,Preston MCWITHEY. Владелец: Qualcomm Inc. Дата публикации: 2024-04-04.

Clock gating circuit and bus system

Номер патента: US9298210B2. Автор: Sumie Aoki. Владелец: Sony Corp. Дата публикации: 2016-03-29.

Clock-gating for multicycle instructions

Номер патента: US20180095767A1. Автор: Stefan Payer,Cedric Lichtenau,Kerstin C. Schelm,Juergen Haess. Владелец: International Business Machines Corp. Дата публикации: 2018-04-05.

Fault tolerant clock network

Номер патента: US09973601B2. Автор: Yongbum Kim,Eric John Spada. Владелец: Avago Technologies General IP Singapore Pte Ltd. Дата публикации: 2018-05-15.

Single phase clock-gating circuit

Номер патента: US20200395939A1. Автор: John Pasternak,Pradip Subhana Jadhav. Владелец: Synopsys Inc. Дата публикации: 2020-12-17.

Method and apparatus for cycle-by-cycle clock gating of ferroelectric or paraelectric logic and CMOS based logic

Номер патента: US11841757B1. Автор: Sasikanth Manipatruni,Rajeev Kumar Dokania,Amrita MATHURIYA,Christopher B. Wilkerson,Debo Olaosebikan. Владелец: Kepler Computing Inc. Дата публикации: 2023-12-12.

Techniques employing flits for clock gating

Номер патента: WO2012006557A1. Автор: Shilpa Bhoj. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2012-01-12.

Techniques employing flits for clock gating

Номер патента: EP2591572A1. Автор: Shilpa Bhoj. Владелец: Qualcomm Inc. Дата публикации: 2013-05-15.

INTEGRATED CLOCK GATE CIRCUIT WITH EMBEDDED NOR

Номер патента: US20180062658A1. Автор: AGARWAL Amit,HSU Steven K.,KRISHNAMURTHY Ram K.,Rajwani Iqbal R.,Realov Simeon. Владелец: . Дата публикации: 2018-03-01.

Clock gating for system-on-chip elements

Номер патента: US20170063618A1. Автор: Sandip Das,Sailesh Kumar,Poonacha Kongetira. Владелец: NetSpeed Systems Inc. Дата публикации: 2017-03-02.

Low power clock gating circuit

Номер патента: US20150155870A1. Автор: Sumanth Katte Gururajarao. Владелец: Mediatek Singapore Pte Ltd. Дата публикации: 2015-06-04.

INTERNAL CLOCK GATED CELL

Номер патента: US20170170829A1. Автор: LU Lee-Chung,HSIEH Shang-Chih,Liu Chi-Lin. Владелец: . Дата публикации: 2017-06-15.

TIME BORROWING FLIP-FLOP WITH CLOCK GATING SCAN MULTIPLEXER

Номер патента: US20180278243A1. Автор: AGARWAL Amit,HSU Steven K.,KRISHNAMURTHY Ram K.,Realov Simeon. Владелец: Intel Corporation. Дата публикации: 2018-09-27.

SINGLE PHASE CLOCK-GATING CIRCUIT

Номер патента: US20200395939A1. Автор: Jadhav Pradip Subhana,Pasternak John. Владелец: . Дата публикации: 2020-12-17.

Encryption device and encryption method with clock gating unit and random-number generator

Номер патента: US20230327867A1. Автор: Kun-Yi Wu,Yu-Shan LI. Владелец: Nuvoton Technology Corp. Дата публикации: 2023-10-12.

Techniques employing flits for clock gating

Номер патента: EP2591572B1. Автор: Shilpa Bhoj. Владелец: Qualcomm Inc. Дата публикации: 2018-04-04.

Fault Tolerant Clock Network

Номер патента: US20140281037A1. Автор: Kim Yongbum,Spada Eric John. Владелец: . Дата публикации: 2014-09-18.

Distributed fault-tolerant clock synchronous method and system suitable for time trigger Ethernet

Номер патента: CN106301953B. Автор: 范松涛,韩银和,蔺玥,连世奇. Владелец: Institute of Computing Technology of CAS. Дата публикации: 2019-05-14.

Method and devices for fault tolerant clock synchronisation in wireless time-triggered networks

Номер патента: EP3123643B1. Автор: Hermann Kopetz,Stefan Poledna. Владелец: Tttech Industrial Automation AG. Дата публикации: 2021-06-30.

Fault tolerant clock network

Номер патента: HK1197123A1. Автор: 埃里克．約翰．斯帕達,金龍範. Владелец: . Дата публикации: 2015-01-02.

RELATIVE TIMED CLOCK GATING CELL

Номер патента: US20170244392A1. Автор: Stevens Kenneth S.,Lee William. Владелец: . Дата публикации: 2017-08-24.

RELATIVE TIMED CLOCK GATING CELL

Номер патента: US20160365857A1. Автор: Stevens Kenneth S.,Lee William. Владелец: . Дата публикации: 2016-12-15.

Internal clock gated cell

Номер патента: US09887698B2. Автор: Lee-Chung Lu,Shang-Chih Hsieh,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2018-02-06.

Zelle mit internem clock-gating

Номер патента: DE102016100276A1. Автор: Lee-Chung Lu,Shang-Chih Hsieh,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2017-06-14.

Clock gating circuit

Номер патента: USRE50010E1. Автор: Hyun Lee,Min-Su Kim,Ah-Reum Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-06-11.

Asynchronous clock gate with glitch protection

Номер патента: WO2009047340A1. Автор: Ruediger Kuhn. Владелец: TEXAS INSTRUMENTS DEUTSCHLAND GMBH. Дата публикации: 2009-04-16.

Asynchronous clock gate with glitch protection

Номер патента: EP2208284A1. Автор: Ruediger Kuhn. Владелец: TEXAS INSTRUMENTS DEUTSCHLAND GMBH. Дата публикации: 2010-07-21.

Asynchronous Clock Gate With Glitch Protection

Номер патента: US20090096483A1. Автор: Ruediger Kuhn. Владелец: Texas Instruments Inc. Дата публикации: 2009-04-16.

Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefor

Номер патента: US20120001669A1. Автор: Jakob Salling. Владелец: Oticon AS. Дата публикации: 2012-01-05.

Systems and methods using improved clock gating cells

Номер патента: TW201032020A. Автор: Martin Saint-Laurent,Varun Verma,Animesh Datta,Prayag B Patel. Владелец: Qualcomm Inc. Дата публикации: 2010-09-01.

Clock-gating cell with low area, low power, and low setup time

Номер патента: EP3245735A2. Автор: Seid Hadi Rasouli,Animesh Datta,Steven James Dillen. Владелец: Qualcomm Inc. Дата публикации: 2017-11-22.

Clock-gating cell with low area, low power, and low setup time

Номер патента: US09577635B2. Автор: Seid Hadi Rasouli,Animesh Datta,Steven James Dillen. Владелец: Qualcomm Inc. Дата публикации: 2017-02-21.

Clock-gating cell with low area, low power, and low setup time

Номер патента: WO2016114892A2. Автор: Seid Hadi Rasouli,Animesh Datta,Steven James Dillen. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2016-07-21.

Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefore

Номер патента: US20140145761A1. Автор: Jakob Salling. Владелец: Oticon AS. Дата публикации: 2014-05-29.

Low power clock gated flip-flops

Номер патента: US20150070063A1. Автор: Girishankar GURUMURTHY,Mahesh Ramdas Vasishta. Владелец: Texas Instruments Inc. Дата публикации: 2015-03-12.

LOW-POWER DUAL-EDGE-TRIGGERED STORAGE CELL WITH SCAN TEST SUPPORT AND CLOCK GATING CIRCUIT THEREFORE

Номер патента: US20140145761A1. Автор: Salling Jakob. Владелец: . Дата публикации: 2014-05-29.

Low Power Clock Gating Circuit

Номер патента: US20190089354A1. Автор: Bhatia Ajay,Seningen Michael R.,Venugopal Vivekanandan. Владелец: . Дата публикации: 2019-03-21.

INTEGRATED CLOCK GATING CELL AND INTEGRATED CIRCUIT INCLUDING THE SAME

Номер патента: US20210099173A1. Автор: KIM Ahreum. Владелец: . Дата публикации: 2021-04-01.

LOW CLOCK-POWER INTEGRATED CLOCK GATING CELL

Номер патента: US20140184271A1. Автор: Gurumurthy Girishankar,Vasishta Mahesh Ramdas. Владелец: . Дата публикации: 2014-07-03.

LOW-POWER INTERNAL CLOCK GATED CELL AND METHOD

Номер патента: US20150162910A1. Автор: LU Lee-Chung,HSIEH Shang-Chih,WU Chang-Yu,Liu Chi-Lin,WANG Meng-Hsueh. Владелец: Taiwan Semiconductor Manufacturing Co., Ltd.. Дата публикации: 2015-06-11.

INTEGRATED CLOCK GATING CELL AND INTEGRATED CIRCUIT INCLUDING THE SAME

Номер патента: US20210194486A1. Автор: KIM Ahreum. Владелец: . Дата публикации: 2021-06-24.

Clock gating circuit for reducing dynamic power

Номер патента: US20150200669A1. Автор: JI Li,Qiang Dai,Yanfei Cai. Владелец: Qualcomm Atheros Inc. Дата публикации: 2015-07-16.

LOW POWER CLOCK GATING CIRCUIT

Номер патента: US20140292372A1. Автор: Gururajarao Sumanth Katte. Владелец: MEDIATEK SINGAPORE PTE. LTD.. Дата публикации: 2014-10-02.

CLOCK-GATING CELL WITH LOW AREA, LOW POWER, AND LOW SETUP TIME

Номер патента: US20160211846A1. Автор: RASOULI Seid Hadi,DATTA Animesh,DILLEN Steven James. Владелец: . Дата публикации: 2016-07-21.

LOW-POWER LOW-SETUP INTEGRATED CLOCK GATING CELL WITH COMPLEX ENABLE SELECTION

Номер патента: US20200204180A1. Автор: BERZINS Matthew,MOTAGI Lalitkumar. Владелец: . Дата публикации: 2020-06-25.

CLOCK GATING CELL WITH LOW POWER AND INTEGRATED CIRCUIT INCLUDING THE SAME

Номер патента: US20210320660A1. Автор: KIM Ahreum,LEE Youngo. Владелец: SAMSUNG ELECTRONICS CO., LTD.. Дата публикации: 2021-10-14.

LOW POWER INTEGRATED CLOCK GATING CELL USING CONTROLLED INVERTED CLOCK

Номер патента: US20180287610A1. Автор: BERZINS Matthew,LIM James Jung. Владелец: . Дата публикации: 2018-10-04.

CLOCK GATING CIRCUIT OPERATES AT HIGH SPEED

Номер патента: US20180287612A1. Автор: KIM Minsu,HWANG Hyunchul. Владелец: . Дата публикации: 2018-10-04.

CLOCK GATING CIRCUIT OPERATES AT HIGH SPEED

Номер патента: US20170324410A1. Автор: KIM Minsu,HWANG Hyunchul. Владелец: . Дата публикации: 2017-11-09.

Use the integrated clock gate (ICG) of clock cascaded complementary switching logic

Номер патента: CN104049713B. Автор: M.S.伯津斯,P.U.肯卡雷. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2018-10-19.

For reducing the clock gating circuit of dynamic power

Номер патента: CN104769841B. Автор: J·李,Q·戴,蔡燕飞. Владелец: Qualcomm Inc. Дата публикации: 2018-11-13.

Controlling power up using clock gating

Номер патента: US5822596A. Автор: Hehching Harry Li,Humberto Felipe Casal,Trong Duc Nguyen,Nandor Gyorgy Thoma. Владелец: International Business Machines Corp. Дата публикации: 1998-10-13.

Clock gating circuit for reducing dynamic power

Номер патента: US9270270B2. Автор: JI Li,Qiang Dai,Yanfei Cai. Владелец: Qualcomm Inc. Дата публикации: 2016-02-23.

Clock gating circuit for reducing dynamic power

Номер патента: EP2898599A1. Автор: JI Li,Qiang Dai,Yanfei Cai. Владелец: Qualcomm Inc. Дата публикации: 2015-07-29.

Microprocessor with selective substrate biasing for clock-gated functional blocks

Номер патента: US7978001B2. Автор: James R. Lundberg,Darius D. Gaskins,Raymond A. Bertram,Mark J. Brazell,Vanessa S. Canac,Matthew Russell Nixon. Владелец: Via Technologies Inc. Дата публикации: 2011-07-12.

Clock gated circuit

Номер патента: US20080204081A1. Автор: Jin-Soo Park,Gun-Ok Jung. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2008-08-28.

Asynchronous clock gating circuit

Номер патента: US10312886B2. Автор: Gyan Prakash,Nidhir Kumar. Владелец: Invecas Technologies Pvt Ltd. Дата публикации: 2019-06-04.

Integrated logic and latch design with clock gating at static input signals

Номер патента: US20050007152A1. Автор: Sang Dhong,Joel Silberman,Hwa-Joon Oh,Naoka Yano. Владелец: Toshiba America Electronic Components Inc. Дата публикации: 2005-01-13.

Asynchronous clock gate with glitch protection

Номер патента: EP2208284B1. Автор: Ruediger Kuhn. Владелец: TEXAS INSTRUMENTS DEUTSCHLAND GMBH. Дата публикации: 2019-05-15.

Clock gating circuit

Номер патента: TW201034379A. Автор: Kazuyuki Irie. Владелец: NEC Electronics Corp. Дата публикации: 2010-09-16.

CLOCK GATING CIRCUIT

Номер патента: US20190173472A1. Автор: Kim Ah-Reum,Lee Hyun,Kim Min-Su. Владелец: SAMSUNG ELECTRONICS CO., LTD.. Дата публикации: 2019-06-06.

Clock gated digital data encoding circuit

Номер патента: CA1073127A. Автор: Earl R. Winkelmann,Robert S. Briggs (Jr.). Владелец: Spectradyne Inc. Дата публикации: 1980-03-04.

Clock Gated Delay Line Based On Setting Value

Номер патента: US20150061743A1. Автор: Suresh Balasubramanian. Владелец: Cavium LLC. Дата публикации: 2015-03-05.

MULTI-LEVEL CLOCK GATE CONTROLS TO ADDRESS SCAN MODE POWER DROOP AND VOLTAGE BUMP REQUIREMENT

Номер патента: US20180019733A1. Автор: Tiwari Rajesh,BHUSHAN SINGH Nishi,Sesha Sai Aduru Venkata Raghava. Владелец: . Дата публикации: 2018-01-18.

Clock Gating Circuit

Номер патента: US20190028091A1. Автор: LAPLANCHE Yves Thomas,BARATAM Anil Kumar,Prabhu Nruthya Nagesh. Владелец: . Дата публикации: 2019-01-24.

Clock Gated Delay Line Based On Setting Value

Номер патента: US20150061743A1. Автор: Balasubramanian Suresh. Владелец: Cavium, Inc.. Дата публикации: 2015-03-05.

CLOCK GATED FLIP-FLOP

Номер патента: US20160065190A1. Автор: Paul Gideon. Владелец: MARVELL WORLD TRADE LTD. Дата публикации: 2016-03-03.

STORAGE ELEMENT WITH CLOCK GATING

Номер патента: US20210143802A1. Автор: KUENEMUND Thomas,Poeppelmann Thomas. Владелец: . Дата публикации: 2021-05-13.

CLOCK GATING CELL FOR LOW SETUP TIME FOR HIGH FREQUENCY DESIGNS

Номер патента: US20180167058A1. Автор: Chen Xiangdong,Boynapalli Venugopal,RASOULI Seid Hadi. Владелец: . Дата публикации: 2018-06-14.

FINE GRAIN DATA-BASED CLOCK GATING

Номер патента: US20140266334A1. Автор: Pham Ha M.,Shin Jin-Uk. Владелец: ORACLE INTERNATIONAL CORPORATION. Дата публикации: 2014-09-18.

Low power toggle latch-based flip-flop including integrated clock gating logic

Номер патента: US20150200652A1. Автор: Matthew Berzins,Christina Wells. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2015-07-16.

CLOCK GATED FLIP-FLOP

Номер патента: US20170194945A1. Автор: Paul Gideon. Владелец: MARVELL WORLD TRADE LTD.. Дата публикации: 2017-07-06.

LOW POWER INTEGRATED CLOCK GATING CELL WITH INTERNAL CONTROL SIGNAL

Номер патента: US20170201241A1. Автор: BERZINS Matthew,LIM James Jung. Владелец: . Дата публикации: 2017-07-13.

LOW-POWER CLOCK-GATED SYNCHRONIZER, A DATA PROCESSING SYSTEM THAT INCORPORATES THE SAME AND A SYNCHRONIZATION METHOD

Номер патента: US20170230038A1. Автор: SHIN Taek Kyun,PARK Jin Pyo,HEO Jung Hun,SHIN SOONG HYUN. Владелец: . Дата публикации: 2017-08-10.

Double Half Latch for Clock Gating

Номер патента: US20160285440A1. Автор: Shin Jin-Uk,Huang He,Pham Ha,Joshi Mayur. Владелец: . Дата публикации: 2016-09-29.

ASYNCHRONOUS CLOCK GATING CIRCUIT

Номер патента: US20180351537A1. Автор: Prakash Gyan,KUMAR NIDHIR. Владелец: . Дата публикации: 2018-12-06.

Fine grain data-based clock gating

Номер патента: US8860484B2. Автор: Ha M Pham,Jin-Uk Shin. Владелец: Oracle International Corp. Дата публикации: 2014-10-14.

Clock gated flip-flop

Номер патента: WO2016030795A1. Автор: Gideon Paul. Владелец: MARVELL WORLD TRADE LTD.. Дата публикации: 2016-03-03.

Clock Gating Circuit

Номер патента: US20190028091A1. Автор: Yves Thomas Laplanche,Anil Kumar BARATAM,Nruthya Nagesh Prabhu. Владелец: ARM LTD. Дата публикации: 2019-01-24.

Flop Circuit with Integrated Clock Gating Circuit

Номер патента: US20190089337A1. Автор: Bhatia Ajay,Venugopal Vivekanandan,Seningen Michael R. Владелец: . Дата публикации: 2019-03-21.

Scan clock gating controller and method for performing stuck-at fault test among multiple block circuits

Номер патента: US20240353489A1. Автор: Ying-Yen CHEN,dong-zhen Li. Владелец: Realtek Semiconductor Corp. Дата публикации: 2024-10-24.

Clock gating circuits and methods for dual-edge-triggered applications

Номер патента: US20240361384A1. Автор: Arnab KHAWAS,Badarish Subbannavar,Gokul Sabada,Madhavan Sainath Rao Pissay. Владелец: Texas Instruments Inc. Дата публикации: 2024-10-31.

Clock gating circuits and methods for dual-edge-triggered applications

Номер патента: WO2024226116A1. Автор: Arnab KHAWAS,Badarish Subbannavar,Gokul Sabada,Madhavan Sainath Rao Pissay. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2024-10-31.

Clock gating circuits and methods for dual-edge-triggered applications

Номер патента: US12146912B1. Автор: Arnab KHAWAS,Badarish Subbannavar,Gokul Sabada,Madhavan Sainath Rao Pissay. Владелец: Texas Instruments Inc. Дата публикации: 2024-11-19.

Control of clock gate cells during scan testing

Номер патента: US8443246B1. Автор: Darren Bertanzetti. Владелец: Marvell International Ltd. Дата публикации: 2013-05-14.

Clock gating for X-bounding timing exceptions in IC testing

Номер патента: US09835683B2. Автор: Himanshu Arora,Priya Khandelwal,Abhilash Kaushal. Владелец: NXP USA Inc. Дата публикации: 2017-12-05.

Electronic device and method for performing clock gating in electronic device

Номер патента: US20240110976A1. Автор: Ching-Feng Huang,Yu-Cheng Lo. Владелец: Realtek Semiconductor Corp. Дата публикации: 2024-04-04.

Test circuit using clock gating scheme to hold capture procedure and bypass mode, and integrated circuit including the same

Номер патента: US20230152372A1. Автор: Giha Nam,Sangsoon Im. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2023-05-18.

Test circuit using clock gating scheme to hold capture procedure and bypass mode, and integrated circuit including the same

Номер патента: US11959965B2. Автор: Giha Nam,Sangsoon Im. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-04-16.

Design for testability for fault detection in clock gate control circuits

Номер патента: WO2024073194A1. Автор: Ripu SINGH,Paul Policke,Preston MCWITHEY. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2024-04-04.

Control method of clock gating for dithering in the clock signal to mitigate voltage transients

Номер патента: US9600024B2. Автор: Alice Wang,Hugh Thomas Mair,Gordon Gammie,Uming Ko. Владелец: Mediatek Singapore Pte Ltd. Дата публикации: 2017-03-21.

Clock circuit and method of operating the same

Номер патента: US20160147252A1. Автор: Jiann-Tyng Tzeng,Charles Chew-Yuen Young,Meng-Hung Shen,Yi-Feng CHEN. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2016-05-26.

Clock circuit and method of operating the same

Номер патента: US09442510B2. Автор: Jiann-Tyng Tzeng,Charles Chew-Yuen Young,Meng-Hung Shen,Yi-Feng CHEN. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2016-09-13.

Clock gating cell circuit

Номер патента: US20120268168A1. Автор: Alberto Scandurra,Mounir Zid. Владелец: STMICROELECTRONICS SRL. Дата публикации: 2012-10-25.

Clock generator, communication device and sequential clock gating circuit

Номер патента: US20160004273A1. Автор: Liu Kai-Yin,Lin Jian-Ru,Chiang Chih-Jung,TSENG SHUN-TE. Владелец: . Дата публикации: 2016-01-07.

Segregated test mode clock gating circuits in a clock distribution network of a circuit for controlling power consumption during testing

Номер патента: US20180067515A1. Автор: Anand BHAT,Joseph Fang,Kunal Jain,Moitrayee Ghosh. Владелец: Qualcomm Inc. Дата публикации: 2018-03-08.

METHOD OF CLOCK GATE ANALYSIS OF ELECTRONIC SYSTEM DESIGNS AND RELATED SYSTEMS, METHODS AND DEVICES

Номер патента: US20200073433A1. Автор: Aune Amund,Reitan Odd Magne,Marchuk Vitalii. Владелец: . Дата публикации: 2020-03-05.

PROCESSORS AND METHODS FOR CONFIGURABLE CLOCK GATING IN A SPATIAL ARRAY

Номер патента: US20190101952A1. Автор: Fleming,DIAMOND MITCHELL,KEEN BENJAMIN,JR. KERMIN E.. Владелец: . Дата публикации: 2019-04-04.

CLOCK-GATED SYNCHRONIZER

Номер патента: US20140225655A1. Автор: RASOULI Seid Hadi,DATTA Animesh,KWON Ohsang. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2014-08-14.

CLOCK GATING CIRCUIT

Номер патента: US20180157616A1. Автор: Yun Jaegeun,Jeong Bub-chul,LIAO Lingling. Владелец: . Дата публикации: 2018-06-07.

Method and apparatus for automatic switch to retention mode based on architectural clock gating

Номер патента: US20190212768A1. Автор: Bharat Kumar Rangarajan,Rajesh ARIMILLI,Rakesh Misra. Владелец: Qualcomm Inc. Дата публикации: 2019-07-11.

CLOCK GATING WITH AN ASYNCHRONOUS WRAPPER CELL

Номер патента: US20160363955A1. Автор: Stevens Kenneth S.,Bhadra Dipanjan. Владелец: . Дата публикации: 2016-12-15.

CLOCK GATE LATENCY MODELING BASED ON ANALYTICAL FRAMEWORKS

Номер патента: US20200401669A1. Автор: Gupta Naman,LU Hongda,KINI Vinayak. Владелец: . Дата публикации: 2020-12-24.

Two level clock gating

Номер патента: US20030149905A1. Автор: Sribalan Santhanam,Vincent von Kaenel,David Kruckemyer. Владелец: Broadcom Corp. Дата публикации: 2003-08-07.

Integrated circuit, clock gate circuit, and method

Номер патента: JP5905243B2. Автор: ジェームズ・エドワード・マイヤーズ,エドモンド・ジョン・サイモン・アッシュフィールド. Владелец: アーム・リミテッド. Дата публикации: 2016-04-20.

Hierarchical clock gating circuit and method

Номер патента: TWI257540B. Автор: Charles F Shelor. Владелец: VIA Cyrix Inc. Дата публикации: 2006-07-01.

Method for multi-cycle clock gating

Номер патента: US20110010679A1. Автор: Monica Farkash,Cynthia Rae Eisner. Владелец: Individual. Дата публикации: 2011-01-13.

Clocked gating based on measured performance

Номер патента: US20040153980A1. Автор: Stephen Wilcox,Paul Alexander Cunningham. Владелец: Azuro UK Ltd. Дата публикации: 2004-08-05.

Apparatus and methods employing variable clock gating hysteresis for a communications port

Номер патента: EP2567302A1. Автор: Richard Gerard Hofmann. Владелец: Qualcomm Inc. Дата публикации: 2013-03-13.

CLOCK GATING CIRCUITS AND CIRCUIT ARRANGEMENTS INCLUDING CLOCK GATING CIRCUITS

Номер патента: US20160077544A1. Автор: TZENG JIANN-TYNG,Young Charles Chew-Yuen,CHEN Yi-Feng,SHEN Meng-Hung. Владелец: . Дата публикации: 2016-03-17.

SEQUENTIAL CLOCK GATING USING NET ACTIVITY AND XOR TECHNIQUE ON SEMICONDUCTOR DESIGNS INCLUDING ALREADY GATED PIPELINE DESIGN

Номер патента: US20150143307A1. Автор: Rahim Solaiman,Movahed-Ezazi Mohammad H.. Владелец: ATRENTA, INC.. Дата публикации: 2015-05-21.

METHOD AND APPARATUS FOR GENERATING GATE-LEVEL ACTIVITY DATA FOR USE IN CLOCK GATING EFFICIENCY ANALYSIS

Номер патента: US20140325461A1. Автор: BERKOVITZ ASHER,MOHEBAN LIOR,SHMUELI GUY. Владелец: . Дата публикации: 2014-10-30.

Clock gating analyzing apparatus, clock gating analyzing method, and computer product

Номер патента: US8069026B2. Автор: Hiroyuki Higuchi. Владелец: Fujitsu Ltd. Дата публикации: 2011-11-29.

Method and apparatus for generating gate-level activity data for use in clock gating efficiency analysis

Номер патента: EP2669825A1. Автор: Lior Moheban,Asher BERKOVITZ,Guy Shmueli. Владелец: FREESCALE SEMICONDUCTOR INC. Дата публикации: 2013-12-04.

Clock-gating circuit insertion method, clock-gating circuit insertion program and designing apparatus

Номер патента: US7926014B2. Автор: Yukihito Kawabe. Владелец: Fujitsu Ltd. Дата публикации: 2011-04-12.

Method and Apparatus for Converting Globally Clock-Gated Circuits to Locally Clock-Gated Circuits

Номер патента: US20070220468A1. Автор: Sebastian Ventrone,Joseph Iadanza,Allen Haar,Ivan Wemple. Владелец: Wemple Ivan L. Дата публикации: 2007-09-20.

Clock-gated model transformation for asynchronous testing of logic targeted for free-running, data-gated logic

Номер патента: US20080301603A1. Автор: Wolfgang Roesner,Yee Ja,Bradley S. Nelson. Владелец: Individual. Дата публикации: 2008-12-04.

Active power dissipation detection based on erronous clock gating equations

Номер патента: US20140019780A1. Автор: Ulrike Schmidt,Maarten J. Boersma,Markus Kaltenbach,Christopher M. Abernathy. Владелец: International Business Machines Corp. Дата публикации: 2014-01-16.

Low latency clock gating scheme for power reduction in bus interconnects

Номер патента: WO2013070780A1. Автор: Richard Gerard Hofmann,Jaya Prakash Subramaniam Ganasan,Prudhvi N. NOONEY,Joseph L. VAN SWEARINGEN. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2013-05-16.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: GB2617176B. Автор: Rovers Kenneth,Nazar Faizan. Владелец: Imagination Technologies Ltd. Дата публикации: 2024-07-24.

Apparatus, method and design strucuture for implementing speculative clock gating of digital logic circuits

Номер патента: TW200947183A. Автор: Bartholomew Blaner,Mary D Brown,William E Burky,Todd A Venton. Владелец: Ibm. Дата публикации: 2009-11-16.

Methods and apparatus for clock gating processing modules based on hierarchy and workload

Номер патента: US09880603B1. Автор: Jeffrey G. Libby,David J. Ofelt,Vaishali Kulkarni. Владелец: Juniper Networks Inc. Дата публикации: 2018-01-30.

Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules

Номер патента: US09753524B1. Автор: Jeffrey G. Libby,Vaishali Kulkarni,Mihir Wagh. Владелец: Juniper Networks Inc. Дата публикации: 2017-09-05.

Early wake-warn for clock gating control

Номер патента: US09552308B2. Автор: Suresh Sugumar,Rahul Pal,Sridhar Muthrasanallur,Mahesh K. Kumashikar. Владелец: Intel Corp. Дата публикации: 2017-01-24.

Active power dissipation detection based on erroneus clock gating equations

Номер патента: US09495490B2. Автор: Ulrike Schmidt,Maarten J. Boersma,Markus Kaltenbach,Christopher M Abernathy. Владелец: International Business Machines Corp. Дата публикации: 2016-11-15.

POWER CONSUMPTION PREDICTION METHOD FOR CLOCK GATING INTEGRATED CIRCUIT DEVICES

Номер патента: US20130151228A1. Автор: YI Joonhwan. Владелец: . Дата публикации: 2013-06-13.

PLACEMENT AWARE CLOCK GATE CLONING AND FANOUT OPTIMIZATION

Номер патента: US20130174104A1. Автор: Vishweshwara Ramamurthy,Nagabhiru Mahita,Ramakrishnan Venkatraman. Владелец: TEXAS INSTRUMENTS INCORPORATED. Дата публикации: 2013-07-04.

APPARATUS INCLUDING CORE AND CLOCK GATING CIRCUIT AND METHOD OF OPERATING SAME

Номер патента: US20170062075A1. Автор: Elmoalem Eli,Golan Ronen,Barber Edgar. Владелец: . Дата публикации: 2017-03-02.

CLOCK GATING LATCH PLACEMENT

Номер патента: US20210073344A1. Автор: Strevig,Matheny Adam,SURPRISE Jesse,III Gerald,KOLLESAR Shawn. Владелец: . Дата публикации: 2021-03-11.

Early wake-warn for clock gating control

Номер патента: US20150095688A1. Автор: Suresh Sugumar,Rahul Pal,Sridhar Muthrasanallur,Mahesh K. Kumashikar. Владелец: Intel Corp. Дата публикации: 2015-04-02.

CLOCK-GATING FOR MULTICYCLE INSTRUCTIONS

Номер патента: US20180095767A1. Автор: Haess Juergen,Lichtenau Cedric,Payer Stefan,Schelm Kerstin C.. Владелец: . Дата публикации: 2018-04-05.

CLOCK-GATING FOR MULTICYCLE INSTRUCTIONS

Номер патента: US20180095768A1. Автор: Haess Juergen,Lichtenau Cedric,Payer Stefan,Schelm Kerstin C.. Владелец: . Дата публикации: 2018-04-05.

CLOCK GATING FOR SYSTEM-ON-CHIP ELEMENTS

Номер патента: US20170103332A1. Автор: Kumar Sailesh,Das Sandip,Kongetira Poonacha. Владелец: . Дата публикации: 2017-04-13.

MULTI-BIT-MAPPING AWARE CLOCK GATING

Номер патента: US20180107779A1. Автор: Zepter Peter Wilhelm Josef,Plagges Martinez Wladimir Alejandro,Genevriere Reiner Wilhelm. Владелец: Synopsys, Inc.. Дата публикации: 2018-04-19.

Clock-gating phase algebra for clock analysis

Номер патента: US20150161310A1. Автор: Gabor Drasny,Gavin B. Meil. Владелец: International Business Machines Corp. Дата публикации: 2015-06-11.

CLOCK GATING ENABLE GENERATION

Номер патента: US20180164846A1. Автор: Zerwick Adam Andrew. Владелец: . Дата публикации: 2018-06-14.

DESIGN SYNTHESIS OF CLOCK GATED CIRCUIT

Номер патента: US20140258948A1. Автор: Jensen Mark,Goodrich Andrew,Fouron Valery. Владелец: CADENCE DESIGN SYSTEMS, INC.. Дата публикации: 2014-09-11.

VECTOR MASK DRIVEN CLOCK GATING FOR POWER EFFICIENCY OF A PROCESSOR

Номер патента: US20150220345A1. Автор: Bradford Dennis R.,Corbal Jesus,Gradstein Amit,Fletcher Thomas D.,Hall Jonathan C.,HICKMANN Brian J.,Markovich Dror. Владелец: . Дата публикации: 2015-08-06.

Hardware Unit for Performing Matrix Multiplication with Clock Gating

Номер патента: US20190227807A1. Автор: Martin Christopher,Pulimeno Azzurra. Владелец: . Дата публикации: 2019-07-25.

TRANSITIONING UNIVERSAL FLASH STORAGE (UFS) GEARS DURING A CLOCK GATE/HIBERNATION DELAY

Номер патента: US20200241625A1. Автор: Mokkapati Venu Madhav,BOENAPALLI Madhu Yashwanth,CHILLARIGA Yogananda Rao. Владелец: . Дата публикации: 2020-07-30.

CLOCK-GATING PHASE ALGEBRA FOR CLOCK ANALYSIS

Номер патента: US20190266302A1. Автор: Drasny Gabor,Meil Gavin B.. Владелец: . Дата публикации: 2019-08-29.

CLOCK GATING COUPLED MEMORY RETENTION CIRCUIT

Номер патента: US20180284874A1. Автор: IDGUNJI Sachin,V Ramachandiran,YUE Lordson,SUNDARARAJAN Anand Shanmugam,CHANDRATRE Abhijeet,SRINIVASAIAH Archana. Владелец: . Дата публикации: 2018-10-04.

METHOD AND SYSTEM FOR FUNCTIONAL VERIFICATION AND POWER ANALYSIS OF CLOCK-GATED INTEGRATED CIRCUITS

Номер патента: US20170344682A1. Автор: Wilson Theodore. Владелец: . Дата публикации: 2017-11-30.

CLOCK-GATING PHASE ALGEBRA FOR CLOCK ANALYSIS

Номер патента: US20150370940A1. Автор: Drasny Gabor,Meil Gavin B.. Владелец: . Дата публикации: 2015-12-24.

CLOCK GATING UNIT FOR A TRANSPONDER

Номер патента: US20190361514A1. Автор: Joshi Shankar,Kongari Raghavendra,Rasmussen Björn. Владелец: . Дата публикации: 2019-11-28.

Generate clock gating enable

Номер патента: KR102143089B1. Автор: 아담 앤드류 제르윅. Владелец: 퀄컴 인코포레이티드. Дата публикации: 2020-08-10.

Early wake-warn for clock gating control

Номер патента: KR101844809B1. Автор: 수레쉬 수구마르,마헤쉬 케이 쿠마쉬카르,라훌 팰,스리드하르 무스라사날루르. Владелец: 인텔 코포레이션. Дата публикации: 2018-04-03.

Generate clock network using inverting integrated clock gate

Номер патента: US11163929B1. Автор: ZHUO Li,William Robert Reece,Thomas Andrew Newton,Ruth Patricia Jackson. Владелец: Cadence Design Systems Inc. Дата публикации: 2021-11-02.

The vector mask of power efficiency for processor drives Clock gating

Номер патента: CN104813277B. Автор: J·C·豪尔,A·格雷德斯廷,J·考博尔,D·R·布拉德福德,T·D·弗莱切,B·J·希克曼,D·马可维奇. Владелец: Intel Corp. Дата публикации: 2019-06-28.

Method of implementing physically realizable and power-efficient clock gating in microprocessor circuits

Номер патента: US8225245B2. Автор: Aravind Oommen,Hemanga Das,Krishnan Sundaresan. Владелец: Oracle America Inc. Дата публикации: 2012-07-17.

Clock gated pipeline stages

Номер патента: US20070074054A1. Автор: Lim Chieh. Владелец: Intel Corp. Дата публикации: 2007-03-29.

Hardware unit for performing matrix multiplication with clock gating

Номер патента: EP3480691A1. Автор: Chris Martin,Azzurra PULIMENO. Владелец: Imagination Technologies Ltd. Дата публикации: 2019-05-08.

Hardware unit for performing matrix multiplication with clock gating

Номер патента: GB2568085B. Автор: Martin Chris,Pulimeno Azzurra. Владелец: Imagination Technologies Ltd. Дата публикации: 2020-01-01.

Internal clock gating apparatus

Номер патента: US8575965B2. Автор: Chung-Cheng Chou,Chi-Lin Liu,Yangsyu Lin,Hsiao Wen Lu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2013-11-05.

Method and apparatus to generate circuit energy models with multiple clock gating inputs

Номер патента: US20060168456A1. Автор: James Neely,Daniel Stasiak,Rajat Chaudhry. Владелец: International Business Machines Corp. Дата публикации: 2006-07-27.

Hardware unit for performing matrix multiplication with clock gating

Номер патента: US11321096B2. Автор: Christopher Martin,Azzurra PULIMENO. Владелец: Imagination Technologies Ltd. Дата публикации: 2022-05-03.

Formally deriving a minimal clock-gating scheme

Номер патента: US7849428B2. Автор: Viresh Paruthi,Harry Barowski,Nicolas Maeding,Tobias Gemmeke,J. Adam Butts. Владелец: International Business Machines Corp. Дата публикации: 2010-12-07.

Clock-gating through data independent logic

Номер патента: US20070130549A1. Автор: Harm Hofstee,Daniel Stasiak,Cynthia Eisner,Alexander Itskovich. Владелец: International Business Machines Corp. Дата публикации: 2007-06-07.

Method and apparatus in locating clock gating opportunities within a very large scale integration chip design

Номер патента: US20070250798A1. Автор: Tilman Gloekler,Todd Swanson,Daniel Stasiak,Rajat Chaudhry. Владелец: International Business Machines Corp. Дата публикации: 2007-10-25.

State machine with a dynamic clock gating function

Номер патента: US6202166B1. Автор: Chung-Wen Tang. Владелец: Integrated Tech Express Inc. Дата публикации: 2001-03-13.

Clock gated bus keeper

Номер патента: US6484267B1. Автор: Hyun Lee,David W. Potter. Владелец: Agere Systems LLC. Дата публикации: 2002-11-19.

Memory array clock gating scheme

Номер патента: US9158328B2. Автор: Jungyong Lee,Heechoul Park,Song Kim. Владелец: Oracle International Corp. Дата публикации: 2015-10-13.

Method for optimized automatic clock gating

Номер патента: US7882461B2. Автор: Arvind Srinivasan,Yinghua Li,Yunjian (William) Jiang,Joy Banerjee,Partha Das,Samit Chaudhuri. Владелец: Magma Design Automation LLC. Дата публикации: 2011-02-01.

Hardware unit for performing matrix multiplication with clock gating

Номер патента: CN114816331A. Автор: 克里斯·马丁,阿祖拉·普利梅诺. Владелец: Imagination Technologies Ltd. Дата публикации: 2022-07-29.

Clock gating unit for a transponder

Номер патента: EP3572968A1. Автор: Raghavendra Kongari,Shankar Joshi,Björn Rasmussen. Владелец: NXP BV. Дата публикации: 2019-11-27.

Method for multi-cycle path and false path clock gating

Номер патента: US7958476B1. Автор: Arvind Srinivasan,Yunjian (William) Jiang,Samit Chaudhuri. Владелец: Magma Design Automation LLC. Дата публикации: 2011-06-07.

Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules

Номер патента: US9477257B1. Автор: Jeffrey G. Libby,Vaishali Kulkarni,Mihir Wagh. Владелец: Juniper Networks Inc. Дата публикации: 2016-10-25.

Method and apparatus for clock gated logic circuits to reduce electric power consumption

Номер патента: US20010029599A1. Автор: Takeshi Kitahara,Seiichi Nishio,Fumihiro Minami,Kimiyoshi Usami. Владелец: Individual. Дата публикации: 2001-10-11.

Clock gating enable generation

Номер патента: AU2017377949A1. Автор: Adam Andrew Zerwick. Владелец: Qualcomm Inc. Дата публикации: 2019-05-16.

Functional block level clock-gating within a graphics processor

Номер патента: US7802118B1. Автор: Karim M. Abdalla,Robert J. Hasslen, III. Владелец: Nvidia Corp. Дата публикации: 2010-09-21.

Reduced pessimism clock gating tests for a timing analysis tool

Номер патента: US6718523B2. Автор: David J. Hathaway,Jeffrey P. Soreff,James D. Warnock,Neil R. Vanderschaaf. Владелец: International Business Machines Corp. Дата публикации: 2004-04-06.

Hardware unit for performing matrix multiplication with clock gating

Номер патента: EP3955106B1. Автор: Chris Martin,Azzurra PULIMENO. Владелец: Imagination Technologies Ltd. Дата публикации: 2024-02-14.

Approximation of a clock gating function via BDD path elimination

Номер патента: US8166426B2. Автор: Eli Arbel,Oleg Rokhlenko. Владелец: International Business Machines Corp. Дата публикации: 2012-04-24.

Transitioning universal flash storage (ufs) gears during a clock gate/hibernation delay

Номер патента: US20200241625A1. Автор: Venu Madhav Mokkapati,Madhu Yashwanth Boenapalli,Yogananda Rao Chillariga. Владелец: Qualcomm Inc. Дата публикации: 2020-07-30.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: GB202204690D0. Автор: . Владелец: Imagination Technologies Ltd. Дата публикации: 2022-05-18.

Method and circuit for performing error detection on a clock gated register signal

Номер патента: GB202204692D0. Автор: . Владелец: Imagination Technologies Ltd. Дата публикации: 2022-05-18.

Apparatus and methods employing variable clock gating hysteresis for a communications port

Номер патента: EP2567302B1. Автор: Richard Gerard Hofmann. Владелец: Qualcomm Inc. Дата публикации: 2018-01-24.

Automatic clock gating insertion in an IC design

Номер патента: TW200500831A. Автор: Yong Fan,I-Hao Chen,Steve C Huang. Владелец: Incentia Design Systems Corp. Дата публикации: 2005-01-01.

Instantaneous data-driven clock-gating device , method and hard-wired streaming processing system including the same

Номер патента: TWI333329B. Автор: Jin-Aeon Lee,Young-Jin Chung,Yun-Kyoung Kim,Yong-Ha Park. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2010-11-11.

CLOCK GATING CIRCUIT AND BUS SYSTEM

Номер патента: US20130124907A1. Автор: Aoki Sumie. Владелец: SONY CORPORATION. Дата публикации: 2013-05-16.

Hardware unit for performing matrix multiplication with clock gating

Номер патента: EP3770749A1. Автор: Chris Martin,Azzurra PULIMENO. Владелец: Imagination Technologies Ltd. Дата публикации: 2021-01-27.

Multiple Quality of Service (QoS) Thresholds or Clock Gating Thresholds Based on Memory Stress Level

Номер патента: US20140240332A1. Автор: Marc A. Schaub,Peter F. Holland. Владелец: Apple Inc. Дата публикации: 2014-08-28.

Multiple Quality of Service (QoS) Thresholds or Clock Gating Thresholds Based on Memory Stress Level

Номер патента: US20140240332A1. Автор: Holland Peter F.,Schaub Marc A.. Владелец: Apple Inc.. Дата публикации: 2014-08-28.

Fault tolerant memory system

Номер патента: US5553231A. Автор: Robert L. Papenberg,Runchan D. Yang,David H. Wotring,Mohammad F. Rydhan,Paul Voloshin,Mohamed M. Talaat. Владелец: Zitel Corp. Дата публикации: 1996-09-03.

Power efficient integrated charge pumps using clock gating

Номер патента: WO2002069481A2. Автор: Dean Allum. Владелец: EM MICROELECTRONIC-MARIN SA. Дата публикации: 2002-09-06.

Power efficient integrated charge pump using clock gating

Номер патента: US20040124907A1. Автор: Dean Allum. Владелец: Individual. Дата публикации: 2004-07-01.

Power efficient integrated charge pumps using clock gating

Номер патента: WO2002069481A3. Автор: Dean Allum. Владелец: Dean Allum. Дата публикации: 2002-12-05.

METAL ON BOTH SIDES WITH CLOCK GATED-POWER AND SIGNAL ROUTING UNDERNEATH

Номер патента: US20170077030A1. Автор: Jun Kimin,MORROW Patrick,Nelson Donald W.. Владелец: . Дата публикации: 2017-03-16.

Metal on both sides with clock gated-power and signal routing underneath

Номер патента: US20190122985A1. Автор: Patrick Morrow,Kimin Jun,Donald W. Nelson. Владелец: Intel Corp. Дата публикации: 2019-04-25.

SOURCE SYNCHRONOUS BUS CLOCK GATING SYSTEM

Номер патента: US20150372802A1. Автор: Thiruvengadam Sudha,Sadowski Gregory,Iyer Arun. Владелец: . Дата публикации: 2015-12-24.

Metal on both sides with clock gated power and signal routing underneath

Номер патента: TW201606892A. Автор: 唐諾德 尼爾森,派翠克 摩洛,全箕玟. Владелец: 英特爾股份有限公司. Дата публикации: 2016-02-16.

Metal on both sides with clock gated power and signal routing underneath

Номер патента: EP3155666A1. Автор: Patrick Morrow,Kimin Jun,Donald W. Nelson. Владелец: Intel Corp. Дата публикации: 2017-04-19.

Metal on both sides with clock gated power and signal routing underneath

Номер патента: EP3155666B1. Автор: Patrick Morrow,Kimin Jun,Donald W. Nelson. Владелец: Intel IP Corp. Дата публикации: 2021-05-12.

Metal on both sides with clock gated power and signal routing underneath

Номер патента: KR102502496B1. Автор: 기민 전,패트릭 모로우,도날드 더블유. 넬슨. Владелец: 인텔 코포레이션. Дата публикации: 2023-02-23.

Dynamic clock gating in a network device

Номер патента: US8873576B2. Автор: Sachin P. Kadu,John J. Dull. Владелец: Broadcom Corp. Дата публикации: 2014-10-28.

Clock circuit and clock signal transmission method thereof

Номер патента: US09800243B2. Автор: Xing Huang,Shengli Yang. Владелец: Huawei Technologies Co Ltd. Дата публикации: 2017-10-24.

No-enable setup clock gater based on pulse

Номер патента: US20210344344A1. Автор: Wenhao Li,Vivekanandan Venugopal,Hemangi U. Gajjewar,Shuyan Lei. Владелец: Apple Inc. Дата публикации: 2021-11-04.

Clock-tree transformation in high-speed ASIC implementation

Номер патента: US09830418B2. Автор: Ray Chih-Jui Peng. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2017-11-28.

Information processing apparatus, control method thereof, and non-transitory computer-readable storage medium

Номер патента: US11201622B2. Автор: Yohei Horikawa,Kazuma Sakato. Владелец: Canon Inc. Дата публикации: 2021-12-14.

Information processing apparatus, control method thereof, and non-transitory computer-readable storage medium

Номер патента: US20210234543A1. Автор: Yohei Horikawa,Kazuma Sakato. Владелец: Canon Inc. Дата публикации: 2021-07-29.

Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection

Номер патента: US6671644B2. Автор: Franco Motika,Leendert M. Huisman,Leah M. Pfeifer Pastel,William V. Huott. Владелец: International Business Machines Corp. Дата публикации: 2003-12-30.

Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection

Номер патента: US20040093185A1. Автор: Franco Motika,Leah Pastel,William Huott,Leendert Huisman. Владелец: International Business Machines Corp. Дата публикации: 2004-05-13.

Design-for-test technique to reduce test volume including a clock gate controller

Номер патента: US20120072797A1. Автор: Narendra B. Devta-Prasanna. Владелец: LSI Corp. Дата публикации: 2012-03-22.

COMMAND SIGNAL CLOCK GATING

Номер патента: US20190066758A1. Автор: Gajapathy Parthasarathy. Владелец: . Дата публикации: 2019-02-28.

Clock Gating And Scan Clock Generation For Circuit Test

Номер патента: US20200141999A1. Автор: Côté Jean-François. Владелец: . Дата публикации: 2020-05-07.

CLOCK GATING FOR X-BOUNDING TIMING EXCEPTIONS IN IC TESTING

Номер патента: US20170176535A1. Автор: ARORA HIMANSHU,Khandelwal Priya,Kaushal Abhilash. Владелец: . Дата публикации: 2017-06-22.

Clock gating circuits and scan chain circuits using the same

Номер патента: US20180203067A1. Автор: Yiwei Chen. Владелец: MediaTek Inc. Дата публикации: 2018-07-19.

COMMAND SIGNAL CLOCK GATING

Номер патента: US20190244654A1. Автор: Gajapathy Parthasarathy. Владелец: . Дата публикации: 2019-08-08.

Clock gate circuit

Номер патента: JPS5489445A. Автор: Yutaka Hayashi. Владелец: Nippon Electric Co Ltd. Дата публикации: 1979-07-16.

Clock gating and scan clock generation for circuit test

Номер патента: US11085965B2. Автор: Jean-Francois Cote. Владелец: Siemens Industry Software Inc. Дата публикации: 2021-08-10.

Display device performing clock gating

Номер патента: KR20230016767A. Автор: 이효철,이민주. Владелец: 삼성디스플레이 주식회사. Дата публикации: 2023-02-03.

Command signal clock gating

Номер патента: US10163486B1. Автор: Parthasarathy Gajapathy. Владелец: Micron Technology Inc. Дата публикации: 2018-12-25.

Control of clock gate cells during scan testing

Номер патента: US8689067B1. Автор: Darren Bertanzetti. Владелец: Marvell International Ltd. Дата публикации: 2014-04-01.

Command signal clock gating

Номер патента: WO2019045794A1. Автор: Parthasarathy Gajapathy. Владелец: MICRON TECHNOLOGY, INC. Дата публикации: 2019-03-07.

Domain clock and power activation control circuit to reduce voltage droop and related methods

Номер патента: US20240004449A1. Автор: Charles Boecker,Eric Groen,Shaishav A. Desai. Владелец: Microsoft Technology Licensing LLC. Дата публикации: 2024-01-04.

Domain clock and power activation control circuit to reduce voltage droop and related methods

Номер патента: WO2024005975A1. Автор: Charles Boecker,Eric Groen,Shaishav A. Desai. Владелец: Microsoft Technology Licensing, LLC. Дата публикации: 2024-01-04.

Domain clock and power activation control circuit to reduce voltage droop and related methods

Номер патента: US12019494B2. Автор: Charles Boecker,Eric Groen,Shaishav A. Desai. Владелец: Microsoft Technology Licensing LLC. Дата публикации: 2024-06-25.

Clock generator intermittently generating synchronous clock

Номер патента: US20130162295A1. Автор: Takahiro Minaki. Владелец: Renesas Electronics Corp. Дата публикации: 2013-06-27.

지연 회로를 이용한 클록 게이팅

Номер патента: KR20180034431A. Автор: 파디 아델 함단. Владелец: 퀄컴 인코포레이티드. Дата публикации: 2018-04-04.

Preventing a-b-a race in a latch-based device

Номер патента: US20130257479A1. Автор: Dwight K. Elvey,Someshwar Gatty. Владелец: Advanced Micro Devices Inc. Дата публикации: 2013-10-03.

Preventing a-b-a race in a latch-based device

Номер патента: US20130021064A1. Автор: Dwight K. Elvey,Someshwar Gatty. Владелец: Advanced Micro Devices Inc. Дата публикации: 2013-01-24.

Preventing A-B-A race in a latch-based device

Номер патента: US8461874B2. Автор: Dwight K. Elvey,Someshwar Gatty. Владелец: Advanced Micro Devices Inc. Дата публикации: 2013-06-11.

Preventing A-B-A race in a latch-based device

Номер патента: US9000806B2. Автор: Dwight K. Elvey,Someshwar Gatty. Владелец: Advanced Micro Devices Inc. Дата публикации: 2015-04-07.

Device for automatic configuration of semiconductor integrated circuit

Номер патента: US20190267997A1. Автор: Hironori Sato,Hiroaki Muraoka. Владелец: Toshiba Electronic Devices and Storage Corp. Дата публикации: 2019-08-29.

Systems and methods for analyzing soft errors in a design and reducing the associated failure rates thereof

Номер патента: US09991008B2. Автор: Sanjay Pillay. Владелец: Austemper Design Systems Inc. Дата публикации: 2018-06-05.

Dithered M by N clock dividers

Номер патента: US10651863B1. Автор: Sriram MURALI,Sundarrajan Rangachari,Sanjay Pennam. Владелец: Texas Instruments Inc. Дата публикации: 2020-05-12.

Dithered m by n clock dividers

Номер патента: US20200228126A1. Автор: Sriram MURALI,Sundarrajan Rangachari,Sanjay Pennam. Владелец: Texas Instruments Inc. Дата публикации: 2020-07-16.

Dithered M by N clock dividers

Номер патента: US10812091B2. Автор: Sriram MURALI,Sundarrajan Rangachari,Sanjay Pennam. Владелец: Texas Instruments Inc. Дата публикации: 2020-10-20.

Dithered m by n clock dividers

Номер патента: US20200162083A1. Автор: Sriram MURALI,Sundarrajan Rangachari,Sanjay Pennam. Владелец: Texas Instruments Inc. Дата публикации: 2020-05-21.

Integrierte schaltung mit einer multi-height-standardzelle und verfahren zu deren herstellung

Номер патента: DE102019123821A1. Автор: Minsu Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2020-07-30.

Semiconductor circuit and support device for logic circuit design

Номер патента: US20230084986A1. Автор: LI Tao,Osamu Nomura,Tetsuo Endoh,Ko Yoshikawa,Yitao Ma. Владелец: Tohoku University NUC. Дата публикации: 2023-03-16.

System and method for controlling at-speed testing of integrated circuits

Номер патента: EP4428551A1. Автор: Chandan GUPTA,Shikhar Makkar,Saumya Pandey. Владелец: NXP BV. Дата публикации: 2024-09-11.

On-chip clock controller

Номер патента: US09740234B1. Автор: Hong Kim,Paul Policke,Anirudh Kadiyala. Владелец: Qualcomm Inc. Дата публикации: 2017-08-22.

Semiconductor circuit and support device for logic circuit design

Номер патента: US11990901B2. Автор: LI Tao,Osamu Nomura,Tetsuo Endoh,Ko Yoshikawa,Yitao Ma. Владелец: Tohoku University NUC. Дата публикации: 2024-05-21.

System and method for controlling at-speed testing of integrated circuits

Номер патента: US20240295602A1. Автор: Chandan GUPTA,Shikhar Makkar,Saumya Pandey. Владелец: NXP BV. Дата публикации: 2024-09-05.

Clock control device, semiconductor device including the same and clock control method

Номер патента: US20140084965A1. Автор: Ji-Yong AHN. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2014-03-27.

Clock control device of controlling clock stable time based on operational condition, semiconductor device including the same and clock control method

Номер патента: US09374082B2. Автор: Ji-Yong AHN. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2016-06-21.

Adaptive clock signal frequency scaling

Номер патента: US11868194B2. Автор: Chunfeng Hu,Rajan Raghvendra. Владелец: Maxlinear Inc. Дата публикации: 2024-01-09.

Adaptive clock signal frequency scaling

Номер патента: US20240143060A1. Автор: Chunfeng Hu,Rajan Raghvendra. Владелец: Maxlinear Inc. Дата публикации: 2024-05-02.

Integrated circuit including multi-height standard cell and method of designing the same

Номер патента: US20200243502A1. Автор: Min-Su Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2020-07-30.

Clock management apparatus, clock frequency division module and system-on-chip

Номер патента: US20240146310A1. Автор: Li Tong,Yaqian HE. Владелец: Espressif Systems Shanghai Co Ltd. Дата публикации: 2024-05-02.

Method of and apparatus for controlling clock signal

Номер патента: US11838026B2. Автор: Liu Han,Jing Ding,Qingchao Meng,Huaixin XIAN. Владелец: TSMC Nanjing Co Ltd. Дата публикации: 2023-12-05.

Semiconductor device and semiconductor system

Номер патента: US20190214989A1. Автор: Sang Woo Kim,Byung Tak Lee,Yun Ju Kwon,Yoo Seok SHON,Joon-Woo Cho. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2019-07-11.

Self-resetting clock generator

Номер патента: US20230343389A1. Автор: Naveen Kumar,Pascal A. MEINERZHAGEN,Gururaj Shamanna,Jagadeesh Chandra Salaka. Владелец: Intel Corp. Дата публикации: 2023-10-26.

Clock control in a system on a chip (soc)

Номер патента: EP4357878A1. Автор: Jean-Robert Tourret. Владелец: NXP BV. Дата публикации: 2024-04-24.

Clock control in a system on a chip (soc)

Номер патента: US20240126320A1. Автор: Jean-Robert Tourret. Владелец: NXP BV. Дата публикации: 2024-04-18.

System and method for enhanced clocking operation

Номер патента: US09716505B2. Автор: Hector Sanchez. Владелец: NXP USA Inc. Дата публикации: 2017-07-25.

Power-smart packet processing

Номер патента: EP4030626A2. Автор: Sachin Prabhakarrao KADU. Владелец: Avago Technologies International Sales Pte Ltd. Дата публикации: 2022-07-20.

Semi-dynamic flip-flop implemented as multi-height standard cell and method of designing integrated circuit including the same

Номер патента: US20210044283A1. Автор: Ahreum Kim,Hyun Lee,Minsu Kim,Jongkyu Ryu,Daeseong Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2021-02-11.

Power-smart packet processing

Номер патента: EP4030626A3. Автор: Sachin Prabhakarrao KADU. Владелец: Avago Technologies International Sales Pte Ltd. Дата публикации: 2022-08-10.

Voltage-aware signal path synchronization

Номер патента: US20140125381A1. Автор: John Wuu,Keith Kasprak,Russell Schreiber. Владелец: Advanced Micro Devices Inc. Дата публикации: 2014-05-08.

Fractional frequency divider and flash memory controller

Номер патента: US20240080030A1. Автор: Chun-Cheng Lee,Tien-Hsing Yao,Sheng-l Hsu. Владелец: Silicon Motion Inc. Дата публикации: 2024-03-07.

Fractional frequency divider and flash memory controller

Номер патента: US11843379B2. Автор: Chun-Cheng Lee,Sheng-I Hsu,Tien-Hsing Yao. Владелец: Silicon Motion Inc. Дата публикации: 2023-12-12.

Techniques For Synchronous Accesses To Storage Circuits

Номер патента: US20230118912A1. Автор: Jeffrey Schulz,Terence Magee. Владелец: Intel Corp. Дата публикации: 2023-04-20.

Semiconductor integrated circuit and method for desigining the same

Номер патента: US20130305208A1. Автор: Yasuyuki Nozuyama. Владелец: Toshiba Corp. Дата публикации: 2013-11-14.

Semiconductor integrated circuit and method for designing the same

Номер патента: US20120242368A1. Автор: Yasuyuki Nozuyama. Владелец: Toshiba Corp. Дата публикации: 2012-09-27.

저전력을 갖는 클락 게이팅 셀 및 이를 포함하는 집적 회로

Номер патента: KR102688567B1. Автор: 이달희,강병곤. Владелец: 삼성전자주식회사. Дата публикации: 2024-07-25.

Methods of routing clock trees, integrated circuits and methods of designing integrated circuits

Номер патента: US12056430B2. Автор: Bonghyun LEE. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-08-06.

Semiconductor device and method of operating same

Номер патента: US20230402446A1. Автор: Liu Han,Jing Ding,Qingchao Meng,Huaixin XIAN,Xin Yong WANG. Владелец: TSMC Nanjing Co Ltd. Дата публикации: 2023-12-14.

Method for designing semiconductor integrated circuit

Номер патента: US9075946B2. Автор: Yasuyuki Nozuyama. Владелец: Toshiba Corp. Дата публикации: 2015-07-07.

Semiconductor integrated circuit and method for designing the same

Номер патента: US8508249B2. Автор: Yasuyuki Nozuyama. Владелец: Toshiba Corp. Дата публикации: 2013-08-13.

Clock gating system and method

Номер патента: KR101252698B1. Автор: 폴 바셋트,마틴 사인트-로렌트,바삼 자밀 모흐드. Владелец: 퀄컴 인코포레이티드. Дата публикации: 2013-04-09.

Efficient clock start and stop apparatus for clock forwarded sytem i/o

Номер патента: WO2002014993A3. Автор: Paul C Miranda,Brian D Mcminn. Владелец: Advanced Micro Devices Inc. Дата публикации: 2002-08-29.

Efficient clock start and stop apparatus for clock forwarded sytem i/o

Номер патента: WO2002014993A2. Автор: Brian D. Mcminn,Paul C. Miranda. Владелец: Advanced Micro Devices, Inc.. Дата публикации: 2002-02-21.

Efficient clock start and stop apparatus for clock forwarded sytem i/o

Номер патента: EP1309913A2. Автор: Brian D. Mcminn,Paul C. Miranda. Владелец: Advanced Micro Devices Inc. Дата публикации: 2003-05-14.

Method for gating clock signals using late arriving enable signals

Номер патента: US09672305B1. Автор: Rohit Kumar,Suparn Vats,Daniel J. Flees. Владелец: Apple Inc. Дата публикации: 2017-06-06.

Power management for pci express

Номер патента: US20180217657A1. Автор: Ting Lok Song. Владелец: Altera Corp. Дата публикации: 2018-08-02.

Power management for PCI express

Номер патента: US09965018B1. Автор: Ting Lok Song. Владелец: Altera Corp. Дата публикации: 2018-05-08.

Power management for PCI express

Номер патента: US09467120B1. Автор: Ting Lok Song. Владелец: Altera Corp. Дата публикации: 2016-10-11.

Latency and power efficient clock and data recovery in a high-speed one-wire bidirectional bus

Номер патента: WO2024015151A1. Автор: Richard Dominic Wietfeldt,Lalan Jee Mishra,Francesco Gatta,Umesh Srikantiah,Muhlis Kenan Ozel. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2024-01-18.

Latency and power efficient clock and data recovery in a high-speed one-wire bidirectional bus

Номер патента: US11907154B2. Автор: Richard Dominic Wietfeldt,Lalan Jee Mishra,Francesco Gatta,Umesh Srikantiah,Muhlis Kenan Ozel. Владелец: Qualcomm Inc. Дата публикации: 2024-02-20.

Latency and power efficient clock and data recovery in a high-speed one-wire bidirectional bus

Номер патента: US20240012778A1. Автор: Richard Dominic Wietfeldt,Lalan Jee Mishra,Francesco Gatta,Umesh Srikantiah,Muhlis Kenan Ozel. Владелец: Qualcomm Inc. Дата публикации: 2024-01-11.

System and method to manage power throttling

Номер патента: US20220244767A1. Автор: Avinash Sodani,Chia-Hsin Chen,Ramacharan Sundararaman,Nikhil Jayakumar,Srinivas Sripada. Владелец: Marvell Asia Pte Ltd. Дата публикации: 2022-08-04.

Device and method for reading data in memory

Номер патента: US20240371420A1. Автор: Jaw-Juinn Horng,Yung-Chow Peng,Chin-Ho Chang,Szu-chun TSAO. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2024-11-07.

Device and method for reading data in memory

Номер патента: US12087389B2. Автор: Jaw-Juinn Horng,Yung-Chow Peng,Chin-Ho Chang,Szu-chun TSAO. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2024-09-10.

Trigger signal detection apparatus

Номер патента: US20130278313A1. Автор: Yoshihide Suzuki. Владелец: Toshiba Corp. Дата публикации: 2013-10-24.

Clock deadlock detecting system, method, and non-transitory computer readable storage medium

Номер патента: US11194945B1. Автор: Yung-Jen Chen,Yu-Lan Lo,Shu-Yi Kao,I-Hsiu LO. Владелец: Realtek Semiconductor Corp. Дата публикации: 2021-12-07.

Receiver Circuits

Номер патента: US20230179394A1. Автор: TaeJin KIM,Hyunwoo Cho,Jongil Hwang,Sengsub Chun,Seongyoung Ryu,Soojoo Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2023-06-08.

Icg test coverage with no timing overhead

Номер патента: US20230258714A1. Автор: Raghuraman Rajanarayanan. Владелец: Mediatek Singapore Pte Ltd. Дата публикации: 2023-08-17.

Command decoder circuit, memory, and electronic device

Номер патента: US11972832B2. Автор: Enpeng Gao. Владелец: Changxin Memory Technologies Inc. Дата публикации: 2024-04-30.

Semiconductor integrated circuit and method for testing the same

Номер патента: US7872490B2. Автор: Hideaki Konishi,Masayasu Fukunaga. Владелец: Fujitsu Semiconductor Ltd. Дата публикации: 2011-01-18.

Semiconductor integrated circuit and method for testing the same

Номер патента: US20100213970A1. Автор: Hideaki Konishi,Masayasu Fukunaga. Владелец: Fujitsu Semiconductor Ltd. Дата публикации: 2010-08-26.

Multiple partitions in a data processing array

Номер патента: US20240088900A1. Автор: Saurabh Mathur,David Clarke,Tim Tuan,Peter McColgan,Juan J. Noguera Serra,Francisco Barat Quesada,Javier Cabezas Rodriguez,Zachary Blaise Dickman,Amarnath Kasibhatla. Владелец: Xilinx Inc. Дата публикации: 2024-03-14.

System and method for testing and configuration of an fpga

Номер патента: MY184901A. Автор: Laurent Rouge,Julien Eydoux,Marcello Giuffre. Владелец: MENTA. Дата публикации: 2021-04-30.

Ddr phy critical clock switching and gating architecture

Номер патента: US20240161808A1. Автор: Yong Xu,Yuxin Li,Boris Dimitrov Andreev,Vikas Mahendiyan. Владелец: Qualcomm Inc. Дата публикации: 2024-05-16.

Ddr phy critical clock switching and gating architecture

Номер патента: WO2024107505A1. Автор: Yong Xu,Yuxin Li,Boris Dimitrov Andreev,Vikas Mahendiyan. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2024-05-23.

Degradation detector and method of detecting the aging of an integrated circuit

Номер патента: US09494641B2. Автор: Brian Smith,Stephen Felix,Roman Surgutchik,Tezaswi Raja. Владелец: Nvidia Corp. Дата публикации: 2016-11-15.

Low-power scan flip-flop

Номер патента: US20200186131A1. Автор: Krishnan S. Rengarajan,Alok Chandra,Chethan Ramanna. Владелец: Globalfoundries Inc. Дата публикации: 2020-06-11.

System and method of clock tree synthesis

Номер патента: WO2010105182A1. Автор: Chandrasekhar Singasani. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2010-09-16.

Hybrid synchronous/asynchronous counter

Номер патента: US20150188546A1. Автор: Rohit Goyal,Naman Gupta,Deepak Kumar Behera. Владелец: Individual. Дата публикации: 2015-07-02.

Semi-data gated flop with low clock power/low internal power with minimal area overhead

Номер патента: US09979381B1. Автор: Xiangdong Chen,Venugopal Boynapalli,Seid Hadi Rasouli. Владелец: Qualcomm Inc. Дата публикации: 2018-05-22.

Clock control to increase robustness of a serial bus interface

Номер патента: US20210157388A1. Автор: Jorge Guajardo Merchan,Shalabh Jain,Sekar Kulandaivel. Владелец: ROBERT BOSCH GMBH. Дата публикации: 2021-05-27.

Semiconductor integrated circuit that determines power saving mode based on calculated time difference between wakeup signals

Номер патента: US9891689B2. Автор: Yoshihisa KOHARA. Владелец: Toshiba Corp. Дата публикации: 2018-02-13.

Divider-Less Phase Locked Loop

Номер патента: US20190319630A1. Автор: Ying-Chia Chen,Mike Chun-Hung Wang,Chen-Lun Lin,Wei-Jyun Wang,Pang-Ning Chen. Владелец: Kaikutek Inc. Дата публикации: 2019-10-17.

Semiconductor integrated circuit that determines power saving mode based on calculated time difference between wakeup signals

Номер патента: US09891689B2. Автор: Yoshihisa KOHARA. Владелец: Toshiba Corp. Дата публикации: 2018-02-13.

High-speed serial interface and data transmission method

Номер патента: EP4443308A1. Автор: Er NIE. Владелец: Huawei Technologies Co Ltd. Дата публикации: 2024-10-09.

High-Speed Serial Interface and Data Transmission Method

Номер патента: US20240356670A1. Автор: Er NIE. Владелец: Huawei Technologies Co Ltd. Дата публикации: 2024-10-24.

Pre-delay on-die termination shifting

Номер патента: US10727840B2. Автор: Kallol Mazumder. Владелец: Micron Technology Inc. Дата публикации: 2020-07-28.

Clock signal generator

Номер патента: US20150222271A1. Автор: PRABHJOT Singh,Sachin Miglani. Владелец: Individual. Дата публикации: 2015-08-06.

Clock control to increase robustness of a serial bus interface

Номер патента: US11714474B2. Автор: Jorge Guajardo Merchan,Shalabh Jain,Sekar Kulandaivel. Владелец: ROBERT BOSCH GMBH. Дата публикации: 2023-08-01.

Clock control to increase robustness of a serial bus interface

Номер патента: US20220121264A1. Автор: Jorge Guajardo Merchan,Shalabh Jain,Sekar Kulandaivel. Владелец: ROBERT BOSCH GMBH. Дата публикации: 2022-04-21.

Semiconductor integrated circuit

Номер патента: US20180157306A1. Автор: Yoshihisa KOHARA. Владелец: Toshiba Corp. Дата публикации: 2018-06-07.

System on chip for supplying a voltage

Номер патента: US20240192752A1. Автор: Sangho Kim,YoHan KWON,Joonseok Kim,JongPil Lee,Jaegon Lee,Seki Kim,Hyongmin Lee,Yooseok Shon,Dooseok Yoon,Iksu Lee,Wookyeong Jeong. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-06-13.

Systems and methods for reducing power consumption of a communication device

Номер патента: US09489033B2. Автор: Robert Hays. Владелец: Intel Corp. Дата публикации: 2016-11-08.

Generator for delay-matched clock and data signals

Номер патента: CA2219907A1. Автор: Tord Haulin. Владелец: Individual. Дата публикации: 1996-11-07.

Ring transport employing clock wake suppression

Номер патента: US11829196B2. Автор: William L. Walker. Владелец: Advanced Micro Devices Inc. Дата публикации: 2023-11-28.

Ring transport employing clock wake suppression

Номер патента: WO2021081196A1. Автор: William L. Walker. Владелец: Advanced Micro Devices, Inc.. Дата публикации: 2021-04-29.

Ring transport employing clock wake suppression

Номер патента: EP4049114A1. Автор: William L. Walker. Владелец: Advanced Micro Devices Inc. Дата публикации: 2022-08-31.

System on chip for supplying a voltage

Номер патента: US11947401B2. Автор: Sangho Kim,YoHan KWON,Joonseok Kim,JongPil Lee,Jaegon Lee,Seki Kim,Hyongmin Lee,Yooseok Shon,Dooseok Yoon,Iksu Lee,Wookyeong Jeong. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-04-02.

Semiconductor device

Номер патента: US11789515B2. Автор: Jae Young Lee,Jae Gon Lee,AH Chan Kim,Jin Ook Song,Youn Sik Choi. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2023-10-17.

Low power digital self-gated binary counter

Номер патента: US20160173106A1. Автор: Gaurav Goyal,Naman Gupta,Amol Agarwal. Владелец: Individual. Дата публикации: 2016-06-16.

Low power digital self-gated binary counter

Номер патента: US09438248B2. Автор: Gaurav Goyal,Naman Gupta,Amol Agarwal. Владелец: FREESCALE SEMICONDUCTOR INC. Дата публикации: 2016-09-06.

Multi-bit flip flop

Номер патента: US20210203311A1. Автор: Shang-Chih Hsieh,Wei-Hsiang Ma,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2021-07-01.

Multi-bit flip flop

Номер патента: US20240056061A1. Автор: Shang-Chih Hsieh,Wei-Hsiang Ma,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2024-02-15.

Multi-bit flip flop

Номер патента: US11824538B2. Автор: Shang-Chih Hsieh,Wei-Hsiang Ma,Chi-Lin Liu. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2023-11-21.

Digital self-gated binary counter

Номер патента: US8983023B2. Автор: Gaurav Goyal,Naman Gupta,Amol Agarwal. Владелец: FREESCALE SEMICONDUCTOR INC. Дата публикации: 2015-03-17.

State machine, counter and related method for gating redundant triggering clocks according to initial state

Номер патента: US20040022347A1. Автор: Yung-Huei Chen,Shan-Ting Hong. Владелец: Via Technologies Inc. Дата публикации: 2004-02-05.

System for and method of automatically reducing power to a semiconductor device

Номер патента: WO2007048014A2. Автор: Sharon Zohar. Владелец: Envision Technology, Inc.. Дата публикации: 2007-04-26.

Low skew multiplexer network and programmable array clock/reset application thereof

Номер патента: US5717346A. Автор: Frederick Curtis Furtek,Scott Whitney Gould,Brian A. Worth,Terrance John Zittritsch,Frank Ray Keyser, III. Владелец: Atmel Corp. Дата публикации: 1998-02-10.

Semiconductor circuit

Номер патента: US20150048876A1. Автор: Min-Su Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2015-02-19.

High-performance flip-flops having low clock load and embedded level shifting

Номер патента: US11962303B1. Автор: Steve Dao. Владелец: Individual. Дата публикации: 2024-04-16.

System for and method of automatically reducing power to a semiconductor device

Номер патента: WO2007048014A3. Автор: Sharon Zohar. Владелец: Sharon Zohar. Дата публикации: 2007-11-15.

Semiconductor device

Номер патента: US20240080027A1. Автор: Minsu Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-03-07.

Low power master-slave flip-flop

Номер патента: US09438213B2. Автор: Ge Yang,Ilyas Elkin. Владелец: Nvidia Corp. Дата публикации: 2016-09-06.

Reference-locked clock generator

Номер патента: US20190052280A1. Автор: Roc Berenguer Perez. Владелец: Innophase Inc. Дата публикации: 2019-02-14.

Ratioless flip-flop

Номер патента: US3657570A. Автор: Robert E Brink. Владелец: Shell Oil Co. Дата публикации: 1972-04-18.

통합 클록 게이팅 로직을 포함하는 저전력 토글 래치 기반 플립플랍 회로

Номер патента: KR102226876B1. Автор: 매튜 버진스,크리스티나 웰스. Владелец: 삼성전자주식회사. Дата публикации: 2021-03-12.

Low power adaptive synchronizer

Номер патента: US09899992B1. Автор: Greg Sadowski. Владелец: Advanced Micro Devices Inc. Дата публикации: 2018-02-20.

Semiconductor device

Номер патента: US20210119617A1. Автор: Ah Reum Kim,Hyun Lee,Min Su Kim. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2021-04-22.

D flip-flop

Номер патента: US20070229133A1. Автор: Yee Tam,Chi Kok. Владелец: Promax Tech Hong Kong Ltd. Дата публикации: 2007-10-04.

Reference-locked clock generator

Номер патента: WO2019032244A1. Автор: Roc PEREZ. Владелец: Innophase, Inc.. Дата публикации: 2019-02-14.

Low-ripple latch circuit for reducing short-circuit current effect

Номер патента: US09559674B2. Автор: Yu-Hsin Lin,Hung-Chieh Tsai,Chen-Yen Ho,Tze-Chien Wang. Владелец: MediaTek Inc. Дата публикации: 2017-01-31.

Low Power Adaptive Synchronizer

Номер патента: US20180054188A1. Автор: Greg Sadowski. Владелец: Advanced Micro Devices Inc. Дата публикации: 2018-02-22.

Delayed clock pulse synchronizing of random input pulses

Номер патента: US3582795A. Автор: Robert B Heick. Владелец: Bell Telephone Laboratories Inc. Дата публикации: 1971-06-01.

Data synchronizer

Номер патента: US20090002032A1. Автор: Abhishek Srivastava,Charles E. Dike,Amol Kshirsagar. Владелец: Intel Corp. Дата публикации: 2009-01-01.

Signal value storage circuitry with transition detector

Номер патента: US20130002298A1. Автор: David William Howard,David Michael Bull,Shidhartha Das. Владелец: ARM LTD. Дата публикации: 2013-01-03.

저전력을 갖는 클록 게이팅 셀 및 이를 포함하는 집적 회로

Номер патента: KR20210125402A. Автор: 김아름,이영오. Владелец: 삼성전자주식회사. Дата публикации: 2021-10-18.

Frequency scaler for synchronous digital clock

Номер патента: CA2076960C. Автор: Lawrence Hiromi Sasaki,Sun-Shiu David Chan. Владелец: Northern Telecom Ltd. Дата публикации: 1996-02-06.

Data path clock skew management in a dynamic power management environment

Номер патента: WO1999050821A1. Автор: Ignatius Tjandrasuwita. Владелец: Ignatius Tjandrasuwita. Дата публикации: 1999-10-07.

Data path clock skew management in a dynamic power management environment

Номер патента: EP1066620A1. Автор: Ignatius Tjandrasuwita. Владелец: Individual. Дата публикации: 2001-01-10.

Semiconductor integrated circuit device

Номер патента: US20070011641A1. Автор: Ryota Nishikawa. Владелец: Individual. Дата публикации: 2007-01-11.

Level Balanced Clock Tree

Номер патента: US20160299524A1. Автор: Rahul Sharma,Karthik Rajagopal,Narayanan V. Thondugulam. Владелец: Apple Inc. Дата публикации: 2016-10-13.

Asynchronous interface for transporting test-related data via serial channels

Номер патента: US11789487B2. Автор: Jean-Francois Cote,Benoit Nadeau-Dostie. Владелец: Siemens Industry Software Inc. Дата публикации: 2023-10-17.

Clock mesh synthesis with gated local trees and activity driven register clustering

Номер патента: US20120299627A1. Автор: Jianchao Lu,Baris Taskin. Владелец: DREXEL UNIVERSITY. Дата публикации: 2012-11-29.

System for segmentally refreshing the stored electron gun drive voltages of a flat panel display device

Номер патента: CA1209286A. Автор: Loren B. Johnston, Jr.. Владелец: RCA Corp. Дата публикации: 1986-08-05.

Techniques to reduce power consumption for a distributed computational model mapped onto a multi-processing node system

Номер патента: US20240111444A1. Автор: Jeroen Leijten,Javier MARTIN LANGERWERF,Gerard EGELMEERS,Venkata Sudhir KONJETI. Владелец: Intel Corp. Дата публикации: 2024-04-04.

Low power and high speed scan dump

Номер патента: US20240168513A1. Автор: Nehal Patel. Владелец: Advanced Micro Devices Inc. Дата публикации: 2024-05-23.

Synchronous pipeline with normally transparent pipeline stages

Номер патента: EP1763724A1. Автор: Hans M. Jacobson. Владелец: International Business Machines Corp. Дата публикации: 2007-03-21.

Synchronous pipeline with normally transparent pipeline stages

Номер патента: WO2005111765A1. Автор: Hans M. Jacobson. Владелец: International Business Machines Corperation. Дата публикации: 2005-11-24.

Synchronous pipeline with normally transparent pipeline stages

Номер патента: EP1763724B1. Автор: Hans M. Jacobson. Владелец: International Business Machines Corp. Дата публикации: 2009-10-07.

Semiconductor device

Номер патента: US12130657B2. Автор: Jae Young Lee,Se Hun Kim,Jae Gon Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-10-29.

Bus system in SoC

Номер патента: US09886414B2. Автор: Bub-chul Jeong,Jaegeun Yun,Lingling LIAO. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2018-02-06.

Level balanced clock tree

Номер патента: US9823688B2. Автор: Rahul Sharma,Karthik Rajagopal,Narayanan V. Thondugulam. Владелец: Apple Inc. Дата публикации: 2017-11-21.

A multi-core processor, its frequency conversion device and a method of data communication between the cores

Номер патента: CA2704742C. Автор: GE ZHANG,Weiwu Hu. Владелец: Loongson Technology Corp Ltd. Дата публикации: 2014-01-21.

Local Clock Injection And Independent Capture For Circuit Test Of Multiple Cores In Clock Mesh Architecture

Номер патента: US20200142442A1. Автор: Jean-Francois Cote. Владелец: Mentor Graphics Corp. Дата публикации: 2020-05-07.

Semiconductor device

Номер патента: US11592861B2. Автор: Jae Young Lee,Se Hun Kim,Jae Gon Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2023-02-28.

Macro-pixel display backplane

Номер патента: WO2021134001A1. Автор: Michael Yee,Daniel Henry Morris. Владелец: Facebook Technologies, LLC. Дата публикации: 2021-07-01.

Semiconductor device

Номер патента: US20240012446A1. Автор: Jae Young Lee,Se Hun Kim,Jae Gon Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-01-11.

Semiconductor device

Номер патента: US11860687B2. Автор: Jae Young Lee,Se Hun Kim,Jae Gon Lee. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2024-01-02.

Depth image sensor with always-depleted photodiodes

Номер патента: EP4267988A1. Автор: Minseok Oh,Satyadev Hulikal NAGARAJA,Cyrus Soli Bamji. Владелец: Microsoft Technology Licensing LLC. Дата публикации: 2023-11-01.

Macro-pixel display backplane

Номер патента: US20230136987A1. Автор: Michael Yee,Daniel Henry Morris. Владелец: Meta Platforms Technologies LLC. Дата публикации: 2023-05-04.

Macro-pixel display backplane

Номер патента: EP4081850A1. Автор: Michael Yee,Daniel Henry Morris. Владелец: Meta Platforms Technologies LLC. Дата публикации: 2022-11-02.

Digital switching activity sensing

Номер патента: US20230283386A1. Автор: Leonid Minz,Leon Zlotnik,Pranjal Chauhan. Владелец: Micron Technology Inc. Дата публикации: 2023-09-07.

Receiver including a multi-rate equalizer

Номер патента: US11784854B2. Автор: Deog-Kyoon Jeong,Kwangho Lee,Sanghee Lee,Moon-Chul CHOI,Seungha ROH. Владелец: SK hynix Inc. Дата публикации: 2023-10-10.

Independent Clocking for Configuration and Status Registers

Номер патента: US20240281021A1. Автор: Nagaraj Ashok PUTTI. Владелец: Google LLC. Дата публикации: 2024-08-22.

Independent clocking for configuration and status registers

Номер патента: EP4334801A1. Автор: Nagaraj Ashok PUTTI. Владелец: Google LLC. Дата публикации: 2024-03-13.

Semiconductor device, broadcasting system, and electronic device

Номер патента: US20180109835A1. Автор: Munehiro KOZUMA. Владелец: Semiconductor Energy Laboratory Co Ltd. Дата публикации: 2018-04-19.

Method for modeling power consumption of an integrated circuit and power consumption modeling system performing the same

Номер патента: US20230010159A1. Автор: Jin Hyeong Park,In Hak HAN. Владелец: Baum Design Systems Co Ltd. Дата публикации: 2023-01-12.

Method and apparatus for power saving in semiconductor devices

Номер патента: US20240233781A1. Автор: Jian Luo,Zhuqin DUAN. Владелец: Yangtze Memory Technologies Co Ltd. Дата публикации: 2024-07-11.

Device and method for a multiplexor/demultiplexor reset scheme

Номер патента: US20140070865A1. Автор: Guy J. Fortier,Jonathan SHOWELL. Владелец: Individual. Дата публикации: 2014-03-13.

Method and apparatus for power saving in semiconductor devices

Номер патента: WO2022246636A1. Автор: Jian Luo,Zhuqin DUAN. Владелец: Yangtze Memory Technologies Co., Ltd.. Дата публикации: 2022-12-01.

Method for identifying redundant signal paths for self-gating signals

Номер патента: US8543962B2. Автор: Ben D. Jarrett. Владелец: Apple Inc. Дата публикации: 2013-09-24.

Dynamic power reduction technique for ultrasound systems

Номер патента: US12038800B2. Автор: Michael R. Hansen,William R. Ogle,Mitchell S. KAPLAN,Justin M Coughlin. Владелец: Fujifilm Sonosite Inc. Дата публикации: 2024-07-16.

Dynamic power reduction technique for ultrasound systems

Номер патента: US20230341919A1. Автор: Michael R. Hansen,Justin M. Coughlin,William R. Ogle,Mitchell S. KAPLAN. Владелец: Fujifilm Sonosite Inc. Дата публикации: 2023-10-26.

Reconfigurable computing module

Номер патента: RU2686017C1. Автор: Александр Александрович Семенов,Анатолий Иванович Никитин,Алексей Александрович Бутов,Виктор Станиславович Горбунов,Антон Сергеевич Степанов,Дмитрий Валентинович Андрюшин,Дмитрий Владиленович Биконов,Святослав Андреевич Гаврилов,Алексей Викторович Панасенков,Андрей Валерьевич Равчеев,Илья Сергеевич Пеплов,Дмитрий Сергеевич Шмаленко,Леонид Константинович Эйсымонт. Владелец: Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ. Дата публикации: 2019-04-23.

Method for modeling power consumption of an integrated circuit and power consumption modeling system performing the same

Номер патента: US11755097B2. Автор: Jin Hyeong Park,In Hak HAN. Владелец: Baum Design Systems Co Ltd. Дата публикации: 2023-09-12.

In-field monitoring of on-chip thermal, power distribution network, and power grid reliability

Номер патента: EP4127746A1. Автор: Palkesh Jain,Rahul Gulati. Владелец: Qualcomm Inc. Дата публикации: 2023-02-08.

Halbleitervorrichtung

Номер патента: DE102017110788A1. Автор: Se Hun Kim,Jae Gon Lee,AH Chan Kim,Youn Sik Choi. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2018-07-19.

Random access memory and corresponding method for managing a random access memory

Номер патента: US12073897B2. Автор: Marco Casarsa. Владелец: STMICROELECTRONICS SRL. Дата публикации: 2024-08-27.

Secure circuit control to disable circuitry

Номер патента: US20190026501A1. Автор: Robert W. Hill,Ian P. Shaeffer,Jeffrey R. Wilcox,Tristan F. Schaap,Andrew D. MYRICK,Pierre-Olivier J. Martel. Владелец: Apple Inc. Дата публикации: 2019-01-24.

Circuit information generating apparatus and circuit information generating method

Номер патента: US20060150135A1. Автор: Yasuhiro Yamamoto,Hajime Ogawa,Shohei Michimoto,Tomoo Hamada,Ryoko Miyachi,Teruo Kawabata,Hirotetsu Tomita. Владелец: Individual. Дата публикации: 2006-07-06.

Methods and systems for functional analysis of an integrated circuit

Номер патента: US20170235864A1. Автор: Theodore Wilson. Владелец: Microsemi Solutions US Inc. Дата публикации: 2017-08-17.

Method and apparatus for power saving in semiconductor devices

Номер патента: US20220383911A1. Автор: Jian Luo,Zhuqin DUAN. Владелец: Yangtze Memory Technologies Co Ltd. Дата публикации: 2022-12-01.

Method and apparatus for power saving in semiconductor devices

Номер патента: US11967393B2. Автор: Jian Luo,Zhuqin DUAN. Владелец: Yangtze Memory Technologies Co Ltd. Дата публикации: 2024-04-23.

Methods for generating a contributor-based power abstract for a device

Номер патента: US20170004234A1. Автор: Arun Joseph,David J. Hathaway,Gaurav Mittal,Ricardo H. Nigaglioni,Nagashyamala R. Dhanwada,William W. Dungan. Владелец: International Business Machines Corp. Дата публикации: 2017-01-05.

Methods For Generating A Contributor-Based Power Abstract For A Device

Номер патента: US20190362040A1. Автор: Arun Joseph,David J. Hathaway,Gaurav Mittal,Ricardo H. Nigaglioni,Nagashyamala R. Dhanwada,William W. Dungan. Владелец: International Business Machines Corp. Дата публикации: 2019-11-28.

Physical security protection for integrated circuits

Номер патента: GB2603549A. Автор: PEDERSEN Frode. Владелец: NORDIC SEMICONDUCTOR ASA. Дата публикации: 2022-08-10.

Physical security protection for integrated circuits

Номер патента: EP4341706A1. Автор: Frode Pedersen. Владелец: NORDIC SEMICONDUCTOR ASA. Дата публикации: 2024-03-27.

Physical security protection for integrated circuits

Номер патента: WO2022243515A1. Автор: Frode Pedersen. Владелец: NORDIC SEMICONDUCTOR ASA. Дата публикации: 2022-11-24.

Method for Identifying Redundant Signal Paths for Self-gating Signals

Номер патента: US20120159410A1. Автор: Ben D. Jarrett. Владелец: Apple Inc. Дата публикации: 2012-06-21.

Method for identifying redundant signal paths for self-gating signals

Номер патента: US20130074020A1. Автор: Ben D. Jarrett. Владелец: Apple Inc. Дата публикации: 2013-03-21.

Random access memory and corresponding method for managing a random access memory

Номер патента: US20230343405A1. Автор: Marco Casarsa. Владелец: STMICROELECTRONICS SRL. Дата публикации: 2023-10-26.

In-field Monitoring of On-Chip Thermal, Power Distribution Network, and Power Grid Reliability

Номер патента: US20210294398A1. Автор: Palkesh Jain,Rahul Gulati. Владелец: Qualcomm Inc. Дата публикации: 2021-09-23.

Method and apparatus for modelling power consumption of integrated circuit

Номер патента: EP2883065A1. Автор: Jihwan Park. Владелец: SAMSUNG ELECTRONICS CO LTD. Дата публикации: 2015-06-17.

로드 기능이 있는 동기형 레지스터

Номер патента: KR20030002640A. Автор: 이수정. Владелец: 주식회사 하이닉스반도체. Дата публикации: 2003-01-09.

Circuit design apparatus, circuit design program, and circuit design method

Номер патента: US20070143726A1. Автор: Ryo Mizutani,Hiromichi Makishima,Seiji Shigihara,Yasutomo Honma. Владелец: Fujitsu Ltd. Дата публикации: 2007-06-21.

Dynamic Power Consumption Estimation Method, Apparatus, and System

Номер патента: US20200401201A1. Автор: Zhou Zhou,WEI Wei,Yuwei Pu. Владелец: Huawei Technologies Co Ltd. Дата публикации: 2020-12-24.

Memory subsystem and computer system

Номер патента: US20160328000A1. Автор: Masahiro Murakami,Norio Fujita,Masahiro Hori,Junka Okazawa. Владелец: International Business Machines Corp. Дата публикации: 2016-11-10.

Thread-based clock enabling in a multi-threaded processor

Номер патента: EP1779237A2. Автор: Christopher H. Olson,Jeffrey S. Brooks,Robert T. Golla. Владелец: Sun Microsystems Inc. Дата публикации: 2007-05-02.

Power Management Architecture

Номер патента: US20170220100A1. Автор: Inder M. Sodhi,II Joseph T. DiBene,David A. Hartley. Владелец: Apple Inc. Дата публикации: 2017-08-03.

Dynamic power consumption estimation method, apparatus, and system

Номер патента: US12099392B2. Автор: Zhou Zhou,WEI Wei,Yuwei Pu. Владелец: Huawei Technologies Co Ltd. Дата публикации: 2024-09-24.

Power saving method and apparatus for first in first out (FIFO) memories

Номер патента: US09710403B2. Автор: Sutirtha Deb. Владелец: Intel Corp. Дата публикации: 2017-07-18.

Subsystem idle aggregation

Номер патента: US09529405B2. Автор: Erik P. Machnicki,Shu-Yi Yu,Gilbert H. Herbeck,Sebastian Skalberg. Владелец: Apple Inc. Дата публикации: 2016-12-27.

Circuit simulation method for a circuit realized by an LSI layout pattern based upon a circuit of a logic gate level realized by the layout pattern

Номер патента: US5416717A. Автор: Chikako Yoshida,Goichi Yokomizo,Mikako Miyama. Владелец: HITACHI LTD. Дата публикации: 1995-05-16.

Delay fault testing of pseudo static controls

Номер патента: US20200142768A1. Автор: Wilson Pradeep,Prakash Narayanan,Aravinda Acharya. Владелец: Texas Instruments Inc. Дата публикации: 2020-05-07.

Lightweight unified power format implementation for emulation and prototyping

Номер патента: US11868696B2. Автор: Swarup Kumar PATTANAYAK,Prathamesh Chandrashekhar JOSHI. Владелец: Synopsys Inc. Дата публикации: 2024-01-09.

Delay fault testing of pseudo static controls

Номер патента: US11768726B2. Автор: Wilson Pradeep,Prakash Narayanan,Aravinda Acharya. Владелец: Texas Instruments Inc. Дата публикации: 2023-09-26.

Verfahren und Vorrichtung zur Energieeinsparung für First In First Out (FIF0)-Speicher

Номер патента: DE112011105901T5. Автор: Sutirtha Deb. Владелец: Intel Corp. Дата публикации: 2014-09-11.

Method and system for equivalence checking

Номер патента: US20110288825A1. Автор: Solaiman Rahim,Pradeep Kumar NALLA. Владелец: Atrenta Inc. Дата публикации: 2011-11-24.

Power saving method and apparatus for first in first out (fifo) memories

Номер патента: US20180011800A1. Автор: Sutirtha Deb. Владелец: Intel Corp. Дата публикации: 2018-01-11.

Power saving method and apparatus for first in first out (fifo) memories

Номер патента: US20140351542A1. Автор: Sutirtha Deb. Владелец: Intel Corp. Дата публикации: 2014-11-27.

Image processing apparatus including line buffer and operation method thereof

Номер патента: US20240053918A1. Автор: Sangsu Park. Владелец: MagnaChip Semiconductor Ltd. Дата публикации: 2024-02-15.

Circuit design approximation

Номер патента: US20120192130A1. Автор: Eli Arbel,Oleg Rokhlenko. Владелец: International Business Machines Corp. Дата публикации: 2012-07-26.

Automatic tap driver generation in a hybrid clock distribution system

Номер патента: US20140282339A1. Автор: Dwight Hill,Dennis Ding. Владелец: Synopsys Inc. Дата публикации: 2014-09-18.

Automatic tap driver generation in a hybrid clock distribution system

Номер патента: WO2014160280A3. Автор: Dwight Hill,Dennis Ding. Владелец: Synopsys, Inc.. Дата публикации: 2015-04-02.

Automatic tap driver generation in a hybrid clock distribution system

Номер патента: WO2014160280A2. Автор: Dwight Hill,Dennis Ding. Владелец: Synopsys, Inc.. Дата публикации: 2014-10-02.

소프트웨어 기반 무선통신 시스템의 클럭 트리 제어 장치 및 상기 클럭 트리 제어 장치를 구비하는 데이터 송수신 단말

Номер патента: KR101038501B1. Автор: 이병환. Владелец: 엘아이지넥스원 주식회사. Дата публикации: 2011-06-01.

Logic cell placement mechanisms for improved clock on-chip variation

Номер патента: US20240296274A1. Автор: David Lyndell Brown,Anand Kumar Rajaram,Erik Welty. Владелец: Nvidia Corp. Дата публикации: 2024-09-05.

Memory subsystem and computer system

Номер патента: US20160328340A1. Автор: Masahiro Murakami,Norio Fujita,Masahiro Hori,Junka Okazawa. Владелец: International Business Machines Corp. Дата публикации: 2016-11-10.

Reducing clock power consumption of a computer processor

Номер патента: US10296687B2. Автор: Giora Biran,Erez Barak,Osher Yifrach,Amir Turi. Владелец: International Business Machines Corp. Дата публикации: 2019-05-21.

一种集成电路设计中插入时钟门控的方法

Номер патента: CN116090371. Автор: 刘毅,董森华,雍晓. Владелец: Shanghai Huada Jiutian Information Technology Co ltd. Дата публикации: 2023-05-09.

Mixed-signal artificial neural network accelerator

Номер патента: US12093808B2. Автор: Paul Nicholas Whatmough. Владелец: ARM LTD. Дата публикации: 2024-09-17.

Reducing power consumption in a fused multiply-add (FMA) unit of a processor

Номер патента: US09778911B2. Автор: Chad D. HANCOCK. Владелец: Intel Corp. Дата публикации: 2017-10-03.

Data transmission/reception circuit

Номер патента: US20090265573A1. Автор: Hirohisa Tanabe. Владелец: Oki Semiconductor Co Ltd. Дата публикации: 2009-10-22.

Data Processing System

Номер патента: GB1170586A. Автор: . Владелец: General Electric Co. Дата публикации: 1969-11-12.

Method and apparatus for power throttling a processor in an information handling system

Номер патента: CA2667422C. Автор: Charles Ray Johns,Robert Walter Berry, Jr.,Christopher Kuruts. Владелец: International Business Machines Corp. Дата публикации: 2016-03-29.

Low power hardware architecture for handling accumulation overflows in a convolution operation

Номер патента: US20230401433A1. Автор: Gary S. Goldman,Eugene M. Feinberg,Jian Hui Huang,Shabarivas ABHIRAM. Владелец: Recogni Inc. Дата публикации: 2023-12-14.

Reducing clock power consumption of a computer processor

Номер патента: US20180373828A1. Автор: Giora Biran,Erez Barak,Osher Yifrach,Amir Turi. Владелец: International Business Machines Corp. Дата публикации: 2018-12-27.

Structure for dynamically adjusting pipelined data paths for improved power management

Номер патента: US20080028256A1. Автор: Sebastian Ventrone,Susan Lichtensteiger,Pascal Nsame. Владелец: International Business Machines Corp. Дата публикации: 2008-01-31.

Architecture of program address generation capable of executing wait and delay instructions

Номер патента: US20070061552A1. Автор: Jung Chang. Владелец: Padauk Tech Co Ltd. Дата публикации: 2007-03-15.

First-in, first-out buffer

Номер патента: US11971831B1. Автор: Julian Katenbrink. Владелец: ARM LTD. Дата публикации: 2024-04-30.

Low power hardware architecture for handling accumulation overflows in a convolution operation

Номер патента: EP4290395A1. Автор: Gary S. Goldman,Eugene Feinberg,Jian Hui Huang,Shabarivas ABHIRAM. Владелец: Recogni Inc. Дата публикации: 2023-12-13.

Reducing clock power consumption of a computer processor

Номер патента: US20180373610A1. Автор: Giora Biran,Erez Barak,Osher Yifrach,Amir Turi. Владелец: International Business Machines Corp. Дата публикации: 2018-12-27.

Reducing clock power consumption of a computer processor

Номер патента: US20180373611A1. Автор: Giora Biran,Erez Barak,Osher Yifrach,Amir Turi. Владелец: International Business Machines Corp. Дата публикации: 2018-12-27.

Gain matching for electron multiplication imager

Номер патента: EP2279613A1. Автор: Peter Alan Levine,John Robertson Tower. Владелец: Sarnoff Corp. Дата публикации: 2011-02-02.

Non-linear code sequences detection device

Номер патента: RU2667405C1. Автор: Дмитрий Владимирович Макаров,Владимир Иванович Филатов,Игорь Николаевич Окань. Владелец: Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск страгетического назначения имени Петра Великого" Министерства обороны Российской Федерации. Дата публикации: 2018-09-19.

Compensation for distortion in data transmission

Номер патента: GB1486341A. Автор: . Владелец: Rank Xerox Ltd. Дата публикации: 1977-09-21.

Demodulation systems

Номер патента: GB1335211A. Автор: . Владелец: Plessey Co Ltd. Дата публикации: 1973-10-24.

Power reduction method for multi-path receiver including multi-receivers and the multi-path receiver

Номер патента: US09668219B2. Автор: Young Jun Hong,Young Geun Choi,Jong Han Kim,Joon Seong KANG,Sung Joo Yoo. Владелец: Academy Industry Foundation of POSTECH. Дата публикации: 2017-05-30.

Component mounting machine

Номер патента: US11871522B2. Автор: Kenji Watanabe,Shingo FUJIMURA. Владелец: Fuji Corp. Дата публикации: 2024-01-09.

Communication apparatus

Номер патента: US20090279654A1. Автор: Shinya Konishi,Norio Arai. Владелец: NEC Electronics Corp. Дата публикации: 2009-11-12.

Access node for a communication network

Номер патента: WO2013048688A1. Автор: Hungkei K. Chow. Владелец: ALCATEL LUCENT. Дата публикации: 2013-04-04.

Access node for a communication network

Номер патента: EP2761888A1. Автор: Hungkei K. Chow. Владелец: Alcatel Lucent SAS. Дата публикации: 2014-08-06.

Registers

Номер патента: US20240003971A1. Автор: Matti Samuli Leinonen. Владелец: NORDIC SEMICONDUCTOR ASA. Дата публикации: 2024-01-04.

Testing of integrated circuits during at-speed mode of operation

Номер патента: US20200132763A1. Автор: Srivaths Ravi,Khushboo Agarwal,Wilson Pradeep,Rajesh Kumar Tiwari,Raashid Moin Shaikh,Sanjay Krishna Hulical Vijayaraghavachar. Владелец: Texas Instruments Inc. Дата публикации: 2020-04-30.

Scan flip-flop circuit with dedicated clocks

Номер патента: US09606177B2. Автор: ABHISHEK Sharma,Daniel W. Bailey,Michael Q. Co. Владелец: Advanced Micro Devices Inc. Дата публикации: 2017-03-28.

Systems and methods for processing data with power ramp control

Номер патента: US09542982B1. Автор: Qi Zuo,Dan Liu,Shaohua Yang,Kaitlyn T. Nguyen,Xiao Dong Yan. Владелец: Avago Technologies General IP Singapore Pte Ltd. Дата публикации: 2017-01-10.

Mode based skew to reduce scan instantaneous voltage drop and peak currents

Номер патента: US09488692B2. Автор: Yi Zhao,Michael R. Seningen,Christopher Ng,Asad A. Bawa,Benjamin A. Marrou,Mihir S. Sabnis,Zameeruddin Mohammed. Владелец: Apple Inc. Дата публикации: 2016-11-08.

Device and method for generating input control signals of a serialized compressed scan circuit

Номер патента: US09459319B2. Автор: Chen-An Chen,Ming-Hsueh Wu,Kun-Lun Luo,Yee-Wen Chen. Владелец: Industrial Technology Research Institute ITRI. Дата публикации: 2016-10-04.

Flexible one-hot decoding logic for clock controls

Номер патента: US20240094291A1. Автор: Mahmut Yilmaz,Vinod Pagalone,Munish Aggarwal,Doochul Shin. Владелец: Nvidia Corp. Дата публикации: 2024-03-21.

Semiconductor device and method of scan test for thereof

Номер патента: US20240142519A1. Автор: Kazushi Nakamura. Владелец: Renesas Electronics Corp. Дата публикации: 2024-05-02.

Method and apparatus for implementing power saving for content addressable memory

Номер патента: US20070047282A1. Автор: Daniel Nelson,Peter Freiburger,Derick Behrends,Ryan Kivimagi. Владелец: International Business Machines Corp. Дата публикации: 2007-03-01.

Bias generator circuit, voltage generator circuit, communications device, and radar device

Номер патента: US09996099B2. Автор: Hiroshi Kimura. Владелец: Socionext Inc. Дата публикации: 2018-06-12.

Scan flip-flop circuit with dedicated clocks

Номер патента: US20160341793A1. Автор: ABHISHEK Sharma,Daniel W. Bailey,Michael Q. Co. Владелец: Advanced Micro Devices Inc. Дата публикации: 2016-11-24.

Bias generator circuit, voltage generator circuit, communications device, and radar device

Номер патента: US20170192447A1. Автор: Hiroshi Kimura. Владелец: Socionext Inc. Дата публикации: 2017-07-06.

Scan test device and scan test method

Номер патента: US11789073B2. Автор: Po-Lin Chen. Владелец: Realtek Semiconductor Corp. Дата публикации: 2023-10-17.

Flexible one-hot decoding logic for clock controls

Номер патента: US11940493B1. Автор: Mahmut Yilmaz,Vinod Pagalone,Munish Aggarwal,Doochul Shin. Владелец: Nvidia Corp. Дата публикации: 2024-03-26.

Method and system for measuring width and amplitude of current pulse

Номер патента: US4339712A. Автор: William O. Walters. Владелец: Boeing Co. Дата публикации: 1982-07-13.

Digital design component with scan clock generation

Номер патента: US20070022339A1. Автор: Charles Branch,Steven Bartling,Marc Royer,Cory Stewart. Владелец: Texas Instruments Inc. Дата публикации: 2007-01-25.

Apparatuses and methods for bias temperature instability mitigation

Номер патента: US20230386555A1. Автор: Yutaka Uemura,Yoshiya Komatsu. Владелец: Micron Technology Inc. Дата публикации: 2023-11-30.

Multiple data rate wiring and encoding

Номер патента: US20130121383A1. Автор: Greg Sadowski. Владелец: Advanced Micro Devices Inc. Дата публикации: 2013-05-16.

Apparatuses and methods for bias temperature instability mitigation

Номер патента: US11967358B2. Автор: Yutaka Uemura,Yoshiya Komatsu. Владелец: Micron Technology Inc. Дата публикации: 2024-04-23.

Closed-loop adaptive voltage scaling for integrated circuits

Номер патента: US20150109052A1. Автор: Thai M. Nguyen,Ramnath Venkatraman,Manjunatha Gowda,Prasad Subbarao,Hai H. Tan. Владелец: LSI Corp. Дата публикации: 2015-04-23.

At-speed test of functional memory interface logic in devices

Номер патента: US20240120016A1. Автор: Lei Wu,Devanathan Varadarajan. Владелец: Texas Instruments Inc. Дата публикации: 2024-04-11.

Clock gating trigger

Номер патента: CN104579251B. Автор: 程伟,胡建平. Владелец: Ningbo University. Дата публикации: 2017-04-26.

INTEGRATED CIRCUIT DEVICE COMPRISING CLOCK GATING CIRCUITRY, ELECTRONIC DEVICE AND METHOD FOR DYNAMICALLY CONFIGURING CLOCK GATING

Номер патента: US20120319731A1. Автор: . Владелец: Freescale Semiconductor, Inc.. Дата публикации: 2012-12-20.

Techniques Employing Flits for Clock Gating

Номер патента: US20120011383A1. Автор: Bhoj Shilpa. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2012-01-12.

CLOCK GATED POWER SAVING SHIFT REGISTER

Номер патента: US20120235020A1. Автор: . Владелец: ANALOG DEVICES, INC.. Дата публикации: 2012-09-20.

CLOCK GATED CIRCUIT AND DIGITAL SYSTEM HAVING THE SAME

Номер патента: US20120268182A1. Автор: KONG Bai-Sun,LEE HOIJIN. Владелец: . Дата публикации: 2012-10-25.

Internal Clock Gating Apparatus

Номер патента: US20120299622A1. Автор: . Владелец: Taiwan Semiconductor Manufacturing Company, Ltd.. Дата публикации: 2012-11-29.

Dynamic Frequency Control Using Coarse Clock Gating

Номер патента: US20130021072A1. Автор: Wang James,Law Patrick Y.. Владелец: . Дата публикации: 2013-01-24.

HARDWARE-BASED AUTOMATIC CLOCK GATING

Номер патента: US20130055004A1. Автор: Miller Timothy J.,de Cesare Josh P.,Koniaris Kleanthes. Владелец: . Дата публикации: 2013-02-28.

Method and Apparatus for Adaptive Hysteresis Timer Adjustments for Clock Gating

Номер патента: US20130064337A1. Автор: Ganasan Jaya Prakash Subramaniam,Hofmann Richard Gerard. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2013-03-14.

STATE TRANSITIONING CLOCK GATING

Номер патента: US20130069692A1. Автор: Cressman John W.. Владелец: . Дата публикации: 2013-03-21.

DOUBLE DATA RATE CLOCK GATING

Номер патента: US20130082738A1. Автор: Gelman Anatoly. Владелец: BROADCOM CORPORATION. Дата публикации: 2013-04-04.

Low Latency Clock Gating Scheme for Power Reduction in Bus Interconnects

Номер патента: US20130117593A1. Автор: Nooney Prudhvi N.,Ganasan Jaya Prakash Subramaniam,Van Swearingen Joseph L.,Hofmann Richard Gerard. Владелец: QUALCOMM INCORPORATED. Дата публикации: 2013-05-09.

SCAN TESTING OF INTEGRATED CIRCUIT WITH CLOCK GATING CELLS

Номер патента: US20130117618A1. Автор: Agrawal Deepak,KUKREJA Himanshu. Владелец: FREESCALE SEMICONDUCTOR, INC. Дата публикации: 2013-05-09.

MEMORY ARRAY CLOCK GATING SCHEME

Номер патента: US20130159757A1. Автор: Lee Jungyong,Park Heechoul,KIM SONG. Владелец: ORACLE INTERNATIONAL CORPORATION. Дата публикации: 2013-06-20.

SYSTEM AND METHOD FOR GENERATING A CLOCK GATING NETWORK FOR LOGIC CIRCUITS

Номер патента: US20130194016A1. Автор: WIMER SHMUEL. Владелец: . Дата публикации: 2013-08-01.

INTEGRATED CIRCUIT HAVING CLOCK GATING CIRCUITRY RESPONSIVE TO SCAN SHIFT CONTROL SIGNAL

Номер патента: US20130219238A1. Автор: Tekumalla Ramesh C.,Krishnamoorthy Prakash. Владелец: LSI Corporation. Дата публикации: 2013-08-22.

POWER DROOP REDUCTION VIA CLOCK-GATING FOR AT-SPEED SCAN TESTING

Номер патента: US20130271197A1. Автор: Yang Bo,SANGHANI Amit. Владелец: . Дата публикации: 2013-10-17.

ACTIVE POWER DISSIPATION DETECTION BASED ON ERRONOUS CLOCK GATING EQUATIONS

Номер патента: US20140019780A1. Автор: Kaltenbach Markus,Boersma Maarten J.,Schmidt Ulrike,Abernathy Christopher M.. Владелец: INTERNATIONAL BUSINESS MACHINES CORPORATION. Дата публикации: 2014-01-16.

METHOD AND SYSTEM FOR AUTOMATIC CLOCK-GATING OF A CLOCK GRID AT A CLOCK SOURCE

Номер патента: US20140053008A1. Автор: Rozas Guillermo Juan. Владелец: NVIDIA CORPORATION. Дата публикации: 2014-02-20.

CLOCK GATING LATCH, METHOD OF OPERATION THEREOF AND INTEGRATED CIRCUIT EMPLOYING THE SAME

Номер патента: US20140070847A1. Автор: Elkin Ilyas,Yang Ge,Alben Jonah. Владелец: NVIDIA CORPORATION. Дата публикации: 2014-03-13.

Dynamic Clock Gating in a Network Device

Номер патента: US20140079073A1. Автор: Kadu Sachin P.,Dull John J.. Владелец: BROADCOM CORPORATION. Дата публикации: 2014-03-20.

ENHANCED CLOCK GATING IN RETIMED MODULES

Номер патента: US20140082400A1. Автор: Sprinkle Colin Pearse. Владелец: NVIDIA CORPORATION. Дата публикации: 2014-03-20.

EXPOSING CONTROL OF POWER AND CLOCK GATING FOR SOFTWARE

Номер патента: US20140095896A1. Автор: Carter Nicholas P.,Fryman Joshua B.,Knauerhase Robert C.,Agrawal Aditya B.,Torrellas Josep. Владелец: . Дата публикации: 2014-04-03.

Clock Gated Storage Array

Номер патента: US20140119146A1. Автор: Lilly Brian P.. Владелец: Apple Inc.. Дата публикации: 2014-05-01.

Clock-gating system and operating method thereof

Номер патента: CN101446842B. Автор: 钱诚,陈云霁,胡伟武. Владелец: Institute of Computing Technology of CAS. Дата публикации: 2010-04-21.

Clock gating circuit for single-wire communication

Номер патента: CN216718940U. Автор: 谭鑫,黄紫朱,王炳全,肖梁山,陈定昌. Владелец: Zhuhai Zero Boundary Integrated Circuit Co Ltd. Дата публикации: 2022-06-10.

Pipeline-based circuit with a postponed clock-gating mechanism for reducing power consumption and related driving method thereof

Номер патента: TW200428181A. Автор: Chung-Hui Chen. Владелец: Faraday Tech Corp. Дата публикации: 2004-12-16.

Integrated circuit, clock gating circuit, and method

Номер патента: US20120139590A1. Автор: . Владелец: . Дата публикации: 2012-06-07.

Regional Clock Gating and Dithering

Номер патента: US20130191677A1. Автор: Ziesler Conrad H.,Mylius John H.,Kassoff Jason M.. Владелец: . Дата публикации: 2013-07-25.

Device for controlling phase distribution in phased antenna array

Номер патента: RU2276435C1. Автор: Геннадий Николаевич Колодько,Юрий Иосифович Зеленюк,Игорь Иванович Фролов,Юрий Алексеевич Никитин,Олег Анатольевич Путков,Юрий Иосифович Зеленюк (RU),Геннадий Николаевич Колодько (RU),Игорь Иванович Фролов (RU),Юрий Алексеевич Никитин (RU),Олег Анатольевич Путков (RU). Владелец: Федеральное Государственное Унитарное Предприятие "Государственный Рязанский Приборный Завод". Дата публикации: 2006-05-10.

Бесплатный поиск патентной информации. Построение патентных ландшафтов и отчетов.

Главная
Проекты и услуги
Контакты

© 2021-2022 - All Rights Reserved - разработано Ecoruspace.me.