METHOD FOR MANUFACTURING THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING ARRAY SUBSTRATE

本发明的实施例涉及一种薄膜晶体管制作方法及阵列基板制作方法。

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。

金属氧化物TFT是最近几年新兴的技术，其开态电流大、迁移率高，均一性好，透明，制作工艺简单，可以更好地满足大尺寸液晶显示器和有源有机电致发光显示器的需求，备受人们的关注。金属氧化物TFT的开态电流是非晶硅TFT的50倍以上，关态电流一般在10^-11A到10^-12A之间。

为了降低液晶显示面板的功耗，需要在静态画面时采用低刷新频率。但是以目前的关态电流(也称：漏电流)在低频(如1Hz)下不能保持加在液晶显示像素的电压，所以必须降低关态电流，使关态电流在10^-13以下。

发明内容

根据本发明的实施例，提供一种薄膜晶体管制作方法。该方法包括如下步骤：

在衬底基板上形成包括隔离层和金属氧化物半导体层的图形；

形成包括栅绝缘层及栅极的图形；

以所述栅极为遮挡对所述金属氧化物半导体层的非栅极对应区域进行掺杂，以形成接触电阻区；

形成包括第一绝缘间隔层及其中的第一过孔和第二过孔的图形，以暴露出源极和漏极与接触电阻区连接的区域；

形成包括源极和漏极的图形，所述源极和漏极经由所述第一过孔和第二过孔连接所述接触电阻区。

例如，所述掺杂的离子注入剂量为10¹⁵/cm²～10¹⁶/cm²。

例如，所述掺杂的离子能量为30keV～100keV。

例如，在进行掺杂之后，形成第一绝缘间隔层之前，所述方法还包括对所述接触电阻区进行退火工艺处理。

例如，所述退火工艺的退火温度为350℃～500℃。

例如，在形成所述第一过孔和第二过孔之后，形成源极和漏极之前，所述还包括：对所述第一过孔和第二过孔进行等离子体处理。

例如，采用N₂O等离子体进行所述等离子体处理。

根据本发明的实施例，提供一种阵列基板制作方法。该方法包括如上所述的阵列基板制作方法。

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1是本发明实施例的薄膜晶体管制作方法中形成隔离层和金属氧化物半导体层的结构示意图；

图2是在图1的基础上形成栅绝缘层和栅极后的结构示意图；

图3是在图2的基础上对金属氧化物半导体层进行掺杂后的示意图；

图4是在图3的基础上形成第一绝缘间隔层及其上的过孔的示意图；

图5是在图4的基础上形成源极和漏极的结构示意图；

图6是在本发明实施例的阵列基板制作方法中形成第二绝缘间隔层及其上过孔的示意图；以及

图7是在图6的基础上形成像素电极的示意图。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例提供一种薄膜晶体管的制作方法。如图1～6所示，该制作方法包括如下步骤：

步骤一，如图1所示，在衬底基板1上形成包括隔离层2和金属氧化物半导体层3的图形。

例如，在基板上通过PECVD方法连续沉积厚度为的隔离层2，隔离层2可以为氧化硅、氮化硅、氮氧化硅或它们的组合。在形成隔离层2时，氧化硅对应的反应气体为：N₂O和SiH₄；氮氧化硅对应的反应气体可以为：N₂O、SiH₄、NH₃和N₂；氮化硅对应的反应气体可以为SiH₄、NH₃和N₂(或者SiH₂Cl₂、NH₃和N₂)。

然后，例如，在隔离层2上通过溅射或热蒸发的方法沉积厚度约为的金属氧化物半导体层3。金属氧化物半导体层3可以是采用IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In₂O₃:Sn、In₂O₃:Mo、Cd₂SnO₄、ZnO:Al、TiO₂:Nb、Cd-Sn-O或其他金属氧化物制成。通过第一次构图工艺(包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺)形成金属氧化物半导体层3的图形。

步骤二，如图2所示，在完成步骤一的基板上形成包括栅绝缘层4及栅极13的图形。

例如，通过PECVD方法连续沉积厚度为的栅绝缘层4，栅绝缘层4可以为氧化硅、氮化硅、氮氧化硅或它们的组合。

例如，在栅绝缘层4上采用溅射或热蒸发的方法依积厚度约为的栅金属层，栅金属可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金。栅金属层可以具有单层结构或多层结构。通过第二次构图工艺形成栅极13。例如，在形成栅极13的同时，还可以形成阵列基板的栅极线。

步骤三，如图3所示，以栅极13为遮挡对金属氧化物半导体层3的非栅极对应区域进行掺杂，以形成接触电阻区5。

由于离子注入是在栅绝缘层淀积之后，因此，需要进行高能量和高剂量注入，才能达到对源漏电极区进行掺杂的目的。例如，注入的剂量在10¹⁵/cm²～10¹⁶/cm²，离子能量在30～100keV左右。需要说明的是，离子注入的剂量和能量可以根据栅绝缘层的厚度等情况进行适当的调整。如果进行N－掺杂，例如可使用PH₃。如果进行P+掺杂，例如可使用B₂H₆。

步骤四，如图4所示在完成步骤三的基板上形成包括第一绝缘间隔层6及其中的第一过孔71和第二过孔72的图形，以暴露出源极和漏极与接触电阻区5连接的区域。

例如，通过PECVD方法连续沉积厚度为的第一绝缘间隔层6，第一绝缘间隔层6可以为氧化硅、氮化硅、氮氧化硅或它们的组合。通过第三次构图工艺，分别形成第一过孔71和第二过孔72，经由第一过孔71和第二过孔72，源极和漏极连接到接触电阻区5。

步骤五，如图5～6所示，在完成步骤四的基板上形成包括源极8和漏极9的图形。

例如，先通过溅射或热蒸发的方法沉积厚度源/漏金属层，源/漏金属可以选用Cr、W、Ti、Ta、Mo、等金属或合金。源/漏金属层可以是单层也可以是多层。通过四次构图工艺形成源极8、漏极9。例如，在形成源极8、漏极9的同时，还可以形成阵列基板的数据扫描线(图中未示出)。源极8和漏极9分别通过第一过孔71和第二过孔72连接接触电阻区5(即连接有源层)。

根据本发明的实施例，还提供一种阵列基板的制作方法。该阵列基板的制作方法包括如上所述的薄膜晶体管的制作方法。例如，该阵列基板的制作方法除了包括上述步骤一至五之外，还包括如下步骤：

步骤六，如图6～7所示，在完成步骤五的基板上形成包括第二绝缘间隔层10和像素电极12的图形。

例如，采用PECVD方法连续沉积厚度为的第二保护层10，第二保护层可以为氧化硅、氮化硅、氮氧化硅或它们的组合。然后通过第五次构图工艺，形成第三过孔11，经由该第三过孔11，像素电极与漏极9连接。

最后，例如通过溅射或热蒸发的方法沉积厚度约为的透明导电层，透明导电层可以是ITO或者IZO，或者其他的透明金属氧化物。通过第六次构图工艺形成像素电极12，使像素电极12通过第三过孔11连接漏极9。

本实施例的薄膜晶体管制作方法和阵列基板制作方法中，利用栅电极作为遮挡，保护沟道的金属氧化物，通过掺杂形成接触电阻区，从而降低了薄膜晶体管(TFT)的关态电流，使得在低刷新频率下，TFT仍然能够保持加 在液晶显示像素的电压。

例如，为了提高金属氧化物的性能及掺杂离子的活性，可以在进行掺杂之后，形成第一绝缘间隔层6之前进行一次高温退火工艺，使掺杂的离子激活。例如，退火的温度可控制在350℃～500℃之间。高温退火除了提升掺杂离子的活性，使掺杂的离子移到晶格位置外，还可以减少半导体层的缺陷，以提升器件的稳定性。

例如，在形成所述第一过孔71和第二过孔72之后，形成源极8和漏极9之前还包括：对上述第一过孔71和第二过孔72进行等离子体处理，如进行N₂O等离子体处理。由此，可以降低源极8、漏极9分别与接触电阻区5接触电阻，提升开态电流。

以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

本申请要求于2014年6月25日递交的第201410295139.3号中国专利申请的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。