Method for improved accuracy of a substrate parasitic-resistance extraction in a circuit simulation
Номер патента: US9405873B2
Опубликовано: 02-08-2016
Автор(ы): Hisato Inaba, Toshiki Kanamoto
Принадлежит: Renesas Electronics Corp
Получить PDF файл: Открыть в новом окне
Опубликовано: 02-08-2016
Автор(ы): Hisato Inaba, Toshiki Kanamoto
Принадлежит: Renesas Electronics Corp
Получить PDF файл: Открыть в новом окне
Method for simulating an electrical circuit by synthesis of a physical model, device for simulating an electrical circuit, in particular a musical instrument obtained with that method.
Номер патента: WO2006035304A3. Автор: Stefano Tubaro,Augusto Sarti,Giovanni Desanctis. Владелец: Giovanni Desanctis. Дата публикации: 2006-06-22.