Integrating Machine Learning Delay Estimation in FPGA-Based Emulation Systems
Номер патента: US20240094290A1
Опубликовано: 21-03-2024
Автор(ы): Jiajun FAN, Jianfeng Huang, Vijay Sundaresan, Vinod Kumar NAKKALA, Yanhua Yi, Yu Yang
Принадлежит: Synopsys Inc
Получить PDF файл: Открыть в новом окне
Опубликовано: 21-03-2024
Автор(ы): Jiajun FAN, Jianfeng Huang, Vijay Sundaresan, Vinod Kumar NAKKALA, Yanhua Yi, Yu Yang
Принадлежит: Synopsys Inc
Получить PDF файл: Открыть в новом окне
Machine learning delay estimation for emulation systems
Номер патента: US11860227B2. Автор: Yu Yang,Jianfeng Huang,Yanhua Yi,Jiajun FAN,Vinod Kumar NAKKALA,Vijay Sundaresan. Владелец: Synopsys Inc. Дата публикации: 2024-01-02.