INTEGRATION OF HYBRID GERMANIUM AND GROUP III-V CONTACT EPILAYER IN CMOS
Номер патента: US20160358826A1
Опубликовано: 08-12-2016
Автор(ы): NIIMI Hiroaki, Xie Ruilong
Принадлежит:
Получить PDF файл: Открыть в новом окне
Опубликовано: 08-12-2016
Автор(ы): NIIMI Hiroaki, Xie Ruilong
Принадлежит:
Получить PDF файл: Открыть в новом окне
(110) surface orientation for reducing fermi-level-pinning between high-K dielectric and group III-V compound semiconductor substrate
Номер патента: US09406518B2. Автор: Chih-Hsin Ko,Chao-Ching Cheng,Hsingjen Wann. Владелец: Taiwan Semiconductor Manufacturing Co TSMC Ltd. Дата публикации: 2016-08-02.