Method and apparatus for adaptive voltage scaling to eliminate delay variation of whole design
Номер патента: US20190384868A1
Опубликовано: 19-12-2019
Автор(ы): Hsin-Chang Lin, Mei-Li Yu, Shu-Yi Kao, Ying-Chieh Chen, Yu-Lan Lo
Принадлежит: Realtek Semiconductor Corp
Получить PDF файл: Открыть в новом окне
Опубликовано: 19-12-2019
Автор(ы): Hsin-Chang Lin, Mei-Li Yu, Shu-Yi Kao, Ying-Chieh Chen, Yu-Lan Lo
Принадлежит: Realtek Semiconductor Corp
Получить PDF файл: Открыть в новом окне
Design aid method and design aid apparatus for integrated circuits
Номер патента: US5367468A. Автор: Kunihiko Yamagishi,Masatoshi Sekine,Takayuki Fukasawa. Владелец: Toshiba Corp. Дата публикации: 1994-11-22.