Dielectric barrier at non-volatile memory tile edge

20-07-2021 дата публикации

Номер:

US11069855B2

Автор: Bhumika CHHABRA, Ervin T. Hill, Farrell M. Good, Jay S. BROWN, Kevin L. Baker, Robert K. Grubbs

Принадлежит: Intel Corp

Контакты:

Номер заявки:

Дата заявки:

CPC - классификация

H H0 H01 H01L H01L2 H01L27 H01L27/H01L27/2 H01L27/24 H01L27/248 H01L27/2481 H01L4 H01L45 H01L45/H01L45/0 H01L45/06 H01L45/1 H01L45/12 H01L45/123 H01L45/1233 H01L45/14 H01L45/144 H01L45/16 H01L45/168 H01L45/1683 H1 H10 H10B H10B6 H10B63 H10B63/H10B63/2 H10B63/24 H10B63/8 H10B63/84 H10N H10N7 H10N70 H10N70/H10N70/0 H10N70/06 H10N70/063 H10N70/066 H10N70/2 H10N70/23 H10N70/231 H10N70/8 H10N70/82 H10N70/826 H10N70/88 H10N70/882 H10N70/8828

IPC - классификация

H H0 H01 H01L H01L2 H01L21 H01L21/H01L21/0 H01L21/06 H01L4 H01L45 H01L45/H01L45/0 H01L45/02 H01L45/1 H01L45/12 H01L45/123 H01L45/1233

Получить PDF