Package-Struktur und Verfahren

In einer Ausführungsform umfasst eine Vorrichtung: ein Substrat mit einer ersten Seite und einer zweiten Seite gegenüber der ersten Seite; eine Verbindungsstruktur benachbart zu der ersten Seite des Substrats; und eine IC-Vorrichtung, welche an der Verbindungsstruktur befestigt ist; eine Durchkontaktierung, welche sich von der ersten Seite des Substrats bis zu der zweiten Seite des Substrats erstreckt, wobei die Durchkontaktierung mit der IC-Vorrichtung elektrisch verbunden ist; eine Under-Bump-Metallurgie (UBM) benachbart zu der zweiten Seite des Substrats und die Durchkontaktierung kontaktierend; einen leitfähigen Höcker auf der UBM, wobei es sich bei dem leitfähigen Höcker und der UBM um ein durchgängiges leitfähiges Material handelt, wobei der leitfähige Höcker von der Durchkontaktierung seitlich versetzt ist; und eine Unterfüllung, welche die UBM und den leitfähigen Höcker umgibt.

Anti-Dishing-Struktur für eingebetteten Speicher

Einige Ausführungsformen der vorliegenden Anmeldung sind auf einen integrierten Schaltkreis (IC) gerichtet. Der integrierte Schaltkreis weist ein Halbleitersubstrat mit einem peripheren Bereich und einem Speicherzellenbereich auf, die durch eine Trennstruktur getrennt sind. Die Trennstruktur reicht in eine Oberseite des Halbleitersubstrats hinein und weist ein dielektrisches Material auf. Auf dem peripheren Bereich ist ein Logikbauelement angeordnet, und auf dem Speicherbereich ist ein Speicherbauelement angeordnet. Das Speicherbauelement weist eine Gate-Elektrode und eine Speicher-Hartmaske über der Gate-Elektrode auf. Auf der Trennstruktur ist eine Anti-Dishing-Struktur angeordnet. Eine Oberseite der Anti-Dishing-Struktur und eine Oberseite der Speicher-Hartmaske haben gleiche Höhen, die von der Oberseite des Halbleitersubstrats gemessen werden.

Hydraulic pump for excavator, has rotatable hydraulic cylinder which is to receive and guide piston and swash plate relative to spindle, and bearing wall is provided with mounting hole in which clutch is mounted

The hydraulic pump (1) has a housing (2) in which bearing wall is extended. The hydraulic cylinders (9,10) rotates in the housing. A rotatable back and forth moving piston is provided in the housing. The spindles (5,6) are provided parallel to the rotary hydraulic cylinders, and are interconnected by a coupling, and for driving the rotary hydraulic cylinders about the respective central axis. The rotatable hydraulic cylinder receives and guides the pistons (11,12) and swash plates (7,8) relative to spindle. The bearing wall has a mounting hole in which a clutch is mounted. An independent claim is included for excavator.

VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG UND EINE HALBLEITERVORRICHTUNG

Bei einem Verfahren wird eine erste dielektrische Schicht über Halbleiterfinnen hergestellt; eine zweite dielektrische Schicht wird über der ersten dielektrischen Schicht hergestellt; die zweite dielektrische Schicht wird unter einer Oberseite jeder der Halbleiterfinnen ausgespart; eine dritte dielektrische Schicht wird über der ausgesparten zweiten dielektrischen Schicht hergestellt; und die dritte dielektrische Schicht wird unter der Oberseite der Halbleiterfinnen ausgespart, sodass eine Wandfinne entsteht. Die Wandfinne umfasst die ausgesparte dritte dielektrische Schicht und die über der ausgesparten dritten dielektrischen Schicht befindliche ausgesparte zweite dielektrische Schicht. Die erste dielektrische Schicht wird unter einer Oberseite der Wandfinne ausgespart; eine Finnendeckschicht wird hergestellt; die Finnendeckschicht und die Halbleiterfinnen werden ausgespart; und über den ausgesparten Halbleiterfinnen werden jeweils Source-/Drain-Epitaxialschichten hergestellt. Die Source ...

Verstellbarer Mäanderlinienwiderstand

Eine Vorrichtung mit:- einem Substrat (210) mit mehreren aktiven Bereichen (212, 214, 216, 218, 219; 312, 314, 316, 318);- einem ersten Gate-Stapel (202) und einem zweiten Gate-Stapel (204), die auf dem Substrat (210) angeordnet sind, wobei jeder von dem ersten Gate-Stapel (202) und dem zweiten Gate-Stapel (204) zwischen zwei benachbarten aktiven Bereichen ausgebildet ist;- einem ersten Widerstand (104; 372) mit einem ersten unteren Anschluss, der über einem ersten aktiven Bereich (212; 316) der mehreren aktiven Bereiche (212, 214, 216, 218, 219; 312, 314, 316, 318) angeordnet ist, und einem ersten oberen Anschluss, der mit einem ersten Verbinder (140; 252; 354) verbunden ist;- einem zweiten Widerstand (106; 374) mit einem zweiten unteren Anschluss, der über einem zweiten aktiven Bereich (214; 318) der mehreren aktiven Bereiche (212, 214, 216, 218, 219; 312, 314, 316, 318) angeordnet ist, und einem zweiten oberen Anschluss, der mit dem ersten Verbinder (140; 252; 354) verbunden ist;- einem ...

Halbleitereinrichtung

Halbleitereinrichtung, mit folgenden Merkmalen:ein Substrat (24) mit einer Anordnung aus Kontaktfeldern, die entlang eines Umfangs des Substrats angeordnet sind;ein Logikchip (28), der innerhalb der Anordnung aus Kontaktfeldern auf das Substrat aufgebracht ist; undNicht-Lötmittel-Hügelstrukturen (26), die auf weniger als alle verfügbaren Kontaktfelder, die entlang des Umfangs des Substrats angeordnet sind, aufgebracht sind,wobei die Anordnung aus Kontaktfeldern einen inneren Ring (56) aus Kontaktfeldern aufweist, der konzentrisch ist zu einem äußeren Ring (58) aus Kontaktfeldern, undwobei die Nicht-Lötmittel-Hügelstrukturen (26) auf nur abwechselnde Kontaktfelder in dem inneren Ring und dem äußeren Ring aufgebracht sind.

Mandrelmodifzierung zum Erreichen einer einzelfinnen-finnenähnlichen Feldeffekttransistor-(FINFET-)Vorrichtung

Verfahren, umfassend:Bereitstellen eines Hauptmaskenlayouts und eines Abgleichsmaskenlayouts zum Bilden von Finnen (356) einer finnenähnlichen Feldeffekttransistor- (FinFET-) Vorrichtung, wobei das Hauptmaskenlayout ein erstes Maskierungsmerkmal (205) enthält und das Abgleichsmaskenlayout ein zweites Maskierungsmerkmal (210) enthält, welches wenigstens zwei Finnen definiert, und wobei das erste Maskierungsmerkmal (205) und das zweite Maskierungsmerkmal (210) in einem räumlichen Verhältnis zueinander stehen; undModifizieren des Hauptmaskenlayouts basierend auf dem räumlichen Verhältnis zwischen dem ersten Maskierungsmerkmal (205) und dem zweiten Maskierungsmerkmal (210), wobei das Modifizieren des Hauptmaskenlayouts ein Modifizieren des ersten Maskierungsmerkmals (205) beinhaltet, so dass unter Einsatz des modifizierten Maskenlayouts und des Abgleichsmaskenlayouts eine Einzelfinnen-FinFET-Vorrichtung gebildet wird,wobei das erste Maskierungsmerkmal (205) ein erstes Mandrelstrukturmerkmal ...

Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben

Rippenfeldeffekttransistor (FinFET), umfassend:- ein Substrat (202) mit einer oberen Oberfläche (202s);- eine erste Rippe (212_1) und eine zweite Rippe (212_2), die sich über der oberen Substratoberfläche (202s) erstrecken, wobei die erste Rippe (212_1) eine obere Oberfläche (222t_1) und Seitenwände (222s_1) aufweist und die zweite Rippe (212_2) eine obere Oberfläche (222t_2) und Seitenwände (222s_2) aufweist;- eine Isolationsschicht (217) zwischen der ersten und der zweiten Rippe (212_1, 212_2), die sich teilweise von der oberen Substratoberfläche (202s) aus die Rippen (212_1, 212_2) hinauf erstreckt;- ein erstes Gate-Dielektrikum (224a), das die obere Oberfläche (222t_1) und die Seitenwände (222s_1) der ersten Rippe (212_1) mit einer ersten Dicke (t) bedeckt, wobei das erste Gate-Dielektrikum (224a) in direktem Kontakt mit der ersten Rippe (212_1) ist,- ein zweites Gate-Dielektrikum (234) mit einer zweiten Dicke (t), die kleiner als die erste Dicke (t) ist, wobei das zweite Gate-Dielektrikum ...

Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung

Mechanismen zum Ausbilden einer Formmasse auf einem Halbleitervorrichtungssubstrat zum Ermöglichen von Fan-Out-Strukturen beim Wafer-Level-Packaging (WLP) werden bereitgestellt. Die Mechanismen umfassen das Bedecken von Abschnitten von Oberflächen einer Isolierschicht, die ein Kontaktpad umgibt. Die Mechanismen verbessern die Zuverlässigkeit der Packung und der Prozesssteuerung des Packprozesses. Die Mechanismen reduzieren außerdem das Risiko von Delaminieren an Grenzflächen und übermäßiges Ausgasen der Isolierschicht während nachfolgender Verarbeitung. Die Mechanismen verbessern ferner den Endpunkt einer Planarisierung. Durch Verwenden einer Schutzschicht zwischen dem Kontaktpad und der Isolierschicht kann Kupferaußendiffusion reduziert werden, und die Haftung zwischen dem Kontaktpad und der Isolierschicht kann ebenfalls verbessert werden.

Bildung von Source-Drain-Erweiterungen in Metall-Ersatz-Gate-Transistoreinheit

Verfahren zur Herstellung eines Feldeffekttransistors, aufweisend: Bilden einer Platzhalter-Gate-Struktur, die aus einem Stopfen besteht, auf einer Fläche eines Halbleiters; Bilden eines ersten Abstandhalters, welcher den Stopfen umgibt, wobei der erste Abstandhalter ein Opfer-Abstandhalter ist; und Durchführen einer abgewinkelten Ionenimplantation, um in Nachbarschaft zu einer äußeren Seitenwand des ersten Abstandhalters eine Dotierstoffspezies in die Fläche des Halbleiters zu implantieren, um eine Source-Erweiterungszone und eine Drain-Erweiterungszone zu bilden, wobei sich die implantierte Dotierstoffspezies in einem Ausmaß unter der äußeren Seitenwand des ersten Abstandhalters erstreckt, welches eine Funktion des Winkels der Ionenimplantation ist; und Durchführen eines Laser-Temperns, um die Implantation der Source-Erweiterung und der Drain-Erweiterung zu aktivieren.

Beleuchtungssystem

Durch die vorliegende Erfindung wird ein Beleuchtungssystem zur Verwendung in einem Projektor bereitgestellt. Das Beleuchtungssystem weist eine erste Lichtquelle, eine erste Timing-Steuereinheit, eine gekrümmte reflektierende Komponente und eine Wellenlängenumwandlungskomponente auf. Die erste Lichtquelle stellt Licht mit einer ersten Wellenlänge bereit, während die Timing-Steuereinheit das Licht mit der ersten Wellenlänge in einen ersten Timing-Anteil und einen zweiten Timing-Anteil teilt. Die gekrümmte reflektierende Komponente weist einen Brennpunkt auf. Die Wellenlängenumwandlungskomponente ist am Brennpunkt angeordnet, um den ersten Timing-Anteil des Lichts mit der ersten Wellenlänge in Licht mit einer zweiten Wellenlänge umzuwandeln.

Brake roller for use in children chair, hospital bed, wheelchair, storage rack or cupboard, has hinge end formed in control element that is connected with external locking device in hinged manner for moving control element

The brake roller has a control unit (1) with a fastening element (11) that forms a movement space (13). The movement space forms two wall holes (14) on its both walls in which a control element (15) is arranged. A hinge end (16) formed in the control element is connected with an external locking device in a hinged manner for moving the control element. The control element forms an upper inclined surface (17) on the lower side, where the inclined surface lies on a head (231) of an axle (23). The control element forms two limiting holes (18) on both the walls. The limiting holes are aligned on wall holes, where two limiting pins (19) are guided through the limiting holes and the wall holes.

Hybridlötbänder und Hybridlötbandverfahren

Ein Hybridlötband umfasst eine Lötbandschicht, die eine Lötlegierungszusammensetzung und in Bindemittel umfasst, und eine Polytetrafluorethylen(„PTFE“)-Bandschicht, die an einer Oberfläche der Lötbandschicht anliegend angeordnet ist.

Tragbarer 3D-Scanner und Verfahren zum Erzeugen eines einem Objekt entsprechenden 3D-Scanergebnisses

Ein tragbarer 3D-Scanner enthält mindestens zwei Bildsensoreinheiten und eine Tiefenzuordnungsgenerierungseinheit. Wenn der tragbare 3D-Scanner um ein Objekt herum bewegt wird, erfassen eine erste Bildsensoreinheit und eine zweite Bildsensoreinheit der mindestens zwei Bildsensoreinheiten jeweils eine Mehrzahl von das Objekt aufweisenden ersten Bildern, und eine Mehrzahl von das Objekt aufweisenden zweiten Bildern. Während die erste Bildsensoreinheit jedes erste Bild der Mehrzahl von ersten Bildern erfasst, existiert ein korrespondierender Abstand zwischen dem tragbaren 3D-Scanner und dem Objekt. Die Tiefenzuordnungsgenerierungseinheit generiert eine korrespondierende Tiefenzuordnung gemäß jedem ersten Bild und einem korrespondierenden zweiten Bild. Eine Mehrzahl von Tiefenzuordnungen, die von der Tiefenzuordnungsgenerierungseinheit generiert wurden, die Mehrzahl von ersten Bildern und die Mehrzahl von zweiten Bildern werden verwendet, um ein zu dem Objekt korrespondierendes Farb-3D-Scan-Ergebnis ...

Pellicle-Baugruppe und Verfahren für verbesserte Lithographie

Die vorliegende Offenbarung stellt eine Vorrichtung für ein Halbleiter-Lithographieverfahren gemäß einigen Ausführungsformen bereit. Die Vorrichtung umfasst eine Pellicle-Membran mit einer thermisch leitfähigen Fläche; einen porösen Pellicle-Rahmen; und eine thermisch leitfähige Klebeschicht, die die Pellicle-Membran an dem porösen Pellicle-Rahmen sichert. Der poröse Pellicle-Rahmen umfasst mehrere Porenkanäle, die sich ununterbrochen von einer Außenfläche des porösen Pellicle-Rahmens zu einer Innenfläche des porösen Pellicle-Rahmens erstrecken.

Obere Elektrodensperrschicht für RRAM

Verschiedene Ausführungsformen der vorliegenden Anmeldung richten sich an eine resistive Direktzugriffsspeicherzelle (RRAM-Zelle), die eine obere Elektrodensperrschicht aufweist, welche zum Blockieren der Bewegung von Stickstoff oder einem anderen geeigneten nichtmetallischen Element von einer oberen Elektrode der RRAM-Zelle zu einer aktiven Metallschicht der RRAM-Zelle konfiguriert ist. Blockieren der Bewegung des nichtmetallischen Elements kann die Ausbildung einer unerwünschten Schaltschicht zwischen der aktiven Metallschicht und der oberen Elektrode verhindern. Die unerwünschte Schaltschicht würde parasitären Widerstand der RRAM-Zelle erhöhen, sodass die obere Elektrodensperrschicht parasitären Widerstand durch Verhindern der Ausbildung der unerwünschten Schaltschicht verhindern kann.

HALBLEITERVORRICHTUNG UND HERSTELLUNGSVERFAHREN

Es werden ein Halbleiter-Bauelement und ein Verfahren bereitgestellt, mit dem eine Mehrzahl von Abstandshaltern in einem ersten Bereich und einem zweiten Bereich eines Substrats hergestellt wird. Die Mehrzahl von Abstandshaltern in dem ersten Bereich wird strukturiert, während die Mehrzahl von Abstandshaltern in dem zweiten Bereich geschützt wird, um die Eigenschaften der Abstandshalter in dem ersten Bereich von den Eigenschaften der Abstandshalter in dem zweiten Bereich zu trennen.

INTEGRIERTES SCHALTUNGSPACKAGE UND VERFAHREN

In einer Ausführungsform weist eine Struktur Folgendes auf: einen ersten integrierten Schaltungsdie, der erste Die-Anschlüsse aufweist; eine erste Dielektrikumsschicht auf den ersten Die-Anschlüssen; erste leitfähige Durchkontaktierungen, die sich durch die erste Dielektrikumsschicht hindurch erstrecken, wobei die ersten leitfähigen Durchkontaktierungen an eine erste Untergruppe der ersten Die-Anschlüsse angeschlossen sind; einen zweiten integrierten Schaltungsdie, der an eine zweite Untergruppe der ersten Die-Anschlüsse mit ersten aufschmelzbaren Anschlüssen gebondet ist; ein erstes Verkapselungsmaterial, das den zweiten integrierten Schaltungsdie und die ersten leitfähigen Durchkontaktierungen umgibt, wobei das erste Verkapselungsmaterial und der erste integrierte Schaltungsdie seitlich angrenzend sind; zweite leitfähige Durchkontaktierungen benachbart zu dem ersten integrierten Schaltungsdie; ein zweites Verkapselungsmaterial, das die zweiten leitfähigen Durchkontaktierungen, das erste ...

Fußmatte mit intelligenter Leuchtfunktion

Die vorliegende Erfindung stellt eine Fußmatte mit intelligenter Leuchtfunktion (1) bereit, die einen Fußmattenkörper (10) umfasst. Der Fußmattenkörper (10) umfasst eine Leuchteinrichtung (101) und eine Steuereinheit (102). Die Steuereinheit (102) umfasst einen Speicher (12), eine Steuerung (14) und eine drahtlose Sende-/Empfangseinrichtung (16). In dem Speicher (12) ist eine Leuchtzustandsliste der Leuchteinrichtung (101) gespeichert, in welcher Leuchtzustandsliste wiederum mehrere Leuchtzustände und mehrere den mehreren Leuchtzuständen zugeordnete Codes gespeichert sind. Die Steuerung (14) dient dazu, anhand der mehreren Codes den Leuchtzustand der Leuchteinrichtung (101) zu steuern. Die drahtlose Sende-/Empfangseinrichtung (16) dient dazu, ein Funksteuersignal zu empfangen und es auf die Steuerung (14) zu übertragen. Die Steuerung (14) ermittelt durch Parsen des Funksteuersignals einen Code, vergleicht diesen mit den mehreren Codes in der Leuchtzustandsliste und steuert anhand des Codes ...

Vereinheitliches SU/MU-Mimo-Signalisierungs- und Codebuchdesign mit geschlossenem Regelkreis

Verfahren, welches Folgendes umfasst: Empfangen einer ersten Kanalrückkopplung an einer Basisstation von einem ersten drahtlosen Gerät, wobei Mehrnutzer-Mehrfacheingang-Mehrfachausgang (multi-user multiple input, multiple Output MU-MIMO) implementiert ist, und wobei die erste Kanalrückkopplung einen Abwärtskanal von der Basisstation zu dem ersten drahtlosen Gerät beschreibt, wobei die erste Kanalrückkopplung unter Verwendung eines ersten Codebuchs quantisiert ist, Vorkodieren erster Daten zur Übertragung an das erste drahtlose Geräte, wobei die erste Kanalrückkopplung verwendet wird, Empfangen einer zweiten Kanalrückkopplung an der Basisstation von einem zweiten drahtlosen Gerät, wobei Einzelnutzer-MIMO (single-user MIMO SU-MIMO) implementiert ist, und wobei die zweite Kanalrückkopplung einen Abwärtskanal von der Basisstation zu dem zweiten drahtlosen Gerät beschreibt, wobei die zweite Kanalrückkopplung unter Verwendung eines zweiten Codebuchs quantisiert ist, das kleiner als das erste ...

Berührungsloses Messsystem und Sensorgerät mit einer auf einem mikro-elektro-mechanischen System basierenden Lichtquelle

Ein berührungsloses Messsystem zum Erhalten von dreidimensionalen Profilinformationen, umfassend:ein Lichtquellensubsystem, welches ausgebildet ist, um einen Lichtpunkt in einer Beleuchtungsregion abzutasten;ein erstes Abbildungsgerät mit einem Bildfeld, welches so angeordnet ist, um sich mit der Beleuchtungsregion zu überschneiden und ausgebildet ist, um Bilddaten aufzunehmen;ein erstes Kontrollmodul, welches in Datenkommunikation mit dem ersten Abbildungsgerät steht, wobei das erste Kontrollmodul ausgebildet ist, um die Position eines Objektes in dem Bildfeld des ersten Abbildungsgerätes von den aufgenommenen Bilddaten zu ermitteln und die Position des Objektes in einem allgemeinen Koordinatensystem anzuzeigen, wobei der Lichtpunkt durch das Lichtquellensubsystem mit einer höheren Abtastgeschwindigkeit als die Shuttergeschwindigkeit des ersten Abbildungsgeräts abgetastet wird;ein zweites Abbildungsgerät mit einem Bildfeld, welches so angeordnet ist, um sich mit der Beleuchtungsregion ...

Dynamik-Stopp-Anzeigeansteuerungsvorrichtung für eine Berührungserfassungseinrichtung

Ein Verfahren zum Ansteuern einer Berührungsanzeigeeinrichtung zur Erfassung eines Berührungsereignisses und zum Anzeigen eines Bilds, das durch eine Reihe von Frames charakterisiert ist, umfasst das Durchführen eines Ansteuerungsvorgangs für eine Anzeigeeinrichtung der Berührungsanzeigeeinrichtung zum Anzeigen des Bilds, und einen Erfassungsvorgang für eine Berührungserfassungseinrichtung der Berührungsanzeigeeinrichtung zum Erfassen eines Berührungsereignisses. Der Ansteuerungsvorgang ist derart ausgebildet, dass für ausgewählte Frames der Reihe von Frames die Anzeigeeinrichtung nicht angesteuert wird, und für die anderen Frames der Reihe von Frames die Anzeigeeinrichtung angesteuert wird. Der Erfassungsvorgang ist derart ausgebildet, dass während der ausgewählten Frames, in denen die Anzeigeeinrichtung nicht angesteuert wird, die Berührungserfassungseinrichtung angesteuert wird, und während der anderen Frames, in denen die Anzeigeeinrichtung angesteuert wird, die Berührungserfassungseinrichtung ...

Ionenaustauschmembranen und Verfahren zu deren Herstellung

Ionenaustauschmembranen können einen polymeren mikroporösen Träger und eine vernetzte ionentransferierende polymere Schicht auf dem Träger beinhalten. Die vernetzte ionentransferierende polymere Schicht kann ein Polymerisationsprodukt aus mindestens einem funktionellen Monomer und einem Monomer mit niedrigem r2/rs-Wert beinhalten. Die Ionenaustauschmembranen können eine scheinbare Permselektivität von mindestens etwa 95 % und einen spezifischen Widerstand von weniger als etwa 1,5 Ohm-cm2 aufweisen.

SCHNELLE ROBOTERBEWEGUNGSOPTIMIERUNG MIT DISTANZFELD

Es wird eine Roboter-Kollisionsvermeidungs-Bewegungsoptimierungstechnik unter Verwendung einer Distanzfeld-Bedingungsfunktion aufgezeigt. CAD- oder Sensordaten, die Hindernisse in einem Roboterarbeitsbereich darstellen, werden in Voxel umgewandelt und es wird eine dreidimensionale binäre Matrix der Voxelbelegung erstellt. Anschließend wird eine entsprechende Distanzfeld-Matrix berechnet, wobei jede Zelle in der Distanzfeld-Matrix einen Abstand zu einer nächstgelegenen belegten Zelle enthält. Die Distanzfeld-Matrix wird als Bedingungsfunktion in einem Optimierungsproblem der Bewegungsplanung verwendet, wobei das Optimierungsproblem konvexifiziert und dann iterativ gelöst wird, um ein Bewegungsprofil des Roboters zu erhalten, das die Hindernisse vermeidet und eine Zielfunktion wie die zurückgelegte Strecke minimiert. Die Distanzfeld Optimierungstechnik ist schnell berechnet und hat eine Rechenzeit, die unabhängig von der Anzahl der Hindernisse ist. Die beschriebene Optimierungstechnik ist ...

Cachespeicher-Partitionierung in virtualisierten Umgebungen

Es wird ein Mechanismus in einer Überwachungseinrichtung für virtuelle Maschinen zur Bereitstellung von Cachespeicher-Partitionierungen in virtualisierten Umgebungen bereitgestellt. Der Mechanismus weist jeder virtuellen Maschine in der virtualisierten Umgebung eine virtuelle Identifikation (ID) zu. Der Bearbeitungskern speichert die virtuelle ID der virtuellen Maschine in einem speziellen Register. Der Mechanismus erstellt zudem einen Eintrag für die virtuelle Maschine in einer Partitionstabelle. Der Mechanismus kann einen gemeinsam genutzten Cachespeicher mittels einer vertikalen (Wege-)Partition und/oder einer horizontalen Partition partitionieren. Der Eintrag in der Partitionstabelle enthält eine vertikale Partitionssteuerung und eine horizontale Partitionssteuerung. Für jeden Cachespeicher-Zugriff übergibt die virtuelle Maschine dem gemeinsam genutzten Cachespeicher die virtuelle ID zusammen mit der Adresse. Falls der Cachespeicher-Zugriff zu einem Fehlschlag führt, wählt der gemeinsam ...

STRUKTUR UND FERTIGUNGSVERFAHREN EINES DREIDIMENSIONALEN SYSTEMS EINER METALL-LEITERPLATTE, DIE VOR DEM HORIZONTALEN BESTÜCKEN GEÄTZT WIRD

Gegenstand ist eine horizontal bestückte, dreidimensionale, vor dem Bestücken geätzte System-Level-Metall-Leiterplatte, charakterisiert durch einen Metallsubstrat-Rahmen (1). Dieser Metallsubstrat-Rahmen (1) weist Basisbereiche (2) und Stifte (3) auf. Die Frontseiten der Basisbereiche (2) werden mit Chips (5) bestückt, die Frontseiten der Chips (5) sind über Metalldrähte (6) mit den Frontseiten der Stifte (3) verbunden. Auf den Front- oder den Rückseiten der Stifte (3) befinden sich Leitungspunkte (7). Die peripheren Bereiche der Basisbereiche (2), die Bereiche zwischen den Basisbereichen (2) und den Stiften (3), die Bereiche zwischen den Stiften (3), über den Basisbereichen (2) und den Stiften (3) und den Außenbereichen der Chips (5), die Metalldrähte (6) und die Leitungspunkte (7) sind mit Formmasse (8) vergossen und die Oberflächen des Rahmens aus Metall-Substrat (1), der Stifte (3) und der Leitungspunkte (7), die aus der Formmasse (8) herausragen, sind mit einer oxidationsbeständigen ...

Entgleisungsprädiktor-Erkennungssystem, Steuervorrichtung, Entgleisungsprädiktor- Erkennungsverfahren und Entgleisungsprädiktor-Erkennungsprogramm

Eine Wavelet-Analyse wird sowohl auf eine Nickwinkelgeschwindigkeit θ(t) als auch auf eine Rollwinkelgeschwindigkeit φ(t) angewendet, die von einem in einem Wagen eines Zuges eingebauten Winkelgeschwindigkeitssensor (35) ausgegeben werden, und ein Wavelet-Koeffizient (14) der Nickwinkelgeschwindigkeit und ein Wavelet-Koeffizient (15) der Rollwinkelgeschwindigkeit werden berechnet. Jeder der beiden Wavelet-Koeffizienten (14, 15), die sich in chronologischer Reihenfolge ändern, wird mit einem Wavelet-Koeffizientenschwellenwert (16) verglichen, und ein Entgleisungsprädiktor wird erkannt, wenn beide Koeffizienten den Schwellenwert übersteigen. Es werden Wavelet-Koeffizient verwendet, die für einen Niederfrequenzbereich von zum Beispiel 0,5 bis 100 Hz berechnet werden. Zwei Typen von Entgleisungsprädiktor-Erkennungsalgorithmen, von denen einer einen Frequenzbereich und der andere einen Zeitbereich einbezieht, werden kombiniert, um eine Genauigkeit einer Erkennung eines Entgleisungsprädiktors ...

Halbleitervorrichtung mit einer Bonding-Fläche und einer Abschirmungsstruktur und Verfahren zur Herstellung derselben

Eine Halbleitervorrichtung mit: einem Vorrichtungssubstrat (310) mit einer Vorderseite (312) und einer Rückseite (314), die einer ersten Seite bzw. einer zweiten Seite der Halbleitervorrichtung entsprechen; einer auf der Vorderseite (312) des Vorrichtungssubstrats (310) ausgebildeten Metallstruktur (342); einem auf der zweiten Seite der Halbleitervorrichtung angeordneten Bonding-Pad (374), das in einer elektrischen Verbindung mit der Metallstruktur (342) steht; und einer auf der Rückseite (314) des Vorrichtungssubstrats (310) angeordneten Metallabschirmungsstruktur (376), wobei die Metallabschirmungsstruktur (376) und das Bonding-Pad (374) unterschiedliche Dicken aufweisen.

Fluoreszenzpulver zum Herstellen von Weiß-Licht-Emittierenden-Dioden großer Helligkeit und Weiß-Licht-Emittierende Vorrichtung

Zusammensetzung eines Fluoreszenzmaterials, welches die Formel (YxTbyCez)Al5O12 hat, wobei x + y = 3, x, y 0, 0 < z < 0,5, wobei das (YxTby)Al5O12 ein Wirt desselben ist und Ce ein Aktivator desselben ist, und wobei mittels Einstellens der Metallkomponente des (YxTby)Al5O12 Wirts des Fluoreszenzmaterials ein Kristallfeld desselben moduliert werden kann, wodurch eine Wellenlänge von Licht, welches von dem Fluoreszenzmaterial emittiert wird, geändert wird.

Druckschalter

Druckschalter (2, 3, 4, 5, 6), umfassend:- ein Gehäuse (20, 30, 31, 40, 41, 50, 51, 60, 61);- eine Tastenkappe (22, 32, 42, 52, 62); und- eine Aufhängung (24, 34, 44, 54, 64), welche zwischen dem Gehäuse (20, 30, 40, 50, 60) und der Tastenkappe (22, 32, 42, 52, 62) angeordnet ist und drehbar jeweils mit der Tastenkappe (22, 32, 42, 52, 62) und dem Gehäuse (20, 30, 40, 50, 60) verbunden ist, wobei die Tastenkappe (22, 32, 42, 52, 62) eingerichtet ist, sich über die Aufhängung (24, 34, 44, 54, 64) zwischen einer nicht-gedrückten Position und einer gedrückten Position zu bewegen;- wobei das Gehäuse (30, 41, 51, 61) oder die Tastenkappe (22) einen ersten magnetischen Bereich (26, 36, 410, 56, 66) hat und die Aufhängung (24, 34, 44, 54, 64) einen zweiten magnetischen Bereich (244, 344, 46, 544, 644) hat, der mit dem ersten magnetischen Bereich (26, 36, 410, 56, 66) korrespondiert; wobei, wenn die Tastenkappe (22, 32, 42, 52, 62) nicht gedrückt ist, eine magnetische Anziehungskraft zwischen dem ...

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Halbleitervorrichtung (200), die Folgendes umfasst:einen ersten aktiven Bereich (205) benachbart zu einer ersten Seite (256) eines Grabenisolierungsbereichs, eines STI-Bereichs (209), wobei der erste aktive Bereich (205) Folgendes umfasst:- einen ersten proximalen Grat (252) benachbart zu dem STI-Bereich (209), der eine erste proximale Grathöhe (226) aufweist; und- einen ersten distalen Grat (254) benachbart zu dem ersten proximalen Grat (252), der eine erste distale Grathöhe (224) aufweist;einen zweiten aktiven Bereich (207) benachbart zu einer zweiten Seite (258) des STI-Bereichs (209), wobei der zweite aktive Bereich (207) Folgendes umfasst:- einen zweiten proximalen Grat (253) benachbart zu dem STI-Bereich (209), der eine zweite proximale Grathöhe (227) aufweist; und- einen zweiten distalen Grat (255) benachbart zu dem zweiten proximalen Grat (253), der eine zweite distale Grathöhe (225) aufweist; undein Oxid (230) des STI-Bereichs (209), das in einer Öffnung in einer Oberseite einer ...

Anschlussklemmenblock

Ein Anschlussklemmenblock wird so angepasst, dass er mit einem Draht (6) verbunden wird, und weist einen isolierenden Sockelsitz (2) sowie eine Klemmeinheit (3) auf. Der isolierende Sockelsitz (2) weist erste und zweite Sitzabschnitte (21, 22) auf, die miteinander zusammenwirken, um einen Durchlass (23) und einen Aufnahmeraum (24) zu definieren, der mit dem Durchlass (23) in Verbindung steht. Die Klemmeinheit (3) weist ein Positionierelement (31) auf, das mit dem ersten Sitzabschnitt (21) verbunden ist und eine obere Presszone (311) hat, sowie ein Federelement (32), das einen Sockelabschnitt (321), der sich in der Nähe des zweiten Sitzabschnitts (22) befindet, sowie einen federnden Armabschnitt (324) aufweist, der mit dem Sockelabschnitt verbunden ist, der eine untere Presszone (327) aufweist, die sich in Richtung des Positionierelements (31) erstreckt. Die oberen und unteren Presszonen (311, 327) sind so angepasst, dass sie ein Endsegment des Drahtes (6) federnd zwischen sich einspannen ...

Erfassen einer offenen Verbindung einer Hilfswicklung bei einer Schaltmodus-Energieversorgung

Ein Leistungswandler, der einen Transformator aufweist mit einer Primärwicklung, die mit einer Eingangsspannung gekoppelt ist, einer Sekundärwicklung, die mit einem Ausgang des Leistungswandlers gekoppelt ist, und einer Hilfswicklung, ist konfiguriert zum Erfassen eines „offene Verbindung”-Fehlers der Hilfswicklung. Der Leistungswandler umfasst eine Stromquelle, die mit der Hilfswicklung gekoppelt ist, die, wenn aktiviert, einen Strom an die Hilfswicklung liefert. Eine Steuervorrichtung misst eine Spannung über die Hilfswicklung. In Reaktion auf ein Erfassen einer Zunahme der Spannung über die Hilfswicklung, während die Stromquelle aktiviert ist, deaktiviert die Steuervorrichtung den Leistungswandler.

Führungsvorrichtung für eine Schiebetür

Eine Führungsvorrichtung für eine Schiebetür, gekennzeichnet durch: eine sich in Längsrichtung (X) erstreckende Basissitzfläche (10), die mindestens eine Führungsnut (15, 16) aufweist, die sich in einer Querrichtung (Y) quer zu der Längsrichtung (X) erstreckt; und ein Paar Seitenwandeinheiten (20), die jeweils Folgendes umfassen: ein starres Seitenwandteil (30), das mit der Basissitzfläche (10) verbunden und relativ zu der Basissitzfläche (10) in Querrichtung (Y) beweglich ist sowie mindestens einen Führungsschenkel (32, 33) aufweist, der gleitend in die mindestens eine Führungsnut (15, 16) eingreift, wobei die starren Seitenwandteile (30) der Seitenwandeinheiten (20) einen Spalt (60) ausbilden, und ein Positionierelement (40), das an einem der starren Seitenwandteile (30) und der Basissitzfläche (10) befestigt ist und lösbar an das andere der starren Seitenwandteile (30) und die Basissitzfläche (10) stößt, um das starre Seitenwandteil (30) an der Basissitzfläche (10) zu arretieren und ...

Halbleiter-Bauelement und Verfahren

Ein Halbleiter-Bauelement weist Folgendes auf: ein Substrat; eine erste Umverteilungsschicht (RDL) über einer ersten Seite des Substrats; eine oder mehrere Halbleiter-Dies, die über der ersten RDL angeordnet sind und mit dieser elektrisch verbunden sind; und ein Verkapselungsmaterial über der ersten RDL und um den einen oder die mehreren Halbleiter-Dies. Das Halbleiter-Bauelement weist weiterhin Anschlüsse auf, die an einer zweiten Seite des Substrats befestigt sind, die der ersten Seite gegenüberliegt, wobei die Anschlüsse elektrisch mit der ersten RDL verbunden sind. Das Halbleiter-Bauelement weist weiterhin eine Polymerschicht auf der zweiten Seite des Substrats auf, wobei die Anschlüsse von der Polymerschicht her über eine erste Oberfläche der Polymerschicht überstehen, die von dem Substrat entfernt ist. Ein erster Teil der Polymerschicht, der die Anschlüsse kontaktiert, hat eine erste Dicke, und ein zweiter Teil der Polymerschicht zwischen benachbarten Anschlüssen hat eine zweite Dicke ...

FINNEN-FELDEFFEKTTRANSISTOR-BAUELEMENT UND VERFAHREN

Ein Verfahren weist die folgenden Schritte auf: Entfernen eines ersten Teils einer Dummy-Gate-Struktur über einer ersten Finne, wobei ein zweiter Teil der Dummy-Gate-Struktur über einer zweiten Finne bestehen bleibt, wobei durch das Entfernen des ersten Teils eine erste Aussparung entsteht, die die erste Finne freilegt; Abscheiden eines ersten dielektrischen Gate-Materials in der ersten Aussparung und über der ersten Finne; und Entfernen des zweiten Teils der Dummy-Gate-Struktur über der zweiten Finne, wobei durch das Entfernen des zweiten Teils eine zweite Aussparung entsteht, die die zweite Finne freilegt. Das Verfahren umfasst weiterhin Folgendes: Abscheiden eines zweiten dielektrischen Gate-Materials in der zweiten Aussparung und über der zweiten Finne, wobei das zweite dielektrische Gate-Material das erste dielektrische Gate-Material kontaktiert; und Füllen der ersten Aussparung und der zweiten Aussparung mit einem leitfähigen Material.

NASSÄTZCHEMIKALIE FÜR SELEKTIVE SILIZIUMÄTZUNG

Bei einem Integrationsschema für eine Metall-Gate-Ersetzung beschreibt die vorliegende Erfindung das Entfernen einer Polysilizium-Gate-Elektrode mit einer hoch selektiven Nassätzchemikalie, ohne umgebende Schichten zu beschädigen. Die Nassätzchemikalie kann zum Beispiel Folgendes aufweisen: eine oder mehrere alkalische Lösungsmittel mit einer Aminstruktur mit sterischer Hinderung; ein Puffersystem, das Tetramethylammoniumhydroxid (TMAH) und Monoethanolamin (MEA) umfasst; ein oder mehrere polare Lösungsmittel; und Wasser.

VERFAHREN UND SYSTEM(E) FÜR DAS MANAGEMENT VON FRACHTFAHRZEUGEN

Diese Offenlegung stellt (ein) Verfahren und (ein) System(e) für das Management von Frachtfahrzeugen bereit. In einem Aspekt wird ein Verfahren zum Bestimmen des Volumens des Frachtraums von einem Fahrzeugs in Echtzeit offengelegt. Das Verfahren umfasst das Erzeugen eines ersten Raummodells des Frachtraumes anhand von Bildern aus einer Vielzahl von Kameras (208), einschließlich mindestens einer Kamera zur Erfassung von Tiefe und Farbe, die in und um den Frachtraum positioniert sind, die ein aktualisiertes Raummodell des Frachtraums unter Verwendung der Bilder von der Mehrzahl von Kameras (208) erzeugen. Nach dem Erfassen von Gegenständen, die in den Frachtraum eingeladen oder aus dem Frachtraum ausgeladen werden, Schätzen des Volumens der geladenen Gegenstände im aktualisierten Raummodell und Bestimmen des verbleibenden Volumens im Frachtraum, basierend auf dem geschätzten Volumen der geladenen Gegenstände, und Einschätzen des Gesamtvolumens der Fracht, basierend auf dem ersten Raummodell ...

INFO-POP-STRUK'I'UREN MIT HOHLRÄUME AUFWEISENDEN TIVS

Ein Verfahren beinhaltet ein Aufdosieren einer Opferregion über einem Träger und Bilden eines Metallstabs über dem Träger. Der Metallstab überlappt zumindest einen Abschnitt der Opferregion. Das Verfahren beinhaltet ferner ein Einkapseln des Metallstabs und der Opferregion in einem Einkapselungsmaterial, Abnehmen des Metallstabs, der Opferregion und des Einkapselungsmaterials vom Träger und Entfernen zumindest eines Abschnitts der Opferregion, um eine sich von einem Niveau einer Fläche des Einkapselungsmaterials aus in das Einkapselungsmaterial hinein erstreckende Vertiefung zu bilden.

Ultraschall-Partikelmesssystem

Ultraschall-Partikelmesssystem (1) mit einem Ultraschallwandler (2), welcher zumindest ein Ultraschallwandlerelement (4) aufweist, und einem Messumformer, wobei vom Ultraschallwandlerelement (4) im Betrieb akustische Signale aussendbar und empfangbar sind, wobei der Messumformer umfasst: eine Sendestufe zur Anregung des Ultraschallwandlers zum Aussenden eines vorgegebenen Ultraschallsignals, eine Empfangsstufe zur Detektion von elektrischen Signalen vom Ultraschallwandler, erzeugt aus empfangenen Ultraschallsignalen, ein Fi; ein Verstärker zum Verstärken der elektrischen Signale, ein Offset-Schaltung um einen Offset in den elektrischen Signalen zu eliminieren, einen Quadrierer zum Quadrieren der elektrischen Signale, einen Vergleicher zum Vergleichen der elektrischen Signale mit einem vorgegebenen Schwellwert, einen Zähler zum Zählen der elektrischen Signale, welche in einem vorgegebenen zeitlichen Intervall, eine Amplitude aufweisen, welche über dem vorgegebenen Schwellwert liegt.

STRUKTUR UND BILDUNGSVERFAHREN FÜR FIN-ARTIGEN FELDEFFEKTTRANSISTOR

Es werden eine Struktur und ein Bildungsverfahren einer Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung enthält eine Halbleiterträgerschicht und eine Fin-Struktur über der Halbleiterträgerschicht. Die Halbleitervorrichtung enthält auch einen Gate-Stapel, der einen Abschnitt der Fin-Struktur bedeckt, und eine epitaxial gezüchtete Source/Drain-Strukturen über der Fin-Struktur und neben dem Gate-Stapel. Die Halbleitervorrichtung enthält ferner eine Halbleiterschutzschicht über der epitaxial gezüchteten Source/Drain-Struktur. Die Halbleiterschutzschicht hat eine atomare Kohlenstoffkonzentration, die höher als jene der epitaxial gezüchteten Source/Drain-Struktur ist.

Rollsteuerungsvorrichtung für einen Fahrzeugrollo

Eine Rollsteuerungsvorrichtung (6) für einen Fahrzeugrollo weist eine unidirektionale Übertragungsvorrichtung (7) und eine Dämpfungsanordnung (8) auf. Die unidirektionale Übertragungsvorrichtung (7) weist einen Getriebesockel (10), mehrere Planetenzahnräder (20) und ein Übertragungsrad (30) auf. Der Getriebesockel (10) weist ein Antriebssegment (12) auf, das mit mehreren Aufnahmeaussparungen (15) und mehreren Beschränkungssegmenten (18) versehen ist. Die Planetenzahnräder (20) sind jeweils drehbar und verschiebbar in den Aufnahmeaussparungen (15) montiert und werden jeweils selektiv von den Beschränkungssegmenten (18) beschränkt, um sich mit dem Getriebesockel (10) zu drehen. Das Übertragungsrad (30) ist drehbar mit dem Getriebesockel (10) kombiniert und weist ein Übertragungszahnrad (32) auf. Die Dämpfungsanordnung (8) ist mit der unidirektionalen Übertragungsvorrichtung (7) verbunden und weist ein getriebenes Zahnrad (40) und eine Dämpfungsvorrichtung (50) auf.

HYBRIDE BONDINSELSTRUKTUR

Die vorliegende Erfindung betrifft einen mehrdimensionalen integrierten Chip, der eine Umverdrahtungsschicht aufweist, die sich vertikal zwischen integrierten Chip-Dies erstreckt, die seitlich von einer rückwärtigen Bondinsel versetzt sind. Der mehrdimensionale integrierte Chip weist einen ersten integrierten Chip-Die mit ersten mehreren Metallverbindungsschichten auf, die innerhalb einer ersten dielektrischen Zwischenschicht angeordnet sind, die auf einer Vorderseite eines ersten Halbleitersubstrats angeordnet ist. Der mehrdimensionale integrierte Chip weist auch einen zweiten integrierten Chip-Die mit zweiten mehreren Metallverbindungsschichten auf, die innerhalb einer zweiten dielektrischen Zwischenschicht angeordnet sind, die an die erste ILD-Schicht anstößt. Eine Bondinsel ist innerhalb einer Aussparung angeordnet, die sich durch das zweite Halbleitersubstrat erstreckt. Eine Umverdrahtungsschicht erstreckt sich vertikal zwischen den ersten mehreren Metallverbindungsschichten und den ...

Struktur eines Finnen-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur

Halbleitervorrichtungsstruktur, die umfasst:eine erste Metallschicht (104), die über einem Substrat (102) gebildet wird;eine dielektrische Schicht (112), die über der ersten Metallschicht (104) gebildet wird;eine Haftschicht (130), die in der dielektrischen Schicht (112) und über der ersten Metallschicht (104) gebildet wird; undeine zweite Metallschicht (142), die in der dielektrischen Schicht (112) gebildet wird, wobei die zweite Metallschicht (142) elektrisch mit der ersten Metallschicht (104) verbunden ist, wobei ein Abschnitt der Haftschicht (130) zwischen der zweiten Metallschicht (142) und der dielektrischen Schicht (112) gebildet wird, und wobei die Haftschicht (130) einen ersten Abschnitt (130a), der einen oberen Abschnitt der zweiten Metallschicht (142) säumt, umfasst und wobei der erste Abschnitt (130a) einen erweiterten Abschnitt entlang einer vertikalen Richtung aufweist;dadurch gekennzeichnet, dass die Haftschicht (130) ferner einen zweiten Abschnitt (130b) unter dem ersten ...

Durchkontaktierungsstruktur und Verfahren davon

Eine Halbleitervorrichtung enthält ein Substrat, das eine Kanalregion; einen Gate-Stapel über der Kanalregion; einen Dichtungsabstandhalter, der eine Seitenwand des den Gate-Stapels abdeckt, wobei der Dichtungsabstandhalter Siliziumnitrid enthält; einen Gateabstandhalter, der eine Seitenwand des Dichtungsabstandhalters abdeckt, wobei der Gateabstandhalter Siliziumoxid enthält, und der Gateabstandhalter einen ersten vertikalen Abschnitt und einen ersten horizontalen Abschnitt aufweist; und eine erste Dielektrikumslage, die eine Seitenwand des Gate-Abstandhalters abdeckt, wobei die erste Dielektrikumslage Siliziumnitrid enthält, aufweist.

PROJEKTIONSLINSE UND PROJEKTIONSVORRICHTUNG

Projektionslinse (300), die zum Projizieren eines Bildstrahls (L2) geeignet ist, wobei der Bildstrahl (L2) durch Wandeln eines auf ein Lichtventil (200) gestrahlten Beleuchtungsstrahls (L1) durch das Lichtventil (200) ausgebildet ist, und die Projektionslinse (300) auf einem Übertragungspfad des Bildstrahles (L2) angeordnet ist und die Projektionslinse (300) umfasst:- eine erste Linsengruppe (310) mit einer ersten sphärischen Linse (G1) und einer ersten asphärischen Linse (A1), wobei der Bildstrahl (L2) durch die erste Linsengruppe (310) läuft, um ein einziges Zwischenbild (S) zu erzeugen;- eine zweite Linsengruppe (320) mit einer zweiten sphärischen Linse (G2) und einer zweiten asphärischen Linse (A2); und- einem ebenen Reflektor (M), der auf dem Transmissionspfad des Bildstrahls (L2) angeordnet ist, wobei die zweite Linsengruppe (320) zwischen der ersten Linsengruppe (310) und dem ebenen Reflektor (M) angeordnet ist, und der ebene Reflektor (M) zum Reflektieren des Bildstrahles (L2) von ...

SCARA-Roboter mit Direktantrieb

SCARA-Roboter (10), umfassend:eine Basis (20);einen ersten Arm (30), der an der Basis (20) befestigt und um eine erste imaginäre Achse relativ zu der Basis (20) rotierbar ist;einen zweiten Arm (40), der an dem ersten Arm (30) befestigt und um eine zweite imaginäre Achse (L2) relativ zu dem ersten Arm (30) rotierbar ist, wobei die zweite imaginäre Achse (L2) im Wesentlichen parallel zu der ersten imaginären Achse (L1) ist;einen Wellenmotor (50), umfassend ein Fixierungselement (52), das an dem zweiten Arm (40) befestigt ist, und eine Achse (54), die relativ zu dem Fixierungselement (52) entlang einer dritten imaginären Achse (L3) bewegbar ist, wobei die dritte imaginäre Achse (L3) im Wesentlichen parallel zu der ersten imaginären Achse (L1) ist, wobei die Bewegung entlang der Achse (L3) nur durch den Wellenmotor angetrieben wird; undeinen Rotationsmotor (80), der in dem zweiten Arm (40) befestigt ist und angepasst ist, die Achse (54) um die dritte imaginäre Achse (L3) zu rotieren;wobei der ...

Nahfeldkommunikations- und Drahtlosladevorrichtung und Schaltverfahren zur Verwendung derselben

Eine Nahfeldkommunikations- und Drahtlosladevorrichtung umfasst eine Spule, ein Abstimmungsmodul, ein Nahfeldkommunikationsmodul, ein Drahtloslademodul und eine Leistungsspeichervorrichtung. Die Spule ist konfiguriert, um elektromagnetische Wellen zu empfangen. Das Abstimmungsmodul ist mit der Spule elektrisch verbunden. Das Nahfeldkommunikationsmodul umfasst einen Abschwächer und eine Nahfeldkommunikationssteuerschaltung. Der Abschwächer ist konfiguriert, um die Energie der elektromagnetischen Wellen, die von dem Abstimmungsmodul übertragen werden, abzuschwächen. Die Nahfeldkommunikationssteuerschaltung ist mit dem Abschwächer elektrisch verbunden. Die Leistungsspeichervorrichtung ist mit dem Drahtloslademodul elektrisch verbunden. Elektromagnetische Wellen koppeln sich magnetisch an die Spule und die Spule überträgt Signale der elektromagnetischen Wellen über das Abstimmungsmodul auf das Nahfeldkommunikationsmodul oder überträgt die Energie der elektromagnetischen Wellen über das Abstimmungsmodul ...

Verbesserte Konstruktion eines Innenpermanentmagnetmotors

Die vorliegende Erfindung stellt eine verbesserte Konstruktion des Innenpermanentmagnetmotors bereit, bei der die Breite des ringförmigen Luftspalts zwischen dem Stator und dem Rotor in jedem Bereich des Polabstands jeweils einen Maximalwert und einen Minimalwert aufweist, wodurch sich der Magnetfluss des Luftspalts einer Sinuswelle annähert.

Hohlgetriebe

Hohlgetriebe, umfassend: • einen Hohlwellengenerator (30), dessen eines Ende mit einem Wellenerzeugungsteil (31) mit einer Ovalnut (311) ausgebildet ist, • einen flexiblen Lagerring (40) mit einer Innenfläche und einer Außenfläche, welcher in der Ovalnut (311) des Hohlwellengenerators (30) so eingebaut ist, dass die Außenfläche an der Ovalnut (311) liegt und sich der flexible Lagerring somit durch die Ovalnut (311) zum Bewegen mitnehmen lässt, • einen Flexspline (50), welcher als ein flexibel verformbarer Ring mit einem Innenverzahnungsteil (51) an einem Ende ausgebildet ist, wobei der Innenverzahnungsteil (51) eine Innenumfangsfläche und eine Außenumfangsfläche aufweist, wobei die Innenumfangsfläche mit mehreren Innenverzahnungen (511) versehen ist, während die Außenumfangsfläche die Innenfläche des flexiblen Lagerrings (40) umhüllt, so dass der Flexspline durch den flexiblen Lagerring (40) zum Drehen mitgenommen wird, • ein starres Zahnrad (60), dessen ringförmige Außenumfangsfläche mit ...

GESTAPELTE INTEGRIERTE SCHALTUNGEN MIT UMVERTEILUNGSLEITUNGEN

Eine integrierte Schaltungsstruktur umfasst einen ersten und einen zweiten Halbleiterchip. Der erste Halbleiterchip umfasst ein erstes Substrat und mehrere erste dielektrische Schichten, die unter dem ersten Substrat liegen. Der zweite Halbleiterchip umfasst ein zweites Substrat und mehrere zweite dielektrische Schichten über dem zweiten Substrat, wobei die mehreren ersten und zweiten dielektrischen Schichten mit einander gebondet sind. Eine Metall-Anschlussstelle liegt in den mehreren zweiten dielektrischen Schichten. Eine Umverteilungsleitung liegt über dem ersten Substrat. Ein Kontaktstöpsel ist mit der Umverteilungsleitung elektrisch verbunden. Der Kontaktstöpsel umfasst einen ersten Abschnitt, der sich von einer oberen Fläche des ersten Substrats zu einer unteren Fläche des ersten Substrats erstreckt, und einen zweiten Abschnitt, der sich von der unteren Fläche des ersten Substrats zu der Metall-Anschlussstelle erstreckt. Eine untere Fläche des zweiten Abschnitts berührt eine obere ...

Kontakt-Radar-Messer

Kontakt-Radar-Messer, bestehend aus einem Gehäuse und einer Antennenbaugruppe, wobei das Gehäuse mit einer eingebauten Radiofrequenz-Leiterplatte versehen ist, mit welcher die Antennenbaugruppe elektrisch verbunden ist, während die Antennenbaugruppe eine Anschlusseinheit, eine Anpassungseinheit, eine Signalüberleitungseinheit und eine Frequenzselektoreinheit aufweist, wobei die Anschlusseinheit zum Übertragen der Tastsignale dient, während die Anpassungseinheit zum Übertragen der Signale mit der Anschlusseinheit elektrisch verbunden ist, wobei die Signalüberleitungseinheit im Einklang mit der Anpassungseinheit wirkt und zum Übertragen der Tastsignale sowie zum Empfangen der Reflektionssignale dient, wobei zwischen der Anpassungseinheit und der Signalüberleitungseinheit die Frequenzselektoreinheit eingefügt ist, die mit einer isolierten Druckbeständigkeit zum Verstärken des Signal-Rausch-Verhältnisses dient. Bei dieser Bauform lässt sich die Wellenform zum Durchführen der Frequenzbänder ...

Wechselstromgeneratorvorrichtung und Spannungsumsetzer hierfür

Es werden eine Wechselstromgeneratorvorrichtung und ein Spannungsumsetzer hierfür geschaffen. Der Spannungsumsetzer umfasst eine Spannungsumsetzungsschaltung und eine Hilfsschaltung. Die Spannungsumsetzungsschaltung weist ein erstes Leistungsende, ein zweites Leistungsende und einen Induktor auf. Die Spannungsumsetzungsschaltung setzt eine erste Spannung am ersten Leistungsende um, um eine zweite Spannung am zweiten Leistungsende während einer Betriebszeitdauer zu erzeugen, oder die Spannungsumsetzungsschaltung setzt die zweite Spannung am zweiten Leistungsende um, um die erste Spannung am ersten Leistungsende während der Betriebszeitdauer zu erzeugen. Die Hilfsschaltung bildet eine erste Schleife zwischen dem ersten Leistungsende und dem Induktor während einer Rücksetzzeitdauer oder bildet eine zweite Schleife zwischen dem zweiten Leistungsende und dem Induktor während der Rücksetzzeitdauer oder bildet eine dritte Schleife in der Hilfsschaltung.

Einstellen der Schwellenspannung durch metastabile Plasmabehandlung

Ein Verfahren umfasst ein Ausbilden einer ersten High-k-Dielektrikumsschicht über einem ersten Halbleiterbereich, Ausbilden einer zweiten High-k-Dielektrikumsschicht über einem zweiten Halbleiterbereich, Ausbilden einer ersten Metallschicht, die einen ersten Abschnitt über der ersten High-k-Dielektrikumsschicht und einen zweiten Abschnitt über der zweiten High-k-Dielektrikumsschicht umfasst, Ausbilden einer Ätzmaske über dem zweiten Abschnitt der ersten Metallschicht und Ätzen des ersten Abschnitts der ersten Metallschicht. Die Ätzmaske schützt den zweiten Abschnitt der ersten Metallschicht. Die Ätzmaske wird mit metastabilem Plasma verascht. Eine zweite Metallschicht wird dann über der ersten High-k-Dielektrikumsschicht ausgebildet.

Verfahren zur Herstellung einer Radanordnung für ein Leichtbaufahrzeug

Ein Verfahren zur Herstellung einer Radanordnung (1) für ein Leichtbaufahrzeug umfasst die folgenden Schritte: (a) Bereitstellen eines Rads (2), das eine Felge (21) umfasst, die eine vertiefte Außenfläche (211) aufweist; (b) Anordnen eines Schaumreifenkerns (3) an dem Rad (2), sodass eine ringförmige Innenfläche (31) des Schaumreifenkerns (3) an der vertieften Außenfläche (211) der Felge (21) anliegt, (c) Auftragen eines Haftvermittlers (5) auf eine Innenfläche eines Gummimantels (4) und/oder eine ringförmige Außenfläche (32) des Schaumreifenkerns (3), und (d) Wickeln des Gummimantels (4) auf den Schaumreifenkern (3), sodass die Innenfläche des Gummimantels (4) in Press-Wirkverbindung mit der ringförmigen Außenfläche (32) des Schaumreifenkerns (3) gebracht wird.

Steuersatz eines Fahrrades

Die Erfindung betrifft einen Steuersatz eines Fahrrades, der an einem Steuerrohrsatz montiert wird, wobei der Steuerrohrsatz ein Steuerrohr (91) und einen Vorderradgabelschaft (92), der relativ zu der axialen Richtung drehbar ist, beinhaltet und der Steuersatz ein erstes Befestigungselement (1) und mindestens ein Druckelement (2) umfasst, wobei das Befestigungselement (1) drehfest an der Innenwand des Steuerrohrs (91) angeordnet ist und mindestens eine Widerstandsstruktur (11) und einen ersten Blockierabschnitt (12) aufweist, wobei das mindestens ein Druckelement (2) die mindestens eine Widerstandsstruktur (11) drücken und die radiale Abmessung der Widerstandsstruktur (11) vergrößern kann, und wobei, wenn das erste Befestigungselement (1) und der Vorderradgabelschaft (92) relativ gedreht werden, der mindestens eine erste Blockierabschnitt (12) und der mindestens eine zweite Blockierabschnitt (31) an dem Vorderradgabelschaft (92) einander blockieren können.

VERFAHREN UND SYSTEM ZUR INDUSTRIEROBOTER-BEWEGUNGSSTEUERUNG

Ein Verfahren zur Planung von Roboterbewegungen unter Verwendung eines externen Computers, der mit einer Robotersteuerung kommuniziert, wird aufgezeigt. Eine Kamera oder ein Sensorsystem liefert dem Computer Informationen über die Eingangsszene, einschließlich Start- und Zielpunkte und Hindernisdaten. Der Computer plant eine Roboterwerkzeugbewegung auf der Grundlage der Start- und Zielpunkte sowie der Hindernisumgebung, wobei die Roboterbewegung entweder mit einer seriellen oder einer parallelen Kombination von auf Abtastung basierenden und optimierungsbasierten Planungsalgorithmen geplant wird. Bei der seriellen Kombination findet das Abtastungsverfahren zunächst einen gangbaren Pfad, und das Optimierungsverfahren verbessert dann die Pfadqualität. Bei der parallelen Kombination werden sowohl Abtastungs- als auch Optimierungsverfahren verwendet, und ein Pfad wird auf der Grundlage von Rechenzeit, Pfadqualität und anderen Faktoren ausgewählt. Der Computer konvertiert dichte geplante Wegpunkte ...

Neue Elektrolyte zur Verbesserung der Sauerstoffreduktionsreaktion (ORR) in der Kathodenschicht einer Protonenaustausch-Brennstoffzelle

BERÜHRUNGSANZEIGEVORRICHTUNG UND BERÜHRUNGSERKENNUNGSVERFAHREN

Berührungsanzeigevorrichtung, die Folgendes aufweist: ein Berührungsanzeigefeld (1), das einen Berührungserfassungsbereich (12) und einen Nichtberührungserfassungsbereich (13) umfasst, eine Schutzabdeckplatte (2), die über dem Berührungsanzeigefeld (1) vorgesehen ist, wobei die Schutzabdeckplatte (2) einen Anzeigebereich (21) und einen den Anzeigebereich (21) umgebenden Nichtanzeigebereich (22) aufweist, wobei der Anzeigebereich (21) dem Berührungserfassungsbereich (12) entspricht und der Nichtanzeigebereich (22) einen Berührungstastenbereich (221) aufweist, wobei eine Fläche der Schutzabdeckplatte (2) nahe dem Berührungsanzeigefeld (1) als erste Fläche (23) definiert ist, eine Berührungstastenelektrode (2211) im Berührungstastenbereich (221) auf der ersten Fläche (23) vorgesehen ist, eine Berührungsübertragungselektrode (211) im Anzeigebereich (21) auf der ersten Fläche (23) vorgesehen ist und die Berührungstastenelektrode (2211) mit der Berührungsübertragungselektrode (211) elektrisch ...

Acrylpolymere, 1K-Beschichtungszusammensetzungen, die dieselben einschließen, und Mehrschichtbeschichtungssysteme, die eine Decklackschicht einschließen, die aus den 1K-Beschichtungszusammensetzungen gebildet wird

... 1K-Beschichtungszusammensetzung, umfassend: ein Acrylpolymer mit einer nominalen Tg von mindestens 25 °C, worin das Acrylpolymer umfasst: ein über freie Radikale polymerisiertes Rückgrat (Backbone) und anhängende Ketten, die daran gebunden sind, worin: eine erste anhängende Kette umfasst: ein erstes Segment, umfassend eine Esterverknüpfung und eine sekundäre Hydroxylgruppe; und ein zweites Segment, das mit dem ersten Segment verbunden ist und eine Esterverknüpfung und eine verzweigte Kohlenwasserstoffkette umfasst; und eine zweite anhängende Kette, umfassend eine primäre Hydroxylgruppe oder eine Urethan enthaltende Gruppe, die daraus gebildet ist; und einen Melamin-Quervernetzer, worin das Acrylpolymer ferner eine dritte anhängende Kette umfasst, die eine aromatische Gruppe umfasst, worin das Acrylpolymer ferner eine vierte anhängende Kette umfasst, die eine Esterverknüpfung und eine verzweigte Kohlenwasserstoffkette umfasst, worin das Acrylpolymer ferner eine fünfte anhängende Kette umfasst ...

Fußmatte mit intelligenter Leuchtfunktion

Fußmatte mit intelligenter Leuchtfunktion (1), umfassend: - einen Fußmattenkörper (10), der Folgendes umfasst: - eine Leuchteinrichtung (101), die am Rand des Fußmattenkörpers (10) angeordnet ist, und - eine Steuereinheit (102), die in dem Fußmattenkörper (10) eingebaut ist und Folgendes umfasst: - einen Speicher (12), in dem eine Leuchtzustandsliste der Leuchteinrichtung (101) gespeichert ist, in welcher Leuchtzustandsliste wiederum mehrere Leuchtzustände und mehrere den mehreren Leuchtzuständen zugeordnete Codes gespeichert sind, - eine Steuerung (14), die mit der Leuchteinrichtung (101) und dem Speicher (12) verbunden ist und dazu dient, anhand der mehreren Codes den Leuchtzustand der Leuchteinrichtung (101) zu steuern, und - eine drahtlose Sende-/Empfangseinrichtung (16), die mit der Steuerung (14) verbunden ist und dazu dient, ein Funksteuersignal zu empfangen und es auf die Steuerung (14) zu übertragen, wobei die Steuerung (14) durch Analysieren des Funksteuersignals einen Code ermittelt ...

3D-SPEICHERARRAY-KONTAKTSTRUKTUREN

Eine Speicherarrayvorrichtung umfasst einen Stapel von Transistoren über einem Halbleitersubstrat, wobei ein erster Transistor des Stapels über einem zweiten Transistor des Stapels angeordnet ist. Der erste Transistor umfasst einen ersten Speicherfilm entlang einer ersten Wortleitung und eine erste Kanalregion entlang einer Sourceleitung und einer Bitleitung, wobei der erste Speicherfilm zwischen der ersten Kanalregion und der ersten Wortleitung angeordnet ist. Der zweite Transistor umfasst einen zweiten Speicherfilm entlang einer zweiten Wortleitung und eine zweite Kanalregion entlang der Sourceleitung und der Bitleitung, wobei der zweite Speicherfilm zwischen der zweiten Kanalregion und der zweiten Wortleitung angeordnet ist. Die Speicherarrayvorrichtung umfasst eine erste Durchkontaktierung, die elektrisch mit der ersten Wortleitung verbunden ist, und eine zweite Durchkontaktierung, die elektrisch mit der zweiten Wortleitung verbunden ist, wobei die zweite Treppendurchkontaktierung und ...

HALBLEITERSTRUKTUR MIT SPEICHERVORRICHTUNG UND VERFAHREN ZU DEREN HERSTELLUNG

Eine Halbleiterstruktur weist Folgendes auf: ein Substrat; eine Interconnect-Struktur, die über dem Substrat angeordnet ist; und eine erste Speicherzelle. Die erste Speicherzelle ist über dem Substrat angeordnet und ist in dielektrische Schichten der Interconnect-Struktur eingebettet. Die erste Speicherzelle weist einen ersten Transistor und eine erste Datenspeicherstruktur auf. Der erste Transistor ist auf einer ersten dielektrischen Basisschicht angeordnet und ist in eine erste dielektrische Schicht eingebettet. Die erste Datenspeicherstruktur ist in eine zweite dielektrische Schicht eingebettet und ist mit dem ersten Transistor elektrisch verbunden. Die erste Datenspeicherstruktur weist eine erste Elektrode, eine zweite Elektrode und eine Speicherschicht auf, die zwischen die erste Elektrode und die zweite Elektrode geschichtet ist.

Gasverbrennungsvorrichtung

Eine Gasverbrennungsvorrichtung umfasst ein Gehäuse (10) und einen Brenner (20), welcher in dem Gehäuse angeordnet ist und einen primären Verbrennungsbereich (21) und einen sekundären Verbrennungsbereich (22) umfasst. Die Gasverbrennungsvorrichtung umfasst weiterhin einen Auswerfer (30), sowie eine in dem Gehäuse angeordnete Luft-Zuführ-Vorrichtung (40). Ein Vorrat an Verbrennungsgas und ein Vorrat an Luft sind in dem Auswerfer angesammelt, wobei der Auswerfer eine Mischkammer (31) umfasst, welche Verbrennungsgas und Luft mischt, sowie eine Dochtvorrichtung (32), mit welchem die Mischung von Verbrennungsgas und Luft in dem primären Verbrennungsbereich injiziert wird. Die Luft-Zuführ-Vorrichtung (40) umfasst ein Gebläse (41) und ein Hüllrohr (42). Weiterhin umfasst eine hitzebeständige Schutzvorrichtung (50, 50a, 50b), in welcher der Brenner angeordnet ist, ein vorderes Ende mit einem Flammen-Begrenzungs-Abschnitt (52, 52a, 52b) und wenigstens eine Entlüftung (53, 53a, 53b), welche daran ...

Licht emittierendes Bauteil

Licht emittierendes Bauteil mit: – einem Substrat (10); – einem auf dem Substrat (10) hergestellten n-Nitrid-Halbleiterstapel (12); – einer auf dem n-Nitrid-Halbleiterstapel (12) hergestellten Licht emittierenden Nitridschicht (13); – einem auf der Licht emittierenden Nitridschicht (13) hergestellten p-Nitrid-Halbleiterstapel (14) mit einer Anzahl von Sechseckpyramiden-Vertiefungen (141), die sich von der Oberfläche des p-Nitrid-Halbleiterstapels (14), die von der Licht emittierenden Nitridschicht (13) abgewandt ist, nach unten erstrecken; und – einer ersten transparenten, leitenden Oxidschicht (15), die auf dem p-Nitrid-Halbleiterstapel (14) ausgebildet ist, wobei die Sechseckpyramiden-Vertiefungen (141) des p-Nitrid-Halbleiterstapels (14) mit der ersten transparenten, leitenden Oxidschicht (15) aufgefüllt sind, wobei der Brechungsindex der transparenten, leitenden Oxidschicht (15) zwischen dem Brechungsindex des p-Nitrid-Halbleiterstapels (14) und dem Brechungsindex eines Gehäusematerials ...

Kühlstruktur für den Körper eines Kristallzüchtungsofens

Kühlstruktur für den Körper eines Kristallzüchtungsofens, mit einem oberen Körper und einem unteren Körper, wobei der untere Körper unten am oberen Körper so befestigt ist, dass eine geschlossene Ofenkammer gebildet wird; wobei der obere Körper einen äußeren oberen Mantel und einen inneren oberen Mantel aufweist, wobei sowohl der äußere obere Mantel als auch der innere obere Mantel zylindrisch sind, wobei der äußere obere Mantel den inneren oberen Mantel umschließt, und wobei ein oberer Einschlussraum zwischen dem äußeren oberen Mantel und dem inneren oberen Mantel gebildet wird; dadurch gekennzeichnet, dass mindestens ein Wasserzufuhrrohr um den oberen Einschlussraum herum angeordnet ist, wobei mehrere Sprühöffnungen an dem mindestens einen Wasserzufuhrrohr vorgesehen sind; und mit einer Pumpe, die mit dem mindestens einen Wasserzufuhrrohr in Verbindung steht, wobei mithilfe der Pumpe Wasser aus einer externen Wasserquelle durch die Sprühöffnungen des mindestens einen Wasserzufuhrrohrs ...

Modifizierter Ton und Ton-Polymer-Komposit

Modifizierter Ton umfassend:einen geschichteten Ton mit einem eingefügten Modifizierer, wobei der Modifizierer eine konjugierte Doppelbindungsstruktur aufweist und in der Lage ist, freie Radikale zu produzieren, wenn er erhitzt wird, dadurch gekennzeichnet, dass der Modifizierer modifiziertes Cumfasst, wobei der Abstand zwischen den Schichten des modifizierten Tons größer als 13 Å ist.

A magnetic bubble device

A bubble domain storage system is described which has the best features of contiguous element bubble propagation systems and bubble lattice file systems. An array of magnetic bubble domains, such as a lattice, is moved along contiguous propagation patterns in response to the reorientation of a magnetic field in the plane of the bubble domain film. Adjacent rows of bubble domains in the array move in opposite directions to provide individual storage loops within the array. Information accessing can be achieved by the use of input/output registers similar to those used in other contiguous disk bubble domain storage systems. For example, the storage system can be a conventional major/minor loop organization using contiguous element propagation patterns for the storage registers and for the input/output registers. Every bit position in the storage registers is populated by a bubble domain where the average distance between adjacent bubble domains is less than that in a system where bubbles ...

Vorrichtung und Verfahren zur Stromansteuerung eines externen Mobilgeräts

Vorrichtung und Verfahren zur Stromansteuerung eines externen Mobilgeräts, wobei die Vorrichtung ein erstes Stromversorgungsmodul (10) und ein zweites Stromversorgungsmodul (20) aufweist, wobei das erste Stromversorgungsmodul (10) eine erste Spannungsquelle (11) aufweist, die eine erste Ausgangsspannung (V1) liefert. Wird die erste Spannungsquelle (11) aktiviert, so wird der Hauptstromkreis (31) mit Strom versorgt. Das zweite Stromversorgungsmodul (20) beinhaltet eine erste Hochsetzschaltung (24) und einen Startstromkreis (25), wobei ein Computer (120) der ersten Hochsetzschaltung (24) eine zweite Spannungsquelle (21) zur Verfügung stellt, deren Spannung durch die erste Hochsetzschaltung (24) erhöht wird, sodass ein erster Arbeitsstrom (A2) erzeugt wird. Der erste Arbeitsstrom (A2) wird über den Startstromkreis (25) an den Hauptstromkreis (31) weitergeleitet, um den von dem ersten Stromversorgungsmodul (10) zur Verfügung gestellten Startstrom (A1) zu ersetzen, damit die Ansteuervorrichtung ...

MAGNETISCHE WÄRMEKRAFTVORRICHTUNG

Es wird eine magnetische Wärmekraftvorrichtung geschaffen. Die magnetische Wärmekraftvorrichtung enthält eine Welle, die eine Achsenrichtung besitzt; einen Rotator, der durch die Welle gestützt ist und ein Arbeitsmaterial und ein Hilfsmaterial besitzt; eine Magnetanordnung dem Rotator benachbart zum Erzeugen eines magnetischen Flusses, der in einer Flussrichtung durch den Rotator hindurchgeht, wobei die Flussrichtung zur Achsenrichtung im wesentlichen senkrecht ist.

Verfahren und Anordnung zur Erfassung von Bindungsereignissen von Molekülen

Verfahren zum Ausbilden einer Package-on-Package-(PoP)-Vorrichtung mit einer Träger-Verwerfungssteuerung für die dreidimensional integierte Schaltkreis-(3DIC)-Stapelung

Verfahren zum Ausbilden einer Package-on-Package-(PoP)-Vorrichtung (10), die Folgendes umfasst: vorläufiges Anbringen eines Substrats (16) an einem Träger (14); Stapeln eines ersten Dies (22) auf dem Substrat, wobei mindestens der erste Die oder das Substrat eine Abweichung des Wärmeausdehnungskoeffizienten gegenüber dem Träger aufweist; Stapeln eines zweiten Dies (26) auf dem ersten Die; und Ausführen eines Drucktemperns auf dem Substrat (16) mittels eines Drucktemperdeckels (20), bevor der erste und der zweite Die gestapelt werden.

Verfahren für die Ausbildung einer Verbindungsstruktur

Ein Verfahren für die Ausbildung von Verbindungsstrukturen weist das Ausbilden einer Metallleitung, die aus einem ersten leitfähigen Material besteht, über einem Substrat auf, sowie das Abscheiden einer dielektrischen Schicht über der Metallleitung, das Strukturieren der dielektrischen Schicht, um eine Öffnung auszubilden, das Abscheiden einer ersten Sperrschicht auf einer Unterseite sowie auf Seitenwänden der Öffnung unter Verwendung eines atomaren Schichtabscheidungsverfahrens, das Abscheiden einer zweiten Sperrschicht über der ersten Sperrschicht, wobei die erste Sperrschicht mit Erde verbunden ist, sowie das Ausbilden eines Pads, das aus einem zweiten leitfähigen Material besteht, in der Öffnung.

Prozesse zur Bildung von Merkmalen mit einem niedrigen K-Wert und dadurch gebildete Aufbauten

Hier werden Halbleitervorrichtungsaufbauten mit Merkmalen mit einem niedrigen k-Wert und Verfahren zur Bildung von Merkmalen mit einem niedrigen k-Wert beschrieben. Einige Beispiele betreffen eine Oberflächenmodifikationsschicht, die ein Merkmal mit einem niedrigen k-Wert während der anschließenden Bearbeitung schützen kann. Einige Beispiele betreffen Gateabstandshalter, die ein Merkmal mit einem niedrigen k-Wert umfassen. Es werden beispielhafte Verfahren zur Bildung dieser Merkmale beschrieben.

System und Verfahren zur Überwachung der Betriebsbedingungen einer Halbleiterherstellungsvorrichtung

Bei einem Verfahren zum Betreiben einer Vorrichtung zum Herstellen oder Analysieren von Halbleiterwafern wird Schall in einer Prozesskammer der Vorrichtung während einer Operation der Vorrichtung erfasst. Ein dem erfassten Schall entsprechendes elektrisches Signal wird von einem Signalprozessor erhalten. Das erhaltene elektrische Signal wird von dem Signalprozessor verarbeitet. Ein Ereignis während des Betriebs der Vorrichtung wird auf Grundlage des verarbeiteten elektrischen Signals detektiert. Der Betrieb der Vorrichtung wird gemäß dem detektierten Ereignis gesteuert.

MAGNETORESISTIVE DIREKTZUGRIFFSSPEICHERZELLE DES STABTYPS

Eine magnetoresistive Direktzugriffsspeicherzelle (MRAM-Zelle) weist einen stabartigen magnetischen Tunnelübergang (MTJ), wobei die antiferromagnetische Schicht, die freie Schicht, die Barriereschicht und die Referenzschicht im Wesentlichen ausgerichtete Seitenwände aufweisen. Ein Spacer befindet sich an der Seitenwand jeder der antiferromagnetischen Schicht, der freien Schicht, der Barriereschicht und der Referenzschicht. Ein stabartiger MTJ wird aus einem einzelnen Element einer Struktur für isolierte MTJs für MRAM-Zellen hergestellt. Eine Barriereschicht eines stabartigen MTJ weist eine größere Fläche auf als MTJs des Säulentyps, was zu einer verlängerten Lebensdauer der MRAM-Zelle führt, da die Barriereschicht eine niedrigere Tunnelstromdichte quer durch die Barriereschicht aufweist.

System und Verfahren zum Anpassen der Frequenz zum Aktualisieren einer Zertifikatewiderrufsliste

Verfahren zum Anpassen einer Frequenz zum Aktualisieren einer Zertifikatewiderrufsliste, wobei das Verfahren in einer Zertifizierungsstelle (100) verwendet wird und die Schritte umfasst:Empfangen einer ersten Information, welche die Sicherheitsstufen der Umgebung von Nachbarzertifizierungsstellen oder einer zentralen Zertifizierungsstelle (100) anzeigt;Ermitteln, ob die Zertifizierungsstelle (100) ein Signal erhalten hat, welches anzeigt, dass ein Benutzer ein widerrufenes Zertifikat verwendet und Erzeugen einer zweiten Information, welche eine Sicherheitsstufe anzeigt; Berechnen eines Indexwertes oder einer Reihe von Indexwerten entsprechend der ersten Information, welche die Sicherheitsstufen der Umgebung anzeigt und entsprechend der zweiten Information (170), welche die eigene Sicherheitsstufe anzeigt; undAnpassen der Frequenz (180) zum Aktualisieren der Zertifikatewiderrufsliste entsprechend dem Indexwert oder der Reihe der Indexwerte.

Power circuit for alternating current-power source of electronic device, has amplifier connected to direct voltage control unit to amplify direct voltage outputted by control unit and convert direct voltage into alternating voltage

The circuit has a current input unit (10) connected with an alternating current (AC) supply (200) to provide an alternating voltage. An AC/direct current (DC) converter (20) is attached to the input unit to convert the alternating voltage supplied by the input unit over a filter and a rectifier into a direct voltage. An amplifier (80) is connected to an adjustable direct voltage control unit (70) i.e. bracing transducer, to amplify the direct voltage and convert the direct voltage into the alternating voltage, where the direct voltage is outputted by the direct voltage control unit.

SPEICHERANORDNUNGSSCHALTUNG UND VERFAHREN ZU IHRER HERSTELLUNG

Eine Speicheranordnung enthält eine Spalte von Zellen, die entlang einer ersten Richtung angeordnet sind, und eine Bitleitung, die sich entlang der ersten Richtung über die Spalte von Zellen erstreckt. Die Spalte von Zellen enthält einen Satz Speicherzellen und einen Satz Bindezellen. Die Bitleitung enthält einen ersten Leiter in einem zweiten Leiter. Der erste Leiter erstreckt sich in der ersten Richtung und befindet sich in einer ersten leitfähigen Schicht. Der zweite Leiter erstreckt sich in der ersten Richtung und befindet sich in einer zweiten leitfähigen Schicht, die von der ersten leitfähigen Schicht verschieden ist.

BILDSENSOR MIT ABSORPTIONSVERBESSERUNGSHALBLEITERSCHICHT

Ein Bildsensor mit einer Absorptionsverbesserungshalbleiterschicht wird bereitgestellt. Bei einigen Ausführungsformen umfasst der Bildsensor eine Vorderseitenhalbleiterschicht, eine Absorptionsverbesserungshalbleiterschicht und eine Rückseitenhalbleiterschicht, die gestapelt sind. Die Absorptionsverbesserungshalbleiterschicht ist zwischen der Vorderseiten- und der Rückseitenhalbleiterschicht gestapelt. Die Absorptionsverbesserungshalbleiterschicht hat eine energetische Bandlücke, die niedriger ist als die der Vorderseitenhalbleiterschicht. Ferner umfasst der Bildsensor eine Vielzahl von Vorsprüngen und einen Fotodetektor. Die Vorsprünge sind von der Rückseitenhalbleiterschicht definiert, und der Fotodetektor ist von der Vorderseitenhalbleiterschicht, der Absorptionsverbesserungshalbleiterschicht und der Rückseitenhalbleiterschicht definiert.

Objektdetektion in Bildern

Bei Implementierungen einer Objektdetektion in Bildern werden Objektdetektoren unter Nutzung von heterogenen Trainingsdatensätzen trainiert. Ein erster Trainingsdatensatz wird dafür benutzt, ein Bildauszeichnungsnetzwerk zu trainieren, um eine Aufmerksamkeitskarte eines Eingabebildes für ein Zielkonzept zu bestimmen. Ein zweiter Trainingsdatensatz wird dafür benutzt, ein konditionales Detektionsnetzwerk zu trainieren, das als konditionale Eingaben die Aufmerksamkeitskarte und eine Worteinbettung des Zielkonzeptes annimmt. Obwohl das konditionale Detektionsnetzwerk mit einem Trainingsdatensatz trainiert wird, der eine kleine Anzahl von gesehenen Klassen (beispielsweis Klassen in einem Trainingsdatensatz) aufweist, verallgemeinert es durch Konzeptkonditionierung auf neuartige, ungesehene Klassen, da sich das Zielkonzept durch das konditionale Detektionsnetzwerk über die konditionalen Eingaben ausbreitet, was die Klassifikation und den Bereichsvorschlag beeinflusst. Klassen von Objekten, die ...

MAGNETISCHES TUNNELVERBINDUNGS- (MTJ) ELEMENT MIT AMORPHER PUFFERSCHICHT UND DEREN HERSTELLUNGSVERFAHREN

Einige Ausführungsformen beziehen sich auf eine Speichervorrichtung. Die Speichervorrichtung enthält eine magnetoresistive Direktzugriffsspeicher- (MRAM) Zelle, die eine magnetische Tunnelverbindung (MTJ) umfasst. Die MTJ-Vorrichtung umfasst einen Stapel Schichten, der eine untere Elektrode umfasst, die über einem Substrat angeordnet ist. Eine Seedschicht ist über der unteren Elektrode angeordnet. Die Pufferschicht ist zwischen der unteren Elektrode und der Seedschicht angeordnet. Die Pufferschicht verhindert die Diffusion einer diffusiven Spezies von der unteren Elektrode an die Seedschicht.

Vorrichtung zur Konversion der Wellenlänge einer elektromagnetischen Strahlung

Die Erfindung betrifft eine Vorrichtung zum Konvertieren einer Wellenlänge einer elektromagnetischen Strahlung, mit einer Konversionsschicht, wobei die Konversionsschicht ausgebildet ist, um eine Wellenlänge einer einfallenden elektromagnetischen Strahlung wenigstens teilweise zu konvertieren, wobei die Konversionsschicht über eine Zwischenschicht mit einem Träger verbunden ist, wobei die Zwischenschicht wenigstens in Teilbereichen eine Festkörperschicht und eine Verbindungsschicht aufweist.

Optischer Sender einer optischen Messvorrichtung, optische Messvorrichtung, Fahrerassistenzeinrichtung und Fahrzeug

Es werden ein optischer Sender (26) einer optischen Messvorrichtung (10), insbesondere eines Fahrzeugs, eine optische Messvorrichtung (10), eine Fahrerassistenzeinrichtung (16) und ein Fahrzeug beschrieben. Der optische Sender (26) weist wenigstens eine Lichtquelle (44) auf, in deren Sendestrahlengang wenigstens ein optisches System (48) angeordnet ist. Wenigstens ein optisches System (48) weist wenigstens eine elektrisch einstellbare optische Linse (48) auf.

HALBLEITERVORRICHTUNG UND VERFAHREN ZU IHRER HERSTELLUNG

Eine Halbleitervorrichtung umfasst einen ersten und einen zweiten Spannungs-Vorrichtungsbereich und eine tiefe Mulde, die der erste und der zweite Spannungs-Vorrichtungsbereich gemeinsam haben. Eine Betriebsspannung von elektronischen Vorrichtungen in dem zweiten Spannungs-Vorrichtungsbereich ist höher als eine Betriebsspannung von elektronischen Vorrichtungen in dem ersten Spannungs-Vorrichtungsbereich. Die tiefe Mulde weist einen ersten Leitfähigkeitstyp auf. Der erste Spannungs-Vorrichtungsbereich umfasst eine erste Mulde, die den zweiten Leitfähigkeitstyp aufweist, und eine zweite Mulde, die den ersten Leitfähigkeitstyp aufweist. Der zweite Spannungs-Vorrichtungsbereich umfasst eine dritte Mulde, die den zweiten Leitfähigkeitstyp aufweist, und eine vierte Mulde, die den ersten Leitfähigkeitstyp aufweist. Eine zweite tiefe Mulde, die den zweiten Leitfähigkeitstyp aufweist, ist unter der vierten Mulde ausgebildet. Die erste, die zweite und die dritte Mulde stehen in Kontakt mit der ersten ...

Elektrischer Bleistiftspitzer

Die Erfindung betrifft einen elektrischen Bleistiftspitzer und gehört zum technischen Gebiet der Maschinentechnik. Der elektrische Bleistiftspitzer löst das Problem, dass die heutigen elektrischen Bleistiftspitzer beim Ausschütten der Bleistiftspäne nicht automatisch abgeschaltet werden können. Der erfindungsgemäße elektrische Bleistiftspitzer weist ein Gehäuse (1) auf, in dem ein Stromversorgungsanschluss (5) befestigt ist. Der elektrische Bleistiftspitzer weist auch eine Unterlage (3) auf, auf der das Gehäuse angebracht ist, wobei ein Versorgungskonnektor (4), der mit dem Stromversorgungsanschluss elektrisch verbunden ist, in der Unterlage angeordnet ist. Zwischen dem Gehäuse und der Unterlage ist eine Positionierungsstruktur vorgesehen, die das Gehäuse und die Unterlage in Umfangsrichtung miteinander fixiert. Die Erfindung umfasst viele Vorteile, zum Beispiel, dass beim Ausschütten der Bleistiftspäne der Bleistiftspitzer automatisch abschaltet zu können und die normale Arbeitsfunktion ...

Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung

Ein beispielhaftes Package weist ein erstes Package auf. Das erste Package weist einen ersten integrierten Schaltkreis-Die, ein Verkapselungsmaterial um den ersten integrierten Schaltkreis-Die und Umverteilungsschichten über dem Verkapselungsmaterial und dem ersten integrierten Schaltkreis-Die auf. Das Package weist außerdem ein zweites Package auf, das mittels einer Mehrzahl von funktionellen Verbindern an das erste Package gebondet ist. Die funktionellen Verbinder und die Umverteilungsschichten verbinden einen zweiten integrierten Schaltkreis-Die des zweiten Package elektrisch mit dem ersten integrierten Schaltkreis-Die. Das Package weist außerdem eine Mehrzahl von Dummy-Verbindern auf, die zwischen dem ersten Package und dem zweiten Package angeordnet sind. Ein Ende jedes der Mehrzahl von Dummy-Verbindern, das zu dem ersten Package zeigt, ist von dem ersten Package physisch getrennt.

HOCHSPANNUNGS-WIDERSTANDSBAUELEMENT

Die vorliegende Erfindung betrifft ein Hochspannungs-Widerstandsbauelement, das hohe Spannungen bei einer kleinen Anschlussfläche aufnehmen kann, und ein zugehöriges Herstellungsverfahren. Bei einigen Ausführungsformen weist das Hochspannungs-Widerstandsbauelement ein Substrat, das einen ersten Bereich mit einer ersten Dotierungsart hat, und einen Driftbereich auf, der in dem Substrat über dem ersten Bereich angeordnet ist und eine zweite Dotierungsart hat. Ein Body-Bereich, der die erste Dotierungsart hat, kontaktiert den Driftbereich seitlich. Ein Drain-Bereich, der die zweite Dotierungsart hat, ist in dem Driftbereich angeordnet, und eine Trennstruktur ist über dem Substrat zwischen dem Drain-Bereich und dem Body-Bereich angeordnet. Eine Widerstandsstruktur ist über der Trennstruktur angeordnet und hat einen Hochspannungsanschluss, der mit dem Drain-Bereich verbunden ist, und einen Niederspannungsanschluss, der mit einer Gate-Struktur über der Trennstruktur verbunden ist.

Kleinleistungs-Einzelanschluss-Pegelschieber unter Verwendung eines Abschaltsignals aus einem Ausgangsleistungsbereich und ein Verfahren zum Umwandeln eines Datensignals zwischen Leistungsbereichen

Netzwerksystem und Routingverfahren

Das Routingverfahren umfasst: Empfangen von Identifikationsinformationen von Knoten, um ein Netzwerktopologie-Diagramm zu konstruieren, und Empfangen von Supportraten von Verbindungsports durch einen Kontroller; Beobachten der Datenraten der Verbindungsports durch den Kontroller; Empfangen einer Routenplanungsanfrage durch den Kontroller; getrenntes Berechnen der Kosten der Links gemäß den Datenraten der Verbindungsports und der Supportraten der Verbindungsports nach Empfang der Routenplanungsanfrage durch den Kontroller; Suchen einer Vielzahl von Pfadkandidaten zwischen einem Quell-Ziel Paar gemäß der Routenplanungsanfrage und dem Netzwerktopologie-Diagramm durch den Kontroller; Summieren der Kosten der Links, durch jeden Pfadkandidaten passiert, um eine Summe der Linkkosten jedes Pfadkandidaten durch den Kontroller zu akquirieren; und Auswählen eines der Pfadkandidaten mit der kleinsten Summe der Linkkosten durch den Kontroller als Paketübertragungspfad zwischen dem Quell-Ziel Paar.

Kontaktstrukturen und Verfahren ihrer Ausbildung

Ausführungsformen der vorliegenden Offenbarung umfassen Kontaktstrukturen und Verfahren zum Ausbilden derselben. Eine Ausführungsform besteht aus einem Verfahren zum Ausbilden einer Halbleitervorrichtung, wobei das Verfahren das Ausbilden eines Kontaktbereichs über einem Substrat, das Ausbilden einer dielektrischen Schicht über dem Kontaktbereich und dem Substrat und das Ausbilden einer Öffnung durch die dielektrische Schicht umfasst, um Abschnitte des Kontaktbereichs freizulegen. Das Verfahren umfasst weiter das Ausbilden einer Metall-Silizid-Schicht auf den freigelegten Abschnitten des Kontaktbereichs und entlang Seitenwänden der Öffnung; und Füllen der Öffnung mit einem leitenden Material, um einen leitenden Stöpsel in der dielektrischen Schicht auszubilden, wobei der leitenden Stöpsel mit dem Kontaktbereich elektrisch verbunden ist.

Dimmerschaltung und LED-Beleuchtungseinrichtung, die die Dimmerschaltung aufweist

Die vorliegende Erfindung bezieht sich auf eine Dimmerschaltung und eine LED-Beleuchtungseinrichtung, die diese Dimmerschaltung aufweist. Die Dimmerschaltung umfasst ein Gleichrichtermodul, ein Steuerungsmodul und ein Ausgangsmodul, wobei das Steuerungsmodul ein Eingangssignal empfängt, das durch das Gleichrichtermodul gleichgerichtet ist, und das Ausgangsmodul so steuert, dass es einer Last ein Ausgangssignal entsprechend dem Eingangssignal zuführt, und die dadurch gekennzeichnet ist, dass sie weiterhin zwischen dem Steuerungsmodul und dem Ausgangsmodul ein Kompensationsmodul umfasst, das Abtastsignale aufnimmt, die den Dimmzustand der Dimmerschaltung bezeichnen, und das dem Steuerungsmodul ein Kompensationssignal entsprechend den Abtastsignalen zuführt, wobei das Steuerungsmodul dann den Wert des Ausgangssignals entsprechend dem Eingangssignal und dem Kompensationssignal ändert.

Structured light contour sensing system for measuring contour of surface has control module to control micro electro mechanical system (MEMS) mirrors based on focus quality to maintain Scheimpflug tilt condition between lens and image plane

The structured light contour sensing system has a control module and an optical system. The orientation of plane of sharp focus of the optical system comprised by lens (60) and imager (62) is described when lens plane (61) is not parallel to image plane (63). The image plane corresponds to MEMS mirror (64) that reflects light from lens into imager. The control module receives data from imager corresponding to captured light and controls the first set of MEMS mirrors based on quality of focus to maintain a Scheimpflug tilt condition between the lens plane of focus and the image plane of focus.

Zuruckziehbare Endkappe für LED-Röhre

Ausführungsformen einer Endkappe für eine LED-Röhre sind beschrieben. In einem Aspekt kann eine Endkappe für eine LED-Röhre ein Endkappengehäuse, mindestens eine elastische Komponente und eine Verbindungsanordnung enthalten. Das Endkappengehäuse kann mindestens einen Stromanschluss darauf beinhalten, der konfiguriert ist, sich mit einer externen Stromquelle zu verbinden. Die elastische Komponente kann sich im Innern des Endkappengehäuses befinden. Das Endkappengehäuse kann an einem ersten Ende der Verbindungsanordnung mittels einer ausfahrbaren Verbindung verbunden werden, und ein zweites Ende der Verbindungsanordnung gegenüber dem ersten Ende davon wird mit einem Körper der LED-Röhre durch mindestens einen Stromanschlussstecker verbunden. Der Stromanschlussstecker kann mit dem mindestens einen Stromanschluss verbunden werden, wenn die elastische Komponente gedrückt wird. Der Stromanschlussstecker kann von dem mindestens einen Stromanschluss getrennt bleiben, wenn die elastische Komponente ...

ROLLKONTROLLEINRICHTUNG FÜR EINE FAHRZEUGVERDUNKLUNG

Rollkontrolleinrichtung (1) für eine Fahrzeugverdunklung mit einer Abdeckung (10) mit einem Einbauraum, einem Getriebe (20), das in dem Einbauraum der Abdeckung (10) angeordnet ist, und einem ersten Zahnrad (21), welches drehbar in dem Einbauraum der Abdeckung (10) angebracht ist, und einem zweiten Zahnrad (22), welches drehbar in dem Einbauraum der Abdeckung (10) angebracht ist und mit dem ersten Zahnrad (21) ineinandergreift, wobei die Rollkontrolleinrichtung (1) ferner eine Einwegübertragungsanordnung (30), die an dem zweiten Zahnrad (22) befestigt ist und ein Übertragungselement (31) aufweist, das mit einem Drehlagerabschnitt (321), der an einem der beiden einander gegenüberliegenden Enden des Übertragungselements (31) ausgebildet und drehbar in dem zweiten Zahnrad (22) angebracht ist, und mit einem Schaftabschnitt (332) ausgebildet ist, der an dem anderen Ende des Übertragungselements (31) ausgebildet ist, und ein Dämpfungselement (40) umfasst, wobei das Dämpfungselement (40) in dem ...

Drahtlos ladender Kopfhörer

Ein drahtlos ladender Kopfhörer (10) enthält ein Kopfhörergehäuse (1), ein Lautsprechermodul (2) und ein ringförmiges drahtloses Lademodul (3). Das Kopfhörergehäuse (1) enthält ein vorderes Gehäuse (11) und einen Hohlraum (s), während das vordere Gehäuse (11) mehrere Schalllöcher (111) enthält. Das Lautsprechermodul (2) ist in dem Hohlraum (s) aufgenommen und den mehreren Schalllöchern (111) entsprechend angeordnet. Das ringförmige Drahtloslademodul (3) ist in dem Hohlraum (s) aufgenommen, während das ringförmige Drahtloslademodul (3) zwischen dem vorderen Gehäuse (11) und dem Lautsprechermodul (2) angeordnet ist. Dementsprechend ist ein drahtlos ladender Kopfhörer (10) in der Lage, die Wirkungen eines ausgezeichneten Entwurfs, der erleichterten Montage und der Betriebsstabilität zu erzielen.

Tragbares elektronisches Gerät sowie Autofokussierungsverfahren für eine darin vorgesehene Kamera

Tragbares elektronisches Gerät umfassend:ein Linsenmodul (102);einen Photosensor (104), wobei ein Bildabstand zwischen dem Photosensor und dem Linsenmodul vorliegt;einen g-Sensor (204), der eine Orientierung des tragbaren elektronischen Geräts detektiert und auf diese Weise eine Orientierungsinformation erzeugt;eine Speichereinheit (206), die eine Mehrzahl von Autofokus-Nachschlagetabellen (LUT_1, LUT_2, LUT_3) für unterschiedliche Orientierungen des tragbaren elektronischen Geräts speichert;eine zentrale Verarbeitungseinheit (208), die auf der Grundlage der Orientierungsinformation eine der Mehrzahl von Autofokus-Nachschlagetabellen auswählt und auf der Grundlage der ausgewählten Autofokus-Nachschlagetabelle ein Betätigungs- oder Stellsignal erzeugt; undein Fokussierungsmodul (210), das von dem Betätigungs- oder Stellsignal betätigt wird, um den Bildabstand einzustellen;dadurch gekennzeichnet, dass die in der Speichereinheit gespeicherte Mehrzahl von Nachschlagetabellen (LUT_1 - LUT_3) ...

Synchronisierungsverfahren und -vorrichtung für ein Funkbreitbandsystem in einer Interferenzumgebung

Ein Verfahren zur Synchronisation, das aufweist:Erhalten von Interferenzinformation eines Netzwerks; und Auswählen von wenigstens einem Kanal wenigstens teilweise basierend auf der Interferenzinformation zum Übertragen von Ressourceninformation über den wenigstens einen Kanal, wobei die Ressourceninformation eine Ressourcenzuweisung angibt, die wenigstens teilweise basierend auf der Interferenzinformation bestimmt wird, wobei die Position von dem wenigstens einen Kanal durch eine Synchronisierungsfolge angegeben wird, und wobei wenigstens eine von der Position des wenigstens einen Kanals und der Ressourceninformation gemäß einer Veränderung der Interferenzinformation adaptiv aktualisiert wird, wobei eine Veränderung der Interferenzinformation auf einer Abtastung eines zugrundeliegenden Spektrums festgestellt wird.

Detektionsvorrichtung, -System und Detektionsverfahren eines Drehbereiches

Verfahren der Codierung für eine tiefenbasierte Blockpartitionierungsart in dreidimensionaler oder Multiview-Videocodierung

Ein Verfahren einer Videocodierung unter Verwendung von Codierungsarten, die eine tiefenbasierte Blockpartitionierung (DBBP) in einem Multiview- oder dreidimensionalen (3D-)Videocodierungssystem aufweisen, wird offenbart. Gemäß der vorliegenden Erfindung wird, wenn die DBBP-(tiefenbasierte Blockpartition) verwendet wird, um eine aktuelle Texturcodierungseinheit zu codieren, die DBBP-Partitionsart angezeigt, sodass der Decodierer nicht komplexe Berechnungen durchführen muss, um die DBBP-Partitionsart herzuleiten. Verschiedene Beispiele einer Herleitung der DBBP-Partitionsart werden offenbart.

CONDUCTIVE PILLAR FOR SEMICONDUCTOR SUBSTRATE AND METHOD OF MANUFACTURE

An embodiment of the disclosure includes a conductive pillar on a semiconductor die. A substrate is provided. A bond pad is over the substrate. A conductive pillar is over the bond pad. The conductive pillar has a top surface, edge sidewalls and a height. A cap layer is over the top surface of the conductive pillar. The cap layer extends along the edge sidewalls of the conductive pillar for a length. A solder material is over a top surface of the cap layer. 1. A semiconductor die comprising:a substrate;a bond pad over the substrate;a conductive pillar over the bond pad, the conductive pillar having a top surface, edge sidewalls and a height;a cap layer over the top surface of the conductive pillar that extends along the edge sidewalls of the conductive pillar for a length; anda solder material over a top surface of the cap layer.2. The semiconductor die of claim 1 , wherein a ratio of the length to the height is between about 0.0022 to about 0.088.3. The semiconductor die of claim 1 , wherein the conductive pillar comprises copper claim 1 , gold claim 1 , tin claim 1 , or silver.4. The semiconductor die of claim 1 , wherein the cap layer comprises nickel claim 1 , gold claim 1 , tin claim 1 , or silver.5. The semiconductor die of claim 1 , wherein the cap layer has a thickness of about 1000 Å to about 4000 Å.6. The semiconductor die of claim 1 , further comprising a package substrate bonded to the solder material.7. The semiconductor die of claim 1 , wherein the conductive pillar comprises copper and the cap layer comprises nickel.8. A semiconductor die comprising:a substrate;a bond pad over the substrate;a protection layer over the bond pad and the substrate, the protection layer having a first opening;a buffer layer over the protection layer, the buffer layer having a second opening, wherein the first opening and the second opening form a combined opening having sidewalls and exposing a portion of the bond pad;a UBM layer lining the sidewalls of the combined ...

NETWORK VIDEOCONFERENCE EQUIPMENT AND ITS METHOD OF PROCEEDING NETWORK VIDEOCONFERENCE

A network videoconference equipment and its method of proceeding network videoconference are provided. The method implemented on a first terminal machine of a network videoconference system includes steps as follows. Directly connecting with a second terminal machine of the system when the second terminal machine requests to do so. Receiving and presenting a second location video and voice from the second terminal machine, sending a first predetermined message picture to the second terminal machine, and not sending a first location video and voice temporarily. Providing a human-machine interface on the first terminal machine for accepting an instruction of proceeding the network videoconference or not. 1. A method of proceeding network videoconference implemented on a first terminal machine of a network videoconference system , the method comprising:directly establishing a connection with a second terminal machine of the network videoconference system without waiting for any instruction of permission when the second terminal machine requests to connect with the first terminal machine;receiving a second location video and voice provided from the second terminal machine and presenting the second location video and voice on the first terminal machine, sending a first predetermined message picture to the second terminal machine to present, and not sending a first location video and voice temporarily; andproviding a human-machine interface on the first terminal machine, wherein the human-machine interface is served for accepting an instruction of proceeding the network videoconference or an instruction of rejecting the network videoconference.2. The method of proceeding network videoconference according to claim 1 , further comprises:starting to send a first location video and voice provided from the first terminal machine to the second terminal machine to present instead of the first predetermined message picture when the human-machine interface accepts the instruction ...

CONDUCTIVE PILLAR STRUCTURE

The invention relates to a bump structure of a semiconductor device. An exemplary structure for a semiconductor device comprises a substrate; a contact pad over the substrate; a passivation layer extending over the substrate having an opening over the contact pad; and a conductive pillar over the opening of the passivation layer, wherein the conductive pillar comprises an upper portion substantially perpendicular to a surface of the substrate and a lower portion having tapered sidewalls. 1. A semiconductor device comprising:a substrate;a contact pad over the substrate;a passivation layer extending over the substrate having an opening over the contact pad; anda conductive pillar over the opening of the passivation layer, wherein the conductive pillar comprises an upper portion substantially perpendicular to a surface of the substrate and a lower portion having tapered sidewalls.2. The semiconductor device of further comprisingan under-bump-metallurgy (UBM) layer between the contact pad and conductive pillar.3. The semiconductor device of claim 2 , wherein the under-bump-metallurgy (UBM) layer comprisesa first under-bump-metallurgy (UBM) sub-layer having a first width over the contact pad; anda second under-bump-metallurgy (UBM) sub-layer having a second width over the first under-bump-metallurgy (UBM) sub-layer, wherein the second width is less than the first width.4. The semiconductor device of claim 3 , wherein a difference between the first width and second width is in the range of about 0.5 to 10 μm.5. The semiconductor device of claim 3 , wherein a ratio of the first width to the second width is from about 1.01 to 1.20.6. The semiconductor device of claim 3 , wherein a thickness of the second under-bump-metallurgy (UBM) sub-layer is in the range of about 4000 and 6000 angstroms.7. The semiconductor device of claim 3 , wherein a ratio of a thickness of the first under-bump-metallurgy (UBM) sub-layer to a thickness of the second under-bump-metallurgy (UBM) sub- ...

Display Module

A display module having an improved assembly structure is provided. The display module includes a frame, a display panel, and a glue. The frame has a side wall and a supporting part, wherein the supporting part has a supporting surface and the side wall is formed on the periphery of the supporting surface. A groove is formed on the supporting surface adjacent to the side wall and is distributed along the side wall. The display panel is disposed within the frame and has a bottom face and a side face. The bottom face is supported by the supporting surface of the supporting part. The side face faces the side wall and forms a gap with the side wall. The glue is filled in the gap and adheres the side wall to the side face.

LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR FORMING LIQUID CRYSTAL LAYER THEREOF

A liquid crystal display panel includes a transistor array substrate, a color filter substrate, a liquid crystal layer, and a sealant material. The transistor array substrate includes a transparent substrate, a transistor array, and a plurality of peripheral wires. The transparent substrate has a display region and a non-display region, and the non-display region is located beside the display region. The transistor array is disposed in the display region. The peripheral wires are disposed in the non-display region and electrically connected with the transistor array. A transmittance of the non-display region is less than 30%. The liquid crystal layer is disposed between the color filter substrate and the transistor array substrate. The sealant material is disposed in the non-display region and connected between the color filter substrate and the transistor array substrate. The sealant material surrounds the liquid crystal layer. 1. A liquid crystal display panel , comprising: a transparent substrate, having a display region and a non-display region, wherein the non-display region is located beside the display region;', 'a transistor array, disposed in the display region; and', 'a plurality of peripheral wires, disposed in the non-display region and electrically connected with the transistor array, wherein a transmittance of the non-display region is less than 30%;, 'a transistor array substrate, comprisinga color filter substrate;a liquid crystal layer, disposed between the color filter substrate and the transistor array substrate; anda sealant material, disposed in the non-display region and connected between the color filter substrate and the transistor array substrate, wherein the sealant material surrounds the liquid crystal layer.2. The liquid crystal display panel according to claim 1 , wherein a wire width of each of the peripheral wires is longer than or equal to 50 micrometers.3. The liquid crystal display panel according to claim 1 , wherein a shape of the ...

DISPLAY SUBSTRATE HAVING APERIODICALLY ARRANGED SPACERS

A display substrate includes a plate and a plurality of spacers. The plate has a plate surface, and the plate surface is divided into a central region and a peripheral region, wherein the peripheral region surrounds the central region. The spacers are disposed on the plate surface in an aperiodic arrangement manner. A number of the spacers located in the central region is M, and a number of the spacers located in the peripheral region is N. An area of the central region is X, and an area of the peripheral region is Y. X, Y, M, and N satisfy the following mathematical expression: 2. The display substrate having aperiodically arranged spacers according to claim 1 , wherein a shape of the spacer is substantially a column.3. The display substrate having aperiodically arranged spacers according to claim 2 , wherein each spacer has a top surface and a bottom surface; the top surface is opposite to the bottom surface claim 2 , and the bottom surface contacts the plate surface; and each spacer gradually narrows from the bottom surface to the top surface.4. The display substrate having aperiodically arranged spacers according to claim 3 , wherein an area of the top surface of one spacer is smaller than an area of the top surface of another spacer.5. The display substrate having aperiodically arranged spacers according to claim 2 , wherein a height of one spacer is smaller than a height of another spacer.6. The display substrate having aperiodically arranged spacers according to claim 1 , wherein the spacers are a plurality of photo spacers.7. The display substrate having aperiodically arranged spacers according to claim 1 , wherein the plate is a color filter substrate.8. The display substrate having aperiodically arranged spacers according to claim 1 , wherein the plate is an active component array substrate.9. The display substrate having aperiodically arranged spacers according to claim 1 , wherein M≧N.10. The display substrate having aperiodically arranged spacers ...

Method and Apparatus of Slice Grouping for High Efficiency Video Coding

In the H.264/AVC standard, one of the new characteristics is the possibility of dividing an image in regions called slice groups. The use of slice groups provides various possible advantages such as prioritized transmission, error resilient transmission, and etc. The slice groups can be formed by flexible macroblock ordering (FMO), where each picture can be divided into slice groups in different scan patterns of the macroblocks. In the high efficiency video coding (HEVC) under development, a more flexible block structure, called coding unit (CU), is used as the unit to process video data. The picture is first divided into largest CUs (LCUs) and each LCU is adaptively split into smaller CUs using a quadtree until leaf CUs are reached. In the current HEVC development, there is neither slice nor slice group structure being considered. The LCU size used for HEVC is 16 times as large as the macroblock size used in the H.264/AVC standard. Therefore, it is very desirable to develop slice and slice group structure suited for HEVC to offer various benefits of error resilience, parallel processing, reduced line (row) buffer requirement, and etc. Accordingly, slice group types including raster scan type, vertical stripe type, regions of interest type and full flexibility type are developed for HEVC. Furthermore, various syntax elements are incorporated in the sequence header or the picture header to convey information associated with the slice group structure. 1. A method for coding of video pictures , wherein each of the video pictures is divided into a plurality of LCUs (largest coding units) , the method comprising:partitioning each of the video pictures into two or more slice groups according to a slice group type, wherein each of said two or more slice groups comprises one or more member LCUs of the plurality of LCUs and said wherein said each of said two or more slice groups is divided into one or more slices;processing said each of said two or more slice groups to ...

Apparatus and Method for High Efficiency Video Coding Using Flexible Slice Structure

An apparatus and method for video coding based on flexible slice structure are disclosed. In the recent high efficiency video coding (HEVC) development, the slice may contain multiple LCUs instead of macroblocks. The LCU size being considered is 64×64 pixels which is much larger than the macroblock size of 16×16 pixels. Compared with the macroblock aligned slice for H.264, the LCU-aligned slice for HEVC does not provide enough granularities for dividing video frames. Consequently, a flexible slice structure is developed where slice partition is based on smaller coding units. In the flexible slice structure, the first LCU and the last LCU of the slice are allowed to be a fractional LCU, which is derived from a whole LCU using quadtree partition. Syntax elements are also developed to enable conveyance of flexible slice structure between an encoder and a decoder efficiently. 1. A method for video coding , the method comprising:partitioning video input data into largest coding units (LCUs);configuring a slice to include a plurality of LCUs, having a first LCU and a last LCU; wherein the first LCU and the last LCU are selected from a group consisting of a fractional LCU and a whole LCU and wherein the fractional LCU is formed by partitioning the whole LCU into leaf CUs according to a quadtree;applying video coding to the slice to generate compressed video data for the slice;generating a slice layer bitstream comprising the compressed video data for the slice; andgenerating a video bitstream comprising the slice layer bitstream.2. The method of claim 1 , wherein the step of generating video bitstream further comprising a step of incorporating a first flag at a sequence level to indicate whether slice boundaries are LCU-aligned or non-LCU aligned.3. The method of claim 1 , wherein the step of generating video bitstream further comprising a step of incorporating a first flag at a sequence level to indicate whether an end_of_slice_flag is used for context-based adaptive ...

Method for controlling bmc having customized sdr

A Baseboard Management Controller (BMC) controlling method includes the steps of dividing a memory of a BMC into an original region and customized region, in which the original region includes at least one original sensor data record (SDR) and original platform event filter (PEF) corresponding to each other; providing an instruction set to at least one external system, in which the external system manages at least one customized SDR and customized PEF corresponding to each other in the customized region through the instruction set; polling the original SDR in the original region and the customized SDR in the customized region; determining whether values of the SDRs obtained through polling conform to a plurality of critical values individually corresponding to the SDRs; and obtaining a processing policy according to the corresponding PEF when at least one value of the SDR does not conform to the corresponding critical value.

Anticorrosion layer and manufacturing method thereof

The present invention relates to an anticorrosion layer and a manufacturing method thereof, wherein the anticorrosion layer is capable of being coated onto the surface of a substrate for preventing the substrate surface from corrosion, the anticorrosion layer comprises: a polymer material layer, coated on the substrate surface; and a continuous rough surface layer, formed on the surface of the polymer material layer, wherein the continuous rough surface layer has a surface roughness great than 10 nm. Moreover, through the manufacturing method, a protective layer (the anticorrosion layer) with excellent anticorrosion efficiency and low pollution property can be rapidly and massively formed on the substrate surface by way of using a replica mold.

Hybrid codec apparatus and method for data trasnferring

In a hybrid codec apparatus for data broadcasting, an encoder divides a source file into N sections, generates N principal encoded data after coding on a first finite field and k additional encoded data after coding on a second finite field, then transmits a group of coefficient encoded data and the N+k encoded data to a decoder. The decoder merges the group of coefficient encoded data and the N+k encoded data, and decodes the N principal encoded data on the first finite field. When the decoder fails to decode the N principal encoded data, the decoder uses the k additional encoded data to assist the data decoding on the second finite field. After the decoding, a recovered source file is produced.

MOBILE COMMUNICATION DEVICE AND METHOD FOR TRANSCEIVING DATA AND VOICE THEREOF

A mobile communication device and a method for transceiving data and voice thereof are proposed. The mobile communication device includes a receiver, a first antenna module, and a second antenna module. The receiver is used to output voice. The first antenna module is disposed in the mobile communication device at a first side close to the receiver, and is used to transceive data of a first wireless communication system or a second wireless communication system. The second antenna module is disposed at a second side opposite to the first side, and is used to transceive voice of the first wireless communication system. A first distance between the first antenna module and the receiver is less than a second distance between the second antenna module and the receiver. 1. A mobile communication device , adapted to transceive voice and data , the mobile communication device comprising:a receiver, configured to output voice;a first antenna module, disposed on the mobile communication device at a first side close to the receiver, configured to transceive data of a first wireless communication system or a second wireless communication system; anda second antenna module, disposed at a second side opposite to the first side, configured to transceive voice of the first wireless communication system, wherein a first distance between the first antenna module and the receiver is less than a second distance between the second antenna module and the receiver.2. The mobile communication device as claimed in claim 1 , wherein the first antenna module is configured to transceive data of the second wireless communication system claim 1 , and when a received signal strength of the second wireless communication system is lower than a predetermined value claim 1 , the first antenna module is changed to transceive data of the first wireless communication system.3. The mobile communication device as claimed in claim 1 , wherein the second antenna module further receives data of the first ...

TWO-DIMENSIONAL MULTI-PRODUCTS MULTI-TOOLS ADVANCED PROCESS CONTROL

The present disclosure provides a method. The method includes gathering advanced process control (APC) data from a subset of available wafers and a subset of available processing chambers. The method includes establishing a matrix that contains a plurality of cells. The cells each correspond to one of the available wafers and one of the available processing chambers. The matrix is partially filled by populating cells for which the APC data has been gathered. The method includes determining a plurality of chamber-coverage-rate (CCR) parameters associated with the matrix. The method includes optimizing the CCR parameters through an iteration process to obtain optimized CCR parameters. The method includes predicting an APC data value for a designated cell of the matrix based on the optimized CCR parameters. The designated cell is an empty cell before the predicting and is populated by the predicting. 1. A method , comprising:gathering advanced process control (APC) data from a subset of available wafers and a subset of available processing chambers;establishing a matrix that contains a plurality of cells, the cells each corresponding to one of the available wafers and one of the available processing chambers, wherein the establishing the matrix includes partially filling the matrix by populating cells for which the APC data has been gathered;determining a plurality of chamber-coverage-rate (CCR) parameters associated with the matrix;optimizing the CCR parameters through an iteration process to obtain optimized CCR parameters; andpredicting an APC data value for a designated cell of the matrix based on the optimized CCR parameters, the designated cell being an empty cell before the predicting and being populated by the predicting.2. The method of claim 1 , further including performing a semiconductor fabrication process for the wafer in the processing chamber that correspond to the designated cell.3. The method of claim 1 , further including predicting APC data values ...

ELECTRONIC DEVICE AND LIGHT-GUIDING STRUCTURE THEREOF

An electronic device is disclosed, which includes a housing, a touch pad structure, and a light-guiding structure. The light-guiding structure includes a light-guiding plate and a plurality of light-emitting units. The light-guiding plate has a main body and a thru-opening formed on the main body. The main body has a pair of opposing first edge portions and a pair of opposing second edge portions. A light-guiding member is formed on the main body around the thru-opening. The light-emitting units are disposed on or beyond the light-guiding pate and around the light-guiding member and illuminate toward the first and second edge portions. The touch pad structure is received in the thru-opening and surrounded by the light-guiding member. The touch pad structure and the light-guiding member are exposed through a slot of the housing. 1. An electronic device , comprising:a housing having a slot;a touch pad structure; and a light-guiding plate including a main body, the main body having a thru-opening formed thereon, wherein the main body has a pair of opposing first edge portions and a pair of opposing second edge portions, wherein the thru-opening is defined by the pair of first edge portions and the pair of second edge portions.', 'a light-guiding member disposed on a surface of the main body around the thru-opening; and', 'a plurality of light-emitting units disposed around the light-guiding member and corresponding to the first and the second edge portions for emitting light toward the first and the second edge portions respectively;, 'a light-guiding structure, comprisingwherein at least a portion of the touch pad structure is received in the thru-opening and surrounded by the light-guiding member, and at least a portion of the touch pad structure and the light-guiding member are exposed through the slot of the housing.2. The electronic device of claim 1 , wherein a plurality of slits are formed on the main body and between the light-guiding member and the light- ...

Led package structure for increasing the light uniforming effect

A LED package structure for increasing the light uniforming effect includes a substrate unit, a light emitting unit, a first package unit, and a second package unit. The substrate unit includes at least one substrate body. The light emitting unit includes at least one light emitting element disposed on the at least one substrate body and electrically connected to the at least one substrate body. The first package unit includes a first package resin body formed on the at least one substrate body to cover the at least one light emitting element. The second package unit includes a second package resin body formed on the at least one substrate body to cover the first package resin body. The second package resin body is a light uniforming resin body having a light diffusing material mixed therein, and the second package resin body has an exposed light uniforming surface formed thereon.

METHOD AND SYSTEM FOR MONITORING AND RECORDING VIRAL INFECTION PROCESS AND SCREENING FOR AGENTS THAT INHIBIT VIRUS INFECTION

The present invention relates to a method for monitoring and recording a viral infection process, which is characterized by providing a microcantilever detection device, which comprises a microcantilever comprising a contact area having an macromolecular material attached thereon; loading host cells to the contact area to allow the host cells to be attached to the macromolecular material; loading virus to the contact area to make the virus to contact the host cells attached thereto whereby a deflection level of the microcantilever is produced; and recording the deflection level in a time course manner so as to obtain a deflection curve that can be used as a basis for monitoring and recording the viral infection process. The method of the invention can also be used for screen for an agent that inhibits virus infection. 1. A method for monitoring and recording a viral infection process , comprising:(a) providing a microcantilever detection device, which comprises a microcantilever comprising a contact area having a macromolecular material attached thereon; wherein the macromolecular material is hydrophilic and biocompatible;(b) loading host cells to the contact area to allow the host cells to be attached to the macromolecular material, and washing the contact area to remove unattached cells;(c) loading a sample containing a virus capable of infecting the host cells to the contact area to allow the virus to contact and infect the host cells attached thereto, and washing the contact area to remove free virus that does not infect the host cells, whereby the microcantilever causes a deflection level;(d) measuring the deflection level of the microcantilever in a time course manner during a period of time so as to give a deflection curve; and(e) monitoring and recording an infection process of the virus in the host cells based on the deflection curve, in which when a continued increase of the deflection level appears, it indicates that the virus replicates in the host cells ...

METHOD FOR PRODUCING EPOXIDIZED POLYMER

The present invention discloses a method for producing an epoxidized polymer. The method comprises the steps of: (1) providing a polymer solution containing a polymer having a conjugated diene group; (2) providing a catalyst solution dissolved in the polymer solution, the catalyst solution containing a transition metal ion and a ligand for bonding to the transition metal ion, the transition metal ion being selected from the group consisting of Ti, Mn, V, Mo, W and any combination thereof; and (3) epoxidizing double bonds of the conjugated diene group to produce the epoxidized polymer by providing an epoxidizing agent dissolved in the polymer solution containing the catalyst solution, wherein the epoxidizing agent is meta-chloroperoxybenzoic acid (mCPBA) or analogues thereof. 1. A method for producing an epoxidized polymer , comprising the steps of:(1) providing a polymer solution containing a polymer having a conjugated diene group;(2) providing a catalyst solution dissolved in the polymer solution, the catalyst solution containing a transition metal ion and a ligand for bonding to the transition metal ion, the transition metal ion being selected from the group consisting of Ti, Mn, V, Mo, W and any combination thereof; and(3) epoxidizing double bonds of the conjugated diene group to produce the epoxidized polymer by providing an epoxidizing agent dissolved in the polymer solution containing the catalyst solution, wherein the epoxidizing agent is meta-chloroperoxybenzoic acid (mCPBA) or analogues thereof.2. The method according to claim 1 , wherein the step (3) further comprises: the transformation rate for transforming the double bond contained in the conjugated diene group into epoxy group being 5% to 60%.3. The method according to claim 1 , wherein the step (3) further comprises: the total weight-average molecular weight of the epoxidized polymer being 5 claim 1 ,000 to 500 claim 1 ,000.4. The method according to claim 1 , wherein the step (2) further comprises: ...

STICKY NOTE PAD

A sticky note pad includes a stack of note sheets. Each of the note sheets includes: a substrate having a writing face and a back face opposite to the writing face, the back face having a central portion and a peripheral portion surrounding the central portion; and an adhesive layer positioned on the central portion of the back face. 1. A sticky note pad , comprising: a substrate having a writing face and a back face opposite to said writing face, said back face having a central portion and a peripheral portion surrounding said central portion; and', 'an adhesive layer positioned on said central portion of said back face., 'a stack of note sheets each of which includes2. The sticky note pad of claim 1 , wherein said adhesive layer covers an entire area of said central portion of said back face.3. The sticky note pad of claim 1 , wherein said central portion of said back face includes a non-adhesion region and an adhesion region that is disposed between said non-adhesion region and said peripheral portion and that surrounds said non-adhesion region claim 1 , said adhesive layer being formed on an entire area of said adhesion region of said central portion of said back face.4. The sticky notepad of claim 1 , wherein said central portion includes a looped boundary claim 1 , a plurality of adhesion regions that are spaced apart along said looped boundary claim 1 , and a non-adhesion region formed among said adhesion regions.5. The sticky note pad of claim 1 , wherein said adhesive layer includes a plurality of colloid particles having an average particle size ranging from 30 to 120 microns.6. The sticky note pad of claim 1 , wherein said adhesive layer includes a non-particle adhesive gel.7. The sticky note pad of claim 1 , wherein the percentage of an area of said central portion ranges from 20% to 99% based on an area of said back face.8. The sticky note pad of claim 1 , wherein said peripheral portion has a periphery claim 1 , said central portion having a looped ...

PHARMACEUTICAL COMPOSITIONS

The present invention discloses a pharmaceutical polymer and a method for quenching free radicals. Said pharmaceutical polymer comprises a glycopeptides and an aminothiol moiety which covalently bonds together. The disclosed pharmaceutical polymer and method can be applied before or after the occurrence of radiation exposure. 1. A pharmaceutical polymer , comprising:a glycopeptide, having a polypeptide and at least one glycoside moiety;wherein said at least one glycoside moiety covalently bonds to said polypeptide; andan aminothiol moiety, having at least one amino group;wherein said at least one amino group of said aminothiol moiety covalently bonds to said glycopeptide.2. The pharmaceutical polymer according to claim 1 , wherein said polypeptide has at least one carboxylic acid group.3. The pharmaceutical polymer according to claim 2 , wherein said at least one glycoside moiety covalently bonds to said at least one carboxylic acid group of said polypeptide.4. The pharmaceutical polymer according to claim 2 , wherein said at least one amino group of said aminothiol moiety covalently bonds to said at least one carboxylic acid group of said polypeptide.5. The pharmaceutical polymer according to claim 1 , wherein said polypeptide has at least one subunit comprising a glutamic acid claim 1 , an aspartic acid or a combination thereof.6. The pharmaceutical polymer according to claim 1 , wherein said polypeptide comprises poly(glutamic acid) claim 1 , poly(aspartic acid) claim 1 , or a combination thereof.7. The pharmaceutical polymer according to claim 1 , pharmaceutical polymer has a molecular weight of 6 claim 1 ,300˜12 claim 1 ,000 daltons.8. The pharmaceutical polymer according to claim 2 , wherein said at least one glycoside moiety has at least one amino group.9. The pharmaceutical polymer according to claim 8 , wherein said at least one amino group of said at least one glycoside moiety covalently bonds to said at least one carboxylic acid group of said polypeptide. ...

Forming Wafer-Level Chip Scale Package Structures with Reduced number of Seed Layers

A method includes forming a passivation layer over a metal pad, which is overlying a semiconductor substrate. A first opening is formed in the passivation layer, with a portion of the metal pad exposed through the first opening. A seed layer is formed over the passivation layer and to electrically coupled to the metal pad. The seed layer further includes a portion over the passivation layer. A first mask is formed over the seed layer, wherein the first mask has a second opening directly over at least a portion of the metal pad. A PPI is formed over the seed layer and in the second opening. A second mask is formed over the first mask, with a third opening formed in the second mask. A portion of a metal bump is formed in the third opening. After the step of forming the portion of the metal bump, the first and the second masks are removed. 1. A method comprising:forming a passivation layer over a metal pad, wherein the metal pad is further overlying a semiconductor substrate;forming a first opening in the passivation layer, wherein a portion of the metal pad is exposed through the first opening;forming a seed layer over the passivation layer, wherein the seed layer is electrically coupled to the metal pad;forming a first mask over the seed layer, wherein the first mask comprises a second opening, with the second opening being directly over at least a portion of the metal pad;forming a post-passivation interconnect (PPI) over the seed layer and in the second opening;forming a second mask over the first mask;forming a third opening in the second mask;forming at least a portion of a metal bump in the third opening; andafter the step of forming the portion of the metal bump, removing the first and the second masks.2. The method of claim 1 , wherein the first and the second masks are photo resists.3. The method of claim 1 , wherein the first and the second masks are in physical contact with each other.4. The method of further comprising claim 1 , after the step of removing ...

Distributed current blocking structures for light emitting diodes

An LED device includes a strip-shaped electrode, a strip-shaped current blocking structure and a plurality of distributed current blocking structures. The current blocking structures are formed of an insulating material such as silicon dioxide. The strip-shaped current blocking structure is located directly underneath the strip-shaped electrode. The plurality of current blocking structures may be disc shaped portions disposed in rows adjacent the strip-shaped current blocking structure. Distribution of the current blocking structures is such that current is prevented from concentrating in regions immediately adjacent the electrode, thereby facilitating uniform current flow into the active layer and facilitating uniform light generation in areas not underneath the electrode. In another aspect, current blocking structures are created by damaging regions of a p-GaN layer to form resistive regions. In yet another aspect, current blocking structures are created by etching away highly doped contact regions to form regions of resistive contact between conductive layers.

Three-Dimensional Integrated Circuit (3DIC) Formation Process

A method includes performing a laser grooving to remove a dielectric material in a wafer to form a trench, wherein the trench extends from a top surface of the wafer to stop at an intermediate level between the top surface and a bottom surface of the wafer. The trench is in a scribe line between two neighboring chips in the wafer. A polymer is filled into the trench and then cured. After the step of curing the polymer, a die saw is performed to separate the two neighboring chips, wherein a kerf line of the die saw cuts through a portion of the polymer filled in the trench. 1. A method comprising:performing a laser grooving to remove a low-k dielectric material in a wafer to form a trench, wherein the trench extends from a top surface of the wafer to stop at an intermediate level between the top surface and a bottom surface of the wafer, and wherein the trench is in a scribe line between two neighboring chips in the wafer;filling a polymer into the trench;curing the polymer; andafter the step of curing the polymer, performing a die saw to separate the two neighboring chips, wherein a kerf line of the die saw cuts through a portion of the polymer filled in the trench and wherein a portion of the polymer at a bottom end of the trench is embedded within a semiconductor substrate of the wafer after the die saw.2. The method of claim 1 , wherein after the step of performing the laser grooving claim 1 , a semiconductor substrate of the wafer is exposed through the trench.3. The method of claim 1 , wherein the trench has a first width claim 1 , and wherein the kerf line has a second width smaller than the first width.4. The method of claim 1 , wherein after the two neighboring chips are separated by the step of die saw claim 1 , each of the two neighboring chips comprises a remaining portion of the polymer that is filled in the trench claim 1 , and wherein an edge of the low-k dielectric material in the each of the two neighboring chips is covered by the remaining portion ...

METHOD FOR VIDEO CODING

A method for video coding is provided. The method includes retrieving a video frame, determining a maximal number of reference frames for the video frame, determining a search window size according to the maximal number of reference frames, and performing prediction encoding on the video frame according to the maximal number of reference frames and the search window size. 1. A method for video coding , comprising:retrieving a video frame;determining a maximal number of reference frames for the video frame;determining a search window size according to the maximal number of reference frames; andperforming prediction encoding on the video frame according to the maximal number of reference frames and the search window size.2. The method for claim 1 , wherein the search window size is inversely proportional to the maximal number of reference frames.3. The method for claim 1 , wherein the determination of the maximal number of reference frames comprises assigning all reference frames successive to an instantaneous decoder refresh (IDF) frame in a group of pictures as the reference frames of the video frame.4. The method for claim 1 , further comprising detecting a scene changed frame having a scene change claim 1 , wherein the determination of the maximal number of reference frames comprises assigning all reference frames successive to the scene changed frame as the reference frames of the video frame.5. The method for claim 1 , wherein the prediction encoding is predictive or bi-predictive encoding. This application is a Divisional of pending U.S. patent application Ser. No. 12/052,038, filed Mar. 20, 2008, and entitled “Method for Video Coding”, the entirety of which is incorporated by reference herein.1. Field of the InventionThe invention relates in general to video coding, and in particular, to a method of motion estimation for video coding.2. Description of the Related ArtBlock-based video coding standards such as MPEG 1/2/4 and H.26x achieve data compression by ...

TARGET-BASED DUMMY INSERTION FOR SEMICONDUCTOR DEVICES

The present disclosure provides integrated circuit methods for target-based dummy insertion. A method includes providing an integrated circuit (IC) design layout, and providing a thermal model for simulating thermal effect on the IC design layout, the thermal model including optical simulation and silicon calibration. The method further includes providing a convolution of the thermal model and the IC design layout to generate a thermal image profile of the IC design layout, defining a thermal target for optimizing thermal uniformity across the thermal image profile, comparing the thermal target and the thermal image profile to determine a difference data, and performing thermal dummy insertion to the IC design layout based on the difference data to provide a target-based IC design layout. 1. An integrated circuit method , comprising:providing an integrated circuit (IC) design layout;providing a thermal model for simulating thermal effect on the IC design layout, the thermal model including optical simulation and silicon calibration;providing a convolution of the thermal model and the IC design layout to generate a thermal image profile of the IC design layout;defining a thermal target for optimizing thermal uniformity across the thermal image profile;comparing the thermal target and the thermal image profile to determine a difference data; andperforming thermal dummy insertion to the IC design layout based on the difference data to provide a target-based IC design layout.2. The method of claim 1 , wherein the optical simulation includes rigorous coupled-wave analysis (RCWA) optical simulation.3. The method of claim 1 , wherein defining the thermal target includes defining an absorption target claim 1 , a reflectivity target claim 1 , and/or a pattern-density target for the IC design layout.4. The method of claim 1 , wherein performing thermal dummy insertion to the IC design layout follows a model-based rule.5. The method of claim 4 , wherein performing thermal ...

Packaging Methods and Structures for Semiconductor Devices

Packaging methods and structures for semiconductor devices are disclosed. In one embodiment, a packaged semiconductor device includes a redistribution layer (RDL) having a first surface and a second surface opposite the first surface. At least one integrated circuit is coupled to the first surface of the RDL, and a plurality of metal bumps is coupled to the second surface of the RDL. A molding compound is disposed over the at least one integrated circuit and the first surface of the RDL. 1. A packaged semiconductor device , comprising;a redistribution layer (RDL), the RDL comprising a first surface and a second surface opposite the first surface;at least one integrated circuit coupled to the first surface of the RDL;a plurality of metal bumps coupled to the second surface of the RDL; anda molding compound disposed over the at least one integrated circuit and the first surface of the RDL.2. The packaged semiconductor device according to claim 1 , wherein the at least one integrated circuit comprises a substrate with a plurality of through-substrate vias (TSVs) formed therein claim 1 , wherein the at least one integrated circuit comprises at least one first integrated circuit claim 1 , further comprising at least one second integrated circuit disposed over at least a portion of the at least one first integrated circuit claim 1 , portions of the at least one second integrated circuit being electrically coupled to portions of the at least one first integrated circuit claim 1 , to the RDL claim 1 , or to both the at least one first integrated circuit and the RDL.3. The packaged semiconductor device according to claim 1 , wherein the at least one integrated circuit comprises at least one first integrated circuit claim 1 , further comprising at least one second integrated circuit disposed over at least the RDL claim 1 , the at least one second integrated circuit being electrically coupled to the RDL by a plurality of connections disposed in the molding compound between the ...

Monopole Antenna and Electronic Device

A monopole antenna for an electronic device includes a grounding element electrically connected to a ground, a radiating element including a first radiator and a second radiator for transmitting and receiving a wireless signal of a first frequency band, a coupling element electrically connected to the second radiator for transmitting and receiving a wireless signal of a second frequency band, and a feed-in element electrically connected between the second radiator of the radiating element and the grounding element for transmitting the wireless signals of the first frequency band and the second frequency band. 1. A monopole antenna , for an electronic device , comprising:a grounding element, electrically connected to a ground;a radiating element, including a first radiator and a second radiator, for transmitting and receiving a wireless signal of a first frequency band;a coupling element, electrically connected to the second radiator of the radiating element, for transmitting and receiving a wireless signal of a second frequency band; anda feed-in element, electrically connected between the second radiator of the radiating element and the grounding element, for transmitting the wireless signals of the first frequency band and the second frequency band.2. The monopole antenna of claim 1 , wherein the first radiator of the radiating element comprises:a long side;a short side, electrically connected between the long side and the second radiator.3. The monopole antenna of claim 2 , wherein the long side is substantially perpendicular to the short side.4. The monopole antenna of claim 2 , wherein widths of the long side and the short side relate to a housing of the electronic device.5. The monopole antenna of claim 2 , wherein the coupling element extends along the long side from the second radiator.6. The monopole antenna of claim 1 , wherein the second radiator of the radiating element conforms to a meander shape.7. The monopole antenna of claim 1 , wherein the second ...

Apparatus and Methods for Molding Die on Wafer Interposers

Methods and apparatus for performing molding on die on wafer interposers. A method includes receiving an interposer assembly having a die side and an opposite side including two or more integrated circuit dies mounted on the die side of the interposer, the interposer assembly having spaces formed on the die side of the interposer between the two or more integrated circuit dies; mounting at least one stress relief feature on the die side of the interposer assembly in one of the spaces between the two or more integrated circuit dies; and molding the integrated circuit dies using a mold compound, the mold compound surrounding the two or more integrated circuit dies and the at least one stress relief feature. An apparatus is disclosed having integrated circuits mounted on a die side of an interposer, stress relief features between the integrated circuits and mold compound over the integrated circuits. 1. A method , comprising:receiving an interposer assembly having a die side and an opposite side including two or more integrated circuit dies mounted on the die side of the interposer assembly, the interposer assembly having spaces between the two or more integrated circuit dies;mounting at least one stress relief feature on the die side of the interposer assembly in one of the spaces between the two or more integrated circuit dies; andmolding the integrated circuit dies using a mold compound, the mold compound surrounding the two or more integrated circuit dies and the at least one stress relief feature.2. The method of and further comprising:curing the mold compound.3. The method of and further comprising:backgrinding the interposer assembly to thin the opposite side of the interposer assembly.4. The method of claim 1 , wherein the interposer assembly comprises a silicon wafer interposer.5. The method of claim 1 , wherein mounting at least one stress relief feature on the die side of the interposer assembly further comprises:dispensing a low modulus material on the die ...

Light emitting devices having light coupling layers with recessed electrodes

A light emitting device comprises a first layer of an n-type semiconductor material, a second layer of a p-type semiconductor material, and an active layer between the first layer and the second layer. A light coupling structure is disposed adjacent to one of the first layer and the second layer. In some cases, the light coupling structure is disposed adjacent to the first layer. An orifice formed in the light coupling structure extends to the first layer. An electrode formed in the orifice is in electrical communication with the first layer.

Packaging Process Tools and Packaging Methods for Semiconductor Devices

Packaging process tools and packaging methods for semiconductor devices are disclosed. In one embodiment, a packaging process tool for semiconductor devices includes a mechanical structure including a frame. The frame includes a plurality of apertures adapted to retain a plurality of integrated circuit dies therein. The frame includes at least one hollow region. 1. A packaging process tool for semiconductor devices , comprising:a mechanical structure comprising a frame including a plurality of apertures adapted to retain a plurality of integrated circuit dies therein, wherein the frame comprises at least one hollow region.2. The packaging process tool according to claim 1 , wherein the mechanical structure comprises a jig.3. The packaging process tool according to claim 2 , wherein the frame of the mechanical structure includes a first side claim 2 , a second side opposite the first side claim 2 , and a plurality of connecting members coupled between the first side and the second side at edges of the first side and the second side.4. The packaging process tool according to claim 3 , wherein the first side claim 3 , the second side claim 3 , and the plurality of connecting members of the frame comprise a thickness of about 0.1 mm to about 10 mm.5. The packaging process tool according to claim 3 , wherein the first side claim 3 , the second side claim 3 , and the plurality of connecting members of the frame comprise stainless steel claim 3 , aluminum claim 3 , ceramic claim 3 , rubber claim 3 , epoxy claim 3 , a plastic polymer claim 3 , or combinations thereof.6. The packaging process tool according to claim 3 , wherein the frame further comprises at least one support member coupled between the first side and the second side or between opposing connecting members.7. The packaging process tool according to claim 6 , wherein the at least one support member of the frame is disposed substantially perpendicular to the first side and the second side or to the opposing ...

Process for Forming Package-on-Package Structures

A device includes an inter-layer dielectric, a device die under the inter-layer dielectric; and a die-attach film under the inter-layer dielectric and over the device die, wherein the die-attach film is attached to the device die. A plurality of redistribution lines includes portions level with the die-attach film. A plurality of Z-interconnects is electronically coupled to the device die and the plurality of redistribution lines. A polymer-comprising material is under the inter-layer dielectric. The device die, the die-attach film, and the plurality of Z-interconnects are disposed in the polymer-comprising material. 1. A device comprising:an inter-layer dielectric;a first device die under the inter-layer dielectric;a die-attach film under the inter-layer dielectric and over the first device die, wherein the die-attach film is attached to the device die;a first plurality of redistribution lines comprising first portions level with the die-attach film;a first plurality of Z-interconnects electronically coupled to the device die and the first plurality of redistribution lines; anda first polymer-comprising material under the inter-layer dielectric, wherein the first device die, the die-attach film, and the first plurality of Z-interconnects are disposed in the first polymer-comprising material.2. The device of claim 1 , wherein a top surface of the die-attach film contacts a bottom surface of the inter-layer dielectric.3. The device of claim 1 , wherein the first plurality of redistribution lines further comprises second portions extending into the inter-layer dielectric claim 1 , wherein top surfaces of the first plurality of redistribution lines and a top surface of the inter-layer dielectric form a planar surface.4. The device of further comprising:a second plurality of redistribution lines electrically coupled to the first plurality of Z-interconnects, wherein the first and the second plurality of redistribution lines are on opposite sides of the first plurality ...

Package-On-Package (PoP) Structure and Method

A package-on-package (PoP) structure comprises a first package and a second package. The first package comprises a first die, a second die, and a core material. The core material has a first surface and a second surface. A first redistribution layer (RDL) is on the first surface, and a second RDL is on the second surface. The first die is disposed in the core material between the first surface and the second surface. The second die is coupled to one of the first RDL and the second RDL. The second package comprises a third die and an interposer. The interposer has a first side and a second side. The third die is coupled to the second side of the interposer. The first package is coupled to the second package by first electrical connectors coupled to the second side of the interposer and the first RDL. 1. A package-on-package (PoP) structure comprising:a first package comprising a first die, a second die, and a first core material, the first core material having a first surface and a second surface opposite the first surface, a first redistribution layer (RDL) of the first package being on the first surface of the first core material, and a second RDL of the first package being on the second surface of the first core material, the first die being disposed in the first core material between the first surface of the first core material and the second surface of the first core material, the second die being coupled to one of the first RDL of the first package and the second RDL of the first package; anda second package comprising a third die and an interposer, the interposer having a first side and a second side opposite the first side, the third die being coupled to the second side of the interposer, the first package being coupled to the second package by first electrical connectors coupled to the second side of the interposer and the first RDL of the first package.2. The PoP structure of claim 1 , wherein the second die is coupled to the first RDL claim 1 , a thermal ...

Method and Apparatus for In-Loop Filtering

A method and apparatus for in-loop processing of reconstructed video are disclosed. The reconstructed video data is partitioned into image units. The image unit corresponds to a Largest Coding Unit (LCU), a slice, or a tile. Horizontal deblocking is applied to the reconstructed video data across vertical image-unit boundaries and then vertical deblocking operates on n pixels of horizontal-deblocked video data on each side of horizontal image-unit boundaries. According to various embodiments of the present invention, the horizontal deblocking is applied to at least one of said n reconstructed lines to generate at least a horizontal-deblocked line for line p. Sample adaptive offset (SAO) processing is then applied to at least a horizontal-deblocked line for line pbased on the horizontal-deblocked line for line p. The above steps are performed before a neighboring image unit below the current image unit arrives. 1. A method for in-loop processing of reconstructed video data , wherein the reconstructed video data is partitioned into image units , horizontal deblocking is applied to the reconstructed video data across vertical image-unit boundaries and then vertical deblocking operates on n pixels of horizontal-deblocked video data on each side of horizontal image-unit boundaries , and vertical filter parameters of the vertical deblocking are derived based on n horizontal-deblocked lines on each side of the horizontal image-unit boundaries , wherein n is a first integer , the method comprising:{'sub': 0', 'n−1', '0, 'receiving the reconstructed video data for a current image unit, wherein the reconstructed video data includes n reconstructed lines from line pto line pabove a horizontal image-unit boundary and line pis closest to the horizontal image-unit boundary;'}{'sub': 'n−1', 'applying the horizontal deblocking to at least one of said n reconstructed lines to generate at least one horizontal-deblocked line for line p; and'}{'sub': n', 'n−1, 'applying sample adaptive ...

Packaging Methods for Semiconductor Devices

Packaging methods for semiconductor devices are disclosed. In one embodiment, a method of packaging a semiconductor device includes providing a workpiece including a plurality of packaging substrates. A portion of the workpiece is removed between the plurality of packaging substrates. A die is attached to each of the plurality of packaging substrates. 1. A method of packaging a semiconductor device , the method comprising:providing a workpiece, the workpiece including a plurality of packaging substrates;removing a portion of the workpiece between the plurality of packaging substrates; andattaching a die to each of the plurality of packaging substrates.2. The method according to claim 1 , wherein attaching the die comprises providing a die including a plurality of bumps disposed on the surface thereof claim 1 , and attaching the plurality of bumps on the surface of the die to each of the plurality of packaging substrates.3. The method according to claim 2 , wherein providing the die comprises providing a die wherein the plurality of bumps disposed thereon comprises solder.4. The method according to claim 3 , further comprising performing a solder process claim 3 , a solder reflow process claim 3 , or a thermal compression bonding process.5. The method according to claim 3 , wherein removing the portion of the workpiece comprises removing about 20 μm or greater of the workpiece.6. The method according to claim 1 , wherein removing the portion of the workpiece comprises removing a top portion of the workpiece proximate the dies claim 1 , removing a bottom portion of the workpiece on an opposite side from the dies claim 1 , or both removing a top portion of the workpiece proximate the dies and removing a bottom portion of the workpiece on an opposite side from the dies.7. The method according to claim 1 , further comprising forming an under-fill material over the dies claim 1 , and forming a molding compound over the dies and the under-fill material.8. A method of ...

SEMICONDUCTOR PACKAGE

A semiconductor package includes a workpiece with a conductive trace and a chip with a conductive pillar. The chip is attached to the workpiece and a solder joint region is formed between the conductive pillar and the conductive trace. The distance between the conductive pillar and the conductive trace is less than or equal to about 16 μm. 1. A semiconductor package , comprising:a workpiece comprising a conductive trace; anda chip comprising a conductive pillar,wherein the chip is attached to the workpiece through a solder joint region formed between the conductive pillar and the conductive trace;wherein a distance between the conductive pillar and the conductive trace is less than or equal to 16 μm, andthe conductive trace extends outside the solder joint region along an axis parallel to a top surface of the workpiece.2. The semiconductor package of claim 1 , wherein the distance between the conductive pillar and the conductive trace is less than or equal to 12 μm.3. (canceled)4. The semiconductor package of claim 1 , wherein the conductive pillar comprises copper.5. The semiconductor package of claim 1 , wherein the workpiece comprises a dielectric substrate.6. The semiconductor package of claim 1 , wherein the conductive trace comprises copper.7. The semiconductor package of claim 1 , wherein the distance between the conductive pillar and the conductive trace is at a range between 5 μm and 16 μm.8. A semiconductor package claim 1 , comprising:a substrate comprising a conductive trace; anda chip comprising a bump structure, wherein the bump structure comprises a conductive pillar and a solder layer formed on the conductive pillar;wherein the chip is electrically coupled to the substrate, and the bump structure is electrically connected to the conductive trace to form a bump-on-trace (BOT) interconnect structure;wherein the conductive trace extends beyond the conductive pillar on at least two sides of the conductive pillar, andwherein in the BOT interconnect ...

Image capturing for video conference system

A video conference system built in an internet protocol (IP) network is provided. The system has a multimedia capturing unit, a DECT telephone, and a video conference terminal apparatus. The DECT telephone is utilized to perform video conferencing with the video conference terminal apparatus by receiving and transmitting sounds. The DECT telephone is further utilized to control the video conference terminal apparatus to capture a target image in the video signals from other users in the video conference. The video conference terminal apparatus updates the phonebook image in the phonebook database thereof with the target image.

DISTRIBUTED FILE SYSTEM AND METHOD OF SELECTING BACKUP LOCATION FOR THE SAME

A method for selecting backup location used by a DFS is to prevent data lose or unavailable while a single point of failure of a switch occurs. The DFS comprises multiple switches and multiple servers. Each server respectively connected to each connection port of each switch and uses the assigned Internet Protocol (IP) address of the connection port. When the DFS generates at least one replica based on an original copy, the replica is stored in a server different from the server storing the original copy. The physical locations of servers are decided according to the IP address of the different servers. The present embodiment assures that the server for storing the original copy and the server for storing the replica are connected to different switches. Thus, either the original copy or the replica is accessible once a switch under the DFS fails. 12323. A method for selecting backup location used by a DFS , the DFS having multiple Layer-/Layer- switches , each Layer-/Layer- switch respectively having multiple connection ports , and each connection port respectively used for connecting to a server , the method for selecting backup location used by the DFS comprising:a) looking up the topology architecture of the DFS;{'b': 2', '3, 'b) attaining the assigned Internet Protocol (IP) address of each connection port of each Layer-/Layer- switch from the topology architecture;'}{'b': 2', '3, 'c) assigning each IP address respectively to each server interconnected with each port of each Layer-/Layer- switch;'}d) generating at least one replica based on an original copy; and{'b': 2', '3, 'e) storing the at least one replica in one of the server according to the IP address of each server, wherein the server for storing the original copy and the server for storing the replica are connected to different the Layer-/Layer- switches.'}2. The method for selecting backup location used by the DFS of claim 1 , wherein the topology architecture of the DFS is tree topology architecture.3 ...

Contact and Method of Formation

A system and method for forming contacts is provided. An embodiment comprises forming the contacts on a substrate and then coining the contacts by physically shaping them using, e.g., a molding chamber. The physical shaping of the contacts may be performed using a patterned portion of the molding chamber or else by placing a patterned stencil around the contacts prior before a force is applied to physically reshape the contacts. The contacts may be reshaped into a cylindrical, oval, cuboid, or rectangular shape, for example. 1. A method for manufacturing semiconductor devices , the method comprising:providing a contact on a substrate, the contact comprising a first material with a first melting point; andapplying a force to physically reshape the contact at a temperature below the melting point.2. The method of claim 1 , wherein the applying the force further comprises pressing the contact with patterned plate.3. The method of claim 1 , wherein the applying the force further comprises:placing a stencil around the contact; andpressing the contact with a flat plate.4. The method of claim 1 , further comprising encapsulating the substrate after the applying the force.5. The method of claim 4 , wherein the applying the force is performed in a first molding chamber and the encapsulating the substrate is performed in the first molding chamber.6. The method of claim 5 , further comprising replacing a molding portion in the first molding chamber after the applying the force and prior to the encapsulating the substrate.7. The method of claim 4 , wherein the applying the force is performed in a first molding chamber and the encapsulating the substrate is performed in a second molding chamber different from the first molding chamber.8. The method of claim 1 , wherein the applying the force shapes the contact into a cylindrical shape.9. The method of claim 1 , wherein the applying the force shapes the contact into a cuboid shape.10. A method of manufacturing a semiconductor ...

Methods for Performing Reflow in Bonding Processes

A method includes placing a cover over a lower package component, wherein the cover comprises an opening aligned to the lower package component. An upper package component is placed over the lower package component. The upper package component is aligned to the opening, and a solder region is dispose between the upper package component and the lower package component. The cover and the upper package component are exposed to a radiation to reflow the solder region. 1. A method comprising:placing a cover over a lower package component, wherein the cover comprises an opening aligned to the lower package component;placing an upper package component over the lower package component, wherein the upper package component is aligned to the opening, and wherein a solder region is dispose between the upper package component and the lower package component;exposing the cover and the upper package component to a radiation to reflow the solder region; andmoving the cover away from over the upper package component after the step of exposing the cover and the upper package component to the radiation.2. The method of claim 1 , wherein the step of exposing the cover and the upper package component to the radiation comprises emitting an infrared light onto the cover and the upper package component.3. The method of claim 2 , wherein the infrared light has a wavelength between about 750 nm and about 3 claim 2 ,000 nm.4. The method of claim 1 , wherein the lower package component is comprised in a package component strip that further comprises a plurality of lower package components claim 1 , wherein the cover further comprises a plurality of openings aligned to the plurality of lower package components claim 1 , and wherein the method further comprises placing a plurality of upper package components over the plurality of lower package components claim 1 , with each of the upper package components aligned to one of the plurality of openings.5. The method of claim 1 , wherein a top ...

Assembly Method for Three Dimensional Integrated Circuit

A method comprises attaching a first side of an interposer on a carrier wafer. The first side of the interposer comprises a plurality of bumps. The carrier wafer comprises a plurality of cavities formed in the carrier wafer. Each bump on the first side of the interposer can fit into its corresponding cavity on the carrier wafer. Subsequently, the method comprises attaching a semiconductor die on the second side of the interposer to form a wafer stack, detaching the wafer stack from the carrier wafer and attaching the wafer stack to a substrate. 1. A method comprising:receiving a carrier wafer having a plurality of cavities formed in the carrier wafer; a plurality of first bumps on a first side of the interposer; and', 'a plurality of second bumps on a second side of the interposer, wherein each of the first bumps and second bumps respectively has a circular shape;, 'receiving an interposer comprising'}attaching the interposer to the carrier wafer, wherein the first bumps are configured such that each first bump is located in a corresponding cavity in the carrier wafer, and wherein the first bumps are configured to maintain a gap between interior walls of a cavity and exterior walls of a corresponding first bump;attaching a semiconductor die on the second side of the interposer to form a wafer stack; andattaching the wafer stack to a substrate.2. The method of claim 1 , further comprising:forming a first underfill layer between the interposer and the semiconductor die.3. The method of claim 1 , further comprising:forming a second underfill layer between the interposer and the substrate.4. The method of claim 1 , wherein the interposer comprises:a plurality of through vias in the interposer.5. The method of claim 4 , wherein the interposer comprises:a first redistribution layer on the first side of the interposer; anda second redistribution layer on the second side of the interposer, wherein the first bumps are connected to respective through vias through the first ...

METHOD OF TREATING BRAIN INJURY

A novel use of a neuropeptide for treating brain injury in a subject in need thereof is provided. The present invention also provides various amenable routes of administering urocortin, that is, via injection intracerebroventricularly and intraperitoneally, and via intravenous bolus administration. 1. A method for treating brain injury in a subject , comprising administering an effective amount of a neuropeptide to the subject in need thereof.2. The method of claim 1 , wherein the brain injury comprises one or more of neuronal cytotoxicity claim 1 , neuronal loss claim 1 , brain edema claim 1 , blood brain barrier damage claim 1 , or sensory-motor behavioral deficit.3. The method of claim 1 , wherein the brain injury is caused by one or more of an attack claim 1 , intracerebral hemorrhage claim 1 , asphyxia claim 1 , drowning claim 1 , brain infection claim 1 , brain poisoning claim 1 , brain ischemia claim 1 , brain hypoxia claim 1 , brain contusion claim 1 , or brain concussion.4. The method of claim 1 , wherein the neuropeptide is administered to the subject by one of intracerebroventricular injection claim 1 , intraperitoneal injection claim 1 , intravenous bolus administration claim 1 , or any combination thereof.5. The method of claim 5 , wherein the neuropeptide is delivered intracerebroventricularly to the subject at an amount of about 0.05 to about 5 μg/kg per subject.6. The method of claim 5 , wherein the neuropeptide is delivered intraperitoneally to the subject at an amount of about 0.5 to about 25 μg/kg per subject.7. The method of claim 6 , wherein the neuropeptide is delivered intraperitoneally to the subject at an amount of about 1 to about 4 μg/kg per subject.8. The method of claim 5 , wherein the neuropeptide is delivered intravenously to the subject in the form of a bolus.9. The method of claim 8 , wherein the neuropeptide is delivered intravenously to the subject at an amount of about 2.5 to about 25 μg/kg per subject.10. The method of claim 1 , ...

Method and Apparatus of Slice Boundary Padding for Loop Filtering

A method and apparatus for video processing of reconstructed video in a reconstruction loop are disclosed. An embodiment according to the present invention performs padding for the blocks in the slice boundaries according to a processing order. Each of the one or more reconstructed blocks at slice boundaries is padded according to a padding order. In-loop filtering is applied to the reconstructed slice according to the processing order, wherein the reconstructed slice is filtered by referencing the one or more padded blocks. The padding order can be vertical-edge first and then horizontal-edge, or horizontal-edge first and then vertical-edge. Various embodiments are disclosed regarding whether padding for a later padded block in the processing order is skipped or not in the overlapped area. The present invention is also applied to adaptation blocks for block-based in-loop filtering in slice boundaries. 1. A method for video processing of reconstructed video in a reconstruction loop , wherein each of video pictures is partitioned into slices and each of the slices is partitioned into blocks , the method comprising:reconstructing each of the slices to form a reconstructed slice, wherein the reconstructed slice comprises reconstructed blocks;padding one or more reconstructed blocks at slice boundaries according to a processing order to form one or more padded blocks, wherein each of the one or more reconstructed blocks at slice boundaries is padded according to a padding order; andapplying in-loop filtering to the reconstructed slice according to the processing order, wherein the reconstructed slice is filtered by referencing the one or more padded blocks.2. The method of claim 1 , wherein said padding the one or more reconstructed blocks at the slice boundaries is performed when a flag indicates that intra-slice processing is enabled.3. The method of claim 1 , wherein the padding order is vertical-edge first and then horizontal-edge.4. The method of claim 1 , wherein ...

Electrical signal connector

An electrical signal connector for assembly with a coaxial cable includes a locknut defining an abutment flange at the front side, an inner tube fastened to the rear side of the locknut opposite to the abutment flange and defining a bearing surface portion for receiving the coaxial cable, a cylindrical casing fastened to the rear side of the locknut around the inner tube and defining a first deformable body portion and a second deformable body portion, a barrel and a torque sleeve attached to the locknut and the cylindrical casing. The barrel defines a front end edge stopped against an inside stop flange of the torque sleeve which can be moved to force a rear inside bearing surface of the barrel over the first deformable body portion and second deformable body portion of the cylindrical casing, thereby tightening up the engagement between the electrical signal connector and the coaxial cable.

Electrical Signal Connector

An electrical connector for use with coaxial cables includes deformable cylindrical casing and a slidably engaged barrel.

SEMICONDUCTOR DEVICE HAVING SHIELDED CONDUCTIVE VIAS AND METHOD FOR MANUFACTURING THE SAME

The present invention relates to a semiconductor device having a shielding layer and a method for making the same. The semiconductor device includes a substrate, an inner metal layer, a shielding layer, an insulation material, a metal layer, a passivation layer and a redistribution layer. The inner metal layer is disposed in a through hole of the substrate. The shielding layer surrounds the inner annular metal. The insulation material is disposed between the inner metal layer and the shielding layer. The metal layer is disposed on a surface of the substrate, contacts the shielding layer and does not contact the inner metal layer. The redistribution layer is disposed in an opening of the passivation layer so as to contact the inner metal layer. 1. A semiconductor device , comprising a substrate having a conductive via , the conductive via including an inner conductive layer surrounding a central axis of a through hole in the substrate and a shielding layer surrounding the inner conductive layer.2. The semiconductor device of claim 1 , wherein an insulation material is disposed between the inner conductive layer and the shielding layer.3. The semiconductor device of claim 1 , wherein a first metal layer is disposed on a first surface of the substrate claim 1 , the first metal layer contacting the shielding layer.4. The semiconductor device of claim 1 , wherein the inner conductive layer and the shielding layer are ring structures substantially coaxial to the central axis.5. The semiconductor device of claim 1 , wherein the inner conductive layer surrounds a central portion.6. The semiconductor device of claim 5 , wherein the inner conductive layer is disposed on an outer peripheral surface of the central portion.7. The semiconductor device of claim 5 , wherein the central portion is made of a material different from the substrate.8. The semiconductor device of claim 1 , wherein the shielding layer is disposed on an outer side wall of the through hole.9. The ...

MOBILE COMMUNICATION DEVICE CAPABLE OF CONTROLLING OUPUT POWER AND METHOD THEREOF

A mobile communication device and a method thereof. The mobile communication device includes a processor, a transceiver circuit, an amplifier circuit, and a control logic circuit. The processor generates a baseband signal and a gain control signal. The transceiver circuit converts the baseband signal to an analog form, and amplifies the converted baseband signal to output a first transmission signal. The amplifier circuit amplifies the first transmission signal to output a second transmission signal. The control logic circuit controls the transceiver circuit and the amplifier circuit based on the gain control signal to generate the second transmission signal. The transceiver circuit adopts one of a first plurality of power gain levels at an increasing sequence when the amplifier circuit adopts a lowest level of a second plurality of power gain levels. 1. A mobile communication device , comprising:a processor, configured to generate a baseband signal in a digital form, and produce a gain control signal;a transceiver circuit, coupled to the processor, configured to convert the baseband signal from the digital form to an analog form and to amplify the converted baseband signal to output a first transmission signal at one of a first plurality of power gain levels;an amplifier circuit, coupled to the transceiver circuit, configured to amplify the first transmission signal at one of a second plurality of power gain levels to output a second transmission signal to an antenna for transmission; anda control logic circuit, coupled to the processor, the transceiver circuit and the amplifier circuit, configured to receive the gain control signal from the processor and to control the transceiver circuit and the amplifier circuit based on the gain control signal to generate the second transmission signal with an overall power gain over the converted baseband signal,whereinthe transceiver circuit is configured to adopt said one of the first plurality of power gain level at an ...

DOCKING STATION, ELECTRONIC SYSTEM AND OPERATING METHOD OF RELEASING CONNECTION BETWEEN TWO DEVICES

A docking station suitable for detachably assembling to an electronic device is provided. A bracket of the docking station includes a housing, a pushing element, a restoring element, and a main hook. When the pushing element is slid relative to the housing through the restoring element so the main hook is buckled to a main groove of the electronic device, a main hook relation between the bracket and the electronic device is established. When the pushing element is slid relative to the housing so the main hook departs from the main groove, a secondary hook of the docking station establishes a secondary hook relation between the bracket and the electronic device. When the electronic device is removed from the bracket until the secondary hook relation between the bracket and the electronic device is released, the restoring element restores the pushing element relative to the housing. 1. A docking station suitable for detachably assembling to an electronic device , the electronic device having a main groove , the docking station comprising:a bracket, comprising:a housing;a pushing element slidably disposed in the housing;a restoring element disposed between the housing and the pushing element to restore the pushing element relative to the housing; anda main hook fixed to the pushing element and suitable for buckling to the main groove, when the pushing element is slid relative to the housing through the restoring element so the main hook is buckled to the main groove, a main hook relation between the bracket and the electronic device is established; anda secondary hook mechanism connected to the bracket, when the pushing element is slid relative to the housing so the main hook departs from the main groove, the main hook relation between the bracket and the electronic device is released, and the secondary hook mechanism establishes a secondary hook relation between the bracket and the electronic device, and when the electronic device is removed from the bracket until the ...

TRENCH DMOS DEVICE WITH IMPROVED TERMINATION STRUCTURE FOR HIGH VOLTAGE APPLICATIONS

A termination structure is provided for a semiconductor device. The termination structure includes a semiconductor substrate having an active region and a termination region. A termination trench is located in the termination region and extends from a boundary of the active region toward an edge of the semiconductor substrate. A MOS gate is formed on a sidewall of the termination trench adjacent the boundary. At least one guard ring trench is formed in the termination region on a side of the termination trench remote from the active region. A termination structure oxide layer is formed on the termination trench and the guard ring trench. A first conductive layer is formed on a backside surface of the semiconductor substrate. A second conductive layer is formed atop the active region and the termination region. 1. A termination structure for a semiconductor device , said termination structure comprising:a semiconductor substrate having an active region and a termination region;a termination trench located in the termination region and extending from a boundary of the active region toward an edge of the semiconductor substrate;a MOS gate formed on a sidewall of the termination trench adjacent the boundary;at least one guard ring trench formed in the termination region on a side of the termination trench remote from the active region;a termination structure oxide layer formed on the termination trench and the guard ring trench;a first conductive layer formed on a backside surface of the semiconductor substrate; anda second conductive layer formed atop the active region and the termination region.2. The termination structure of claim 1 , wherein said MOS gate comprises a conductive layer and a gate oxide layer formed between a bottom of the termination trench and the conductive layer.3. The termination structure of claim 1 , wherein said semiconductor device is a Schottky diode.4. The termination structure of claim 3 , wherein said Schottky diode is a TMBS Schottky ...

SIGNAL CONVERSION DEVICE WITH DUAL CHIP

The present invention provides a dual chip signal conversion device, comprising: a carrier, one side surface thereof being provided with at least a first contact and a second contact while the other side surface thereof being provided with at least a third contact and a fourth contact; a first chip disposed at one side surface of the carrier and electrically connected to the second and fourth contacts; a second chip disposed at one side surface of the carrier and electrically connected to the first chip; and an antenna disposed within the carrier and electrically connected to the second chip. 1. A dual chip signal conversion device , comprising:a first substrate, one side surface thereof being provided with at least a first contact and a second contact while the other side surface thereof being provided with at least a third contact and a fourth contact, there being an electrical connection between the first and third contacts;a second substrate having a plurality of electrical contacts;a connecting portion for connecting the first and second substrates;a third substrate having a plurality of electrical contacts;a first chip electrically connected to the second and fourth contacts;a second chip; andan antenna disposed within the third substrate; wherein the second and third substrates are electrically connected via their respective plurality of electrical contacts.2. The dual chip signal conversion device according to claim 1 , wherein the first chip is disposed at one side surface of the second substrate and electrically connected to the second and fourth contacts via the connecting portion and to the plurality of electrical contacts of the second substrate claim 1 , wherein the second chip is disposed at one side surface of the third substrate and electrically connected to the plurality of electrical contacts of the third substrate claim 1 , and wherein the antenna is electrically connected to the second chip.3. The dual chip signal conversion device according to ...

Package on Package Interconnect Structure

A structure comprises a post passivation interconnect layer formed over a semiconductor substrate, a metal bump formed over the post passivation interconnect layer and a molding compound layer formed over the semiconductor substrate. A lower portion of the metal bump is embedded in the molding compound layer and a middle portion of the metal bump is surrounded by a concave meniscus molding compound protection layer. 1. A structure comprising:a post passivation interconnect layer formed over a semiconductor substrate;a metal bump formed over the post passivation interconnect layer;a molding compound layer formed over the semiconductor substrate, wherein a lower portion of the metal bump is embedded in the molding compound layer; anda concave meniscus molding compound protection layer formed over the molding compound layer, wherein the concave meniscus molding compound protection layer surrounds a middle portion of sidewalls of the metal bump.2. The structure of claim 1 , further comprising an immersion tin layer formed over the post passivation layer claim 1 , wherein the immersion tin layer is embedded in the molding compound layer.3. The structure of claim 1 , wherein the metal bump is a solder ball.4. The structure of claim 1 , wherein the metal bump comprises:a bottom metal portion formed on the post passivation interconnect layer; andan upper solder portion formed over the bottom metal portion.5. The structure of claim 1 , further comprising:a first metal layer formed over the substrate;a first dielectric layer formed on the first metal layer;a second metal layer formed on the first dielectric layer;a first passivation layer formed over the second metal layer;a second passivation layer formed over the first passivation layer;a bond pad embedded in the first passivation layer and the second passivation layer; anda protection layer formed on the second passivation layer.6. The structure of claim 5 , wherein the bond pad is an aluminum bond pad.7. The structure of ...

METHOD FOR MANUFACTURING DAMASCENE STRUCTURE

A method for manufacturing a damascene structure includes providing a substrate having a dielectric layer formed thereon, forming at least a trench in the dielectric layer, forming at least a via hole and a dummy via hole in the dielectric layer, forming a first conductive layer filling up the trench, the via hole and the dummy via hole on the substrate, and performing a chemical mechanical polishing process to form a damascene structure and simultaneously to remove the dummy via hole. 1. A method for manufacturing a damascene structure comprising steps of:providing a substrate having a dielectric layer formed thereon;forming at least a trench, at least a via hole, and at least a dummy via hole in the dielectric layer;forming a first conductive layer filling the trench, the via hole, and the dummy via hole on the substrate; andperforming a chemical mechanical polishing (CMP) process to form the damascene structure and simultaneously remove the dummy via hole.2. The method for manufacturing the damascene structure according to claim 1 , wherein the substrate further comprises a second conductive layer formed therein.3. The method for manufacturing the damascene structure according to claim 2 , wherein the second conductive layer is exposed in a bottom of the via hole.4. The method for manufacturing the damascene structure according to claim 1 , wherein the via hole and the dummy via hole are formed after forming the trench.5. The method for manufacturing the damascene structure according to claim 4 , wherein the step of forming the trench further comprises:forming a first patterned photoresist for defining the trench on the substrate; andperforming a first etching process to form the trench in the dielectric layer.6. The method for manufacturing the damascene structure according to claim 5 , wherein the step of forming the via hole and the dummy via hole further comprising:forming a second patterned photoresist for defining the via hole and the dummy via hole on the ...

OPTICAL PROXIMITY CORRECTION CONVERGENCE CONTROL

A method of optical proximity correction (OPC) convergence control that includes providing a lithography system having a photomask and an illuminator. The method further includes performing an exposure by the illuminator on the photomask. Also, the method includes optimizing an optical illuminator setting for the lithography system with a defined gate pitch in a first direction in a first template. Additionally, the method includes determining OPC correctors to converge the OPC results with a target edge placement error (EPE) to produce a first OPC setting for the first template. The first OPC setting targets a relatively small EPE and mask error enhancement factor (MEEF)of the defined gate pitch in the first template. In addition, the method includes checking the first OPC setting for a relatively small EPE, MEEF and DOM consistency with the first template of the defined gate pitch in a second, adjacent template. 1. A method for use in a lithography system including an optical illuminator with first and second templates , wherein the first and second templates are adjacent , the method comprising:performing an exposure by the illuminator on a photomask;optimizing an optical illuminator setting based, at least in part, on one or more of a numerical aperture, a sigma-in, a sigma-out, and a wave phase for the photomask with a defined gate pitch in a first direction in the first template;determining optical proximity correction (OPC) results for the photomask;determining one or more OPC correctors to converge the OPC results with a target edge placement error (EPE) to produce a first OPC setting for the first template, wherein the first OPC setting targets a relatively small EPE and mask error enhancement factor (MEEF) of the defined gate pitch in the first template;checking the first OPC setting for a relatively small EPE and a relatively small MEEF and dimension of mask (DOM) consistency of the defined gate pitch in the first direction in the second template,wherein ...

SLIDER FOR A CUTTER

A slider has an upper sliding element, a lower sliding element and a resilient tab. The upper sliding element has two first engaging segments disposed on an inner side of the upper sliding element. The lower sliding element has two second engaging segments disposed on an outer side facing the inner side of the upper sliding element and engaging the first engaging segments. A tab holding base is formed on and protrudes from the outer side of the lower sliding element and has a chamber defined in the tab holding base. The resilient tab is held in the chamber in the lower sliding element and has two legs. Accordingly, a slider having a structure in a closed condition is provided to prevent objects from entering into the chamber to interfere the operation of the resilient tab and the operation of the slider is smooth. 1. A slider for a cutter comprising: an inner side;', 'a holding recess defined in the inner side of the upper sliding element to define two flanges on the inner side of the upper sliding element;', 'two first engaging segments disposed respectively on the flanges; and', 'two protrusions laterally formed on one of the flanges, and each protrusion having an end facing to each other and an inclined pushing surface defined in the end of the protrusion;, 'an upper sliding element having'} an outer side facing the inner side of the upper sliding element;', 'a tab holding base formed on and protruding from the outer side of the lower sliding element and having a chamber defined in the tab holding base;', 'two second engaging segments disposed respectively on two sides of the tab holding base and respectively engaging the first engaging segments on the upper sliding element; and', 'a through notch defined through the side of the tab holding base that faces the inclined pushing surfaces on the upper sliding element; and, 'a lower sliding element combined with the upper sliding element and having'} 'two legs protruding inward from two ends of the resilient tab, and ...

LIGHT EMITTING DEVICE

A light emitting device includes a socket ring including a support portion and a first side wall, a light source module, and a bottom holder including a fixing portion and a second side wall. The support portion has a first surface and a second surface opposite to the first surface. The first side wall is perpendicular to the second surface. A first thread and at least one heat dissipating fin are formed on the first side wall. The first thread and the heat dissipating fin are respectively located on an inner surface and an outer surface of the first side wall. The second side wall stands erect on the fixing portion, and has a second thread coupled to the first thread. 1. A light emitting device comprising: a support portion having a first surface and a second surface opposite to the first surface; and', 'a first side wall substantially perpendicular to the second surface, and a first accommodating space formed between the first side wall and the support portion, wherein a first thread and at least one heat dissipating fin are formed on the first side wall, the first thread is located on an inner surface of the first side wall and extends toward the first accommodating space, and the heat dissipating fin is located on an outer surface of the first side wall;, 'a socket ring comprisinga light source module located on the first surface; and a fixing portion; and', 'a second side wall standing erect on the fixing portion, and a second accommodating space formed between the second side wall and the fixing portion, wherein the second side wall has a second thread coupled to the first thread, such that a portion of the bottom holder is located in the first accommodating space., 'a bottom holder comprising2. The light emitting device as claimed in claim 1 , wherein the light source module comprises:a light source mounted on the first surface; anda light transmissive lid covering the light source and fixed on the first surface, such that the light transmissive lid emits a ...

HIGH VOLTAGE LIGHT EMITTING DIODE CHIP AND ITS MANUFACTURING METHOD

A high voltage light emitting diode chip and its manufacturing method are provided. The high voltage light emitting diode chip can be manufactured by forming a plurality of light emitting diode units on a substrate and electrically connecting the light emitting diode units, wherein a trench with a width of about 0.5 μm to about 7 μm is present between every two adjacent light emitting diode units to isolate the light emitting diode units. The procedure for manufacturing the high voltage light emitting diode chip is simple and the high voltage light emitting diode chip that is produced can exhibit satisfying luminous efficiency.

Packaging Methods and Packaged Semiconductor Devices

Packaging methods and packaged semiconductor devices are disclosed. In one embodiment, a packaging method includes providing a first die, partially packaging the first die, and forming a plurality of solder balls on a surface of the partially packaged first die. An epoxy flux is disposed over the plurality of solder balls. A second die is provided, and the second die is partially packaged. The plurality of solder balls is coupled to the partially packaged second die. 1. A packaging method , comprising:providing a first die;partially packaging the first die;forming a plurality of solder balls on a surface of the partially packaged first die;disposing an epoxy flux over the plurality of solder balls;providing a second die;partially packaging the second die; andafter disposing the epoxy flux over the plurality of solder balls, coupling the plurality of solder balls to the partially packaged second die.2. The method according to claim 1 , wherein disposing the epoxy flux comprises dipping the plurality of solder balls in the epoxy flux or jet-spraying the epoxy flux on the plurality of solder balls.3. The method according to claim 1 , wherein coupling the plurality of solder balls to the partially packaged second die comprises reflowing a solder material of the solder balls.4. The method according to claim 1 , wherein the plurality of solder balls comprises a plurality of first solder balls claim 1 , further comprising forming a plurality of second solder balls on a surface of the partially packaged second die claim 1 , before coupling the plurality of first solder balls to the partially packaged second die claim 1 , and wherein coupling the plurality of solder balls to the partially packaged second die comprises coupling the plurality of first solder balls to the plurality of second solder balls.5. The method according to claim 1 , wherein disposing the epoxy flux comprises disposing an epoxy flux that includes a filler material.6. The method according to claim 5 , ...

METHOD, APPARATUS AND COMPUTER PROGRAM PRODUCT FOR OPERATING ITEMS WITH MULTIPLE FINGERS

A method, an apparatus and a computer program product for operating items with multiple fingers, adapted to a portable apparatus having a touch screen, are provided. In the method, a first touch operation performed on at least one item displayed on the touch screen is detected. A time of the first touch operation staying on the at least one item is accumulated and determined whether to be over a threshold. When the staying time is over the threshold, an edit mode of the item is entered and a second touch operation performed on the touch screen is detected. Finally, the at least one item is operated according to the first touch operation and the second touch operation. 1. A method for operating items with multiple fingers , adapted to a portable apparatus having a touch screen , the method comprising:detecting a first touch operation performed on at least one first item displayed on the touch screen;accumulating a staying time of the first touch operation on the at least one first item;determining whether the staying time is over a threshold;entering an edit mode of the at least one first item when the staying time is over the threshold;detecting a second touch operation performed on the touch screen; andoperating the at least one first item according to the first touch operation and the second touch operation.2. The method according to claim 1 , wherein the first touch operation comprises a plurality of touch points and the touch points are respectively located on the at least one first item.3. The method according to claim 2 , wherein after the step of entering an edit mode of the at least one first item when the staying time is over the threshold claim 2 , the method further comprises:creating a new folder to place the at least one first item when the touch points of the first touch operation are released simultaneously.4. The method according to claim 1 , wherein the steps of detecting the second touch operation performed on the touch screen and operating the at ...

HANDHELD DEVICE AND HOMESCREEN MANAGEMENT METHOD THEREOF

A handheld device and a homescreen management method thereof are provided. The handheld device comprises a touch screen and a processor electrically connected to the touch screen. The touch screen displays a user interface, and senses a long pressing of an object and generates a first touch signal. The processor executes a homescreen management program according to the first touch signal, and enables the touch screen to display a homescreen management interface corresponding to the homescreen management program. The homescreen management interface comprises a page navigation area and a candidate object area. The page navigation area comprises a first page image and the candidate object area comprises an object image. The touch screen further senses a pressing of the object and generates a second touch signal, and the processor adds the object image into the first page image according to the second touch signal. 1. A handheld device , comprising:a touch display panel, being configured to display a user interface, and sense a long pressing action of an object to generate a first touch signal; anda processor electrically connected with the touch display panel, being configured to execute a homescreen management program according to the first touch signal, and enable the touch display panel to display a homescreen management interface corresponding to the homescreen management program, wherein the homescreen management interface comprises a page navigation area and a candidate object area, and the page navigation area comprises a first page image and the candidate object area comprises an object image;wherein the touch display panel further senses a pressing action of the object to generate a second touch signal, and the processor adds the object image into the first page image according to the second touch signal.2. The handheld device as claimed in claim 1 , wherein the pressing action is to press a first region of the touch display panel that corresponds to the ...

ROAD SIDE DATA EXCHANGE NET AND METHOD THEREOF

A road side data exchange net and method thereof is provided in an embodiment of the present invention. The road side data exchange net includes a plurality of road side data exchange devices. The road side data exchange devices are set on neighboring roads separately. The road side data exchange device includes a positioning system for receiving satellite data regularly; a calculator for calculating a calibration value of the satellite data to generate an analyzed result data; a database for storing the analyzed result data. Further each of the road side data exchange devices broadcasts the analyzed result data from its database to all of neighboring road side data exchange devices to provide the analyzed result data to an electronic device. 1. A road side data exchange net , comprising: a positioning system for receiving satellite data periodically;', 'a calculator for calculating a calibration value of the satellite data to generate an analyzed result data; and', 'a database for storing the analyzed result data;, 'a plurality of road side data exchange devices, disposed on neighboring roads separately wherein the road side data exchange device compriseswherein each of the road side data exchange devices broadcasts the analyzed result data from its database to all of neighboring road side data exchange devices to supply the analyzed result data to an electronic device.2. The net according to claim 1 , wherein the electronic device comprises:a communication device, for receiving at least one of the analyzed result data of the database; anda global positioning system, using the analyzed result data to perform satellite positioning.3. The net according to claim 2 , wherein the electronic device is disposed in a vehicle.4. The net according to claim 3 , wherein the electronic device is a vehicular device.5. The net according to claim 4 , wherein the communication device is an onboard unit and the onboard unit uses a dedicated short range communication (DSRC) protocol ...

Driving circuit

A driving circuit includes a plurality of light-emitting units, a plurality of switches, and a bias current module, wherein the light-emitting units are coupled with each other in series and are driven with an input voltage varying according to a frequency. Each switch has a reference voltage and a critical activation voltage and includes a light-emitting end and a bias end opposite to the light-emitting end, wherein the light-emitting end is coupled with the light-emitting units, and the bias ends of the switches are coupled with each other. The bias current module is coupled with the bias ends of the switches and has an operating bias voltage varying according to the frequency, wherein each switch is driven to be activated or to be deactivated according to a relation of the critical activation voltage and a difference between the reference voltage and the operating bias voltage.

AROMATIC POLYIMIDE FILM, MANUFACTURING METHOD AND APPLICATION THEREOF

An aromatic polyimide film can be formed from a plurality of monomers comprising an aromatic dianhydride, and a first aromatic diamine selected from a group consisting of formulae (I) and (II): 2. The aromatic polyimide film according to claim 1 , wherein the monomers further include a second aromatic diamine selected from a group consisting of p-phenylenediamine (PDA) claim 1 , 4 claim 1 ,4′-oxydianiline (4 claim 1 ,4′-ODA) claim 1 , diaminodiphenyl ether (3 claim 1 ,4-DAPE) claim 1 , diaminodiphenyl sulfone (DDS) and 4 claim 1 ,4′-diamino-triphenyamine.3. The aromatic polyimide film according to claim 1 , wherein a variation of the linear coefficient of thermal expansion in a temperature range between 100° C. and about 500° C. is equal to or smaller than about 11 ppm/° C.4. The aromatic polyimide film according to claim 1 , wherein the average linear coefficient of thermal expansion is between about 0.1 ppm/° C. and about 4.5 ppm/° C. in a temperature range between 50° C. and 500° C.5. The aromatic polyimide film according to claim 1 , wherein the monomers further include a second aromatic diamine claim 1 , a molar ratio of the first aromatic diamine is equal to or greater than about 15 mol % based on a total amount of diamines claim 1 , and the second aromatic diamine is equal to or less than about 85 mol % based on the total amount of diamines.7. The aromatic polyimide film according to claim 1 , wherein the monomers further include a second aromatic diamine that is selected from a group consisting of p-phenylenediamine claim 1 , 4 claim 1 ,4′-oxydianiline claim 1 , and a combination thereof.8. The aromatic polyimide film according to claim 1 , wherein the aromatic dianhydride is selected from a group consisting of 3 claim 1 ,3′ claim 1 ,4 claim 1 ,4′-biphenyl tetracarboxylic dianhydride (BPDA) claim 1 , pyromellitic dianhydride (PMDA) claim 1 , 3 claim 1 ,3′ claim 1 ,4 claim 1 ,4′-benzophenone tetracarboxylic dianhydride (BTDA) claim 1 , 2 claim 1 ,2′-bis-(3 ...

STUD BUMP STRUCTURE FOR SEMICONDUCTOR PACKAGE ASSEMBLIES

A semiconductor package structure comprises a substrate, a die bonded to the substrate, and one or more stud bump structures connecting the die to the substrate, wherein each of the stud bump structures having a stud bump and a solder ball encapsulating the stud bump to enhance thermal dissipation and reduce high stress concentrations in the semiconductor package structure. 1. A package structure , comprising:a substrate;a die bonded to the substrate; andone or more stud bump structures connecting the die to the substrate, wherein each of the stud bump structures having a stud bump and a solder ball encapsulating the stud bump to enhance thermal dissipation and reduce high stress concentrations in the package structure.2. The package structure of claim 2 , wherein each of the stud bump structures is connected to a bond pad.3. The package structure of claim 1 , further comprising one or more solder bumps connecting the die to the substrate.4. The package structure of claim 1 , further comprising one or more copper pillars connecting the die to the substrate.5. The package structure of claim 1 , wherein the stud bump comprises a material selected from the group consisting essentially of aluminum claim 1 , aluminum alloy claim 1 , copper claim 1 , copper alloy claim 1 , gold claim 1 , gold alloy.6. The package structure of claim 1 , further comprising an underfill disposed between the die claim 1 , the substrates claim 1 , and the one or more stud bump structures to strengthen the package structure.7. The package structure of claim 1 , wherein the one or more stud bump structures connect the die to the substrate at approximately the periphery of the die.8. The package structure of claim 1 , wherein the one or more stud bump structures connect the die to the substrate at approximately the corners of the die.9. A package on package structure claim 1 , comprising:a first substrate;a first die bonded to the first substrate;a second substrate disposed over the first die and ...

Apparatus For Dicing Interposer Assembly

Apparatus for performing dicing of die on wafer interposers. Apparatuses are disclosed for use with the methods of dicing an interposer having integrated circuit dies mounted thereon. An apparatus includes a wafer carrier mounted in a frame and having a size corresponding to a silicon interposer, a fixture mounted to the wafer carrier and comprising a layer of material to provide mechanical support to the die side of the silicon interposer, the fixture being patterned to fill spaces between integrated circuit dies mounted on an interposer; and an adhesive tape disposed on a surface of the fixture for adhering to the surface of a silicon interposer. Additional alternative apparatuses are disclosed. 1. An apparatus , comprising:a plurality of integrated circuit dies mounted on a die side surface of an interposer, the integrated circuit dies having gaps between them;external connectors mounted on an opposite side of the interposer; andspacers disposed in the gaps between the integrated circuit dies on the die side of the interposer.2. The apparatus of claim 1 , further comprising a tape layer between the spacers and the interposer.3. The apparatus of claim 1 , wherein the interposer is one selected from the group consisting of a silicon substrate and a glass substrate.4. The apparatus of claim 3 , wherein the interposer further comprises through silicon vias extending from the die side surface to an opposite surface of the interposer.5. The apparatus of claim 1 , wherein the interposer further comprises a plurality of board level connections formed on a surface on a surface of the interposer opposite the die side surface.6. The apparatus of claim 5 , wherein the plurality of board level connections further comprises a plurality of solder balls.7. The apparatus of claim 6 , wherein the plurality of board level connections further comprises copper posts.8. The apparatus of claim 7 , wherein the copper posts further comprise a plating on an exterior surface.9. The ...

CU PILLAR BUMP WITH ELECTROLYTIC METAL SIDEWALL PROTECTION

A method of forming a bump structure includes providing a semiconductor substrate and forming an under-bump-metallurgy (UBM) layer on the semiconductor substrate. The method further includes forming a mask layer on the UBM layer, wherein the mask layer has an opening exposing a portion of the UBM layer. The method further includes forming a copper layer in the opening of the mask layer and removing a portion of the mask layer to form a space between the copper layer and the mask layer. The method further includes performing an electrolytic process to fill the space with a metal layer and removing the mask layer. 1. A method of forming a bump structure , comprising:providing a semiconductor substrate;forming an under-bump-metallurgy (UBM) layer on a semiconductor substrate;forming a mask layer on the UBM layer, wherein the mask layer has an opening exposing a portion of the UBM layer;forming a copper layer in the opening of the mask layer;removing a portion of the mask layer to form a space between the copper layer and the mask layer;performing an electrolytic process to fill the space with a metal layer; andremoving the mask layer.2. The method of claim 1 , wherein the metal layer comprises nickel.3. The method of claim 1 , wherein the metal layer comprises gold.4. The method of claim 1 , wherein the copper layer has a thickness greater than 40 um.5. The method of claim 4 , wherein the electrolytic process forms the metal layer to cover the surface of the copper layer.6. The method of claim 5 , further comprising:forming a cap layer on the metal layer within the opening of the mask layer before removing the mask layer.7. A method of forming a bump structure claim 5 , comprising:forming an under-bump-metallurgy (UBM) layer on a semiconductor substrate;forming a mask layer on the UBM layer, wherein the mask layer has an opening exposing a portion of the UBM layer;forming a copper layer in the opening of the mask layer;performing a mask pullback process to form a space ...

Method for Forming Superior Local Conductivity in Self-Organized Nanodots of Transparent Conductive Film by Femtosecond Laser

A simple method is developed in the present invention for fabricating periodic ripple microstructures on the surface of an ITO film by using single-beam femtosecond laser pulses. The periodic ripple microstructures composed of self-organized nanodots can be directly fabricated through the irradiation of the femtosecond laser, without scanning. The ripple spacing of ˜800 nm, ˜400 nm and ˜200 nm observed in the periodic ripple microstructures can be attributed to the interference between the incident light and the scattering light of the femtosecond laser from the surface of the ITO film. In the present invention, the self-organized dots are formed by the constructive interference formed in the surface of the ITO film, where includes higher energy to break the In—O and Sn—O bonds and then form the In—In bonds. Therefore, the dots have higher surface current greater than other disconstructive regions of the ITO film.

Non-Volatile Memories and Methods of Fabrication Thereof

Non-volatile memories and methods of fabrication thereof are described. In one embodiment, a method of fabricating a semiconductor device includes forming an oxide layer over a semiconductor substrate, and exposing the oxide layer to a first nitridation step to form a first nitrogen rich region. The first nitrogen rich region is disposed adjacent an interface between the oxide layer and the semiconductor substrate. After the first nitridation step, the oxide layer is exposed to a second nitridation step to form a second nitrogen rich region. A first gate electrode is formed on the oxide layer, wherein the second nitrogen rich region is disposed adjacent an interface between the oxide layer and the first gate electrode. 1. A non-volatile memory device comprising: a first nitrogen rich region disposed immediately adjacent a bottom surface of the gate dielectric layer, and', 'a second nitrogen rich region disposed adjacent a top surface of the gate dielectric layer, the top surface being opposite the bottom surface; and, 'a gate dielectric layer disposed over a semiconductor substrate, the gate dielectric layer comprising a non-uniform nitrogen profile, the non-uniform nitrogen profile comprisinga first gate electrode disposed on the top surface of the gate dielectric layer.2. The device of claim 1 , further comprising:an inter-level gate dielectric disposed over the first gate electrode; anda second gate electrode disposed over the inter-level gate dielectric, wherein the first gate electrode is floating, and wherein the second gate electrode is coupled to a control gate potential node.3. The device of claim 2 , wherein the inter-level gate dielectric comprises a second non-uniform nitrogen profile claim 2 , the second non-uniform nitrogen profile comprising:a third nitrogen rich region disposed immediately adjacent the first gate electrode, anda fourth nitrogen rich region disposed immediately adjacent the second gate electrode, the fourth nitrogen rich region being ...

PACKAGING WITH INTERPOSER FRAME

The mechanisms of using an interposer frame to package a semiconductor die enables fan-out structures and reduces form factor for the packaged semiconductor die. The mechanisms involve using a molding compound to attach the semiconductor die to the interposer frame and forming a redistribution layer on one or both sides of the semiconductor die. The redistribution layer(s) in the package enables fan-out connections and formation of external connection structures. Conductive columns in the interposer frame assist in thermal management. 1. A semiconductor package , comprising:an interposer frame, wherein the interposer frame includes a plurality of conductive columns;a semiconductor die disposed in an opening within the interposer frame;a molding compound between the interposer frame and the semiconductor die; anda wiring layer, wherein the wiring layer connects with devices in the semiconductor die and the plurality of conductive columns of the interposer frame.2. The semiconductor package of claim 1 , wherein the wiring layer includes an insulating layer and a redistribution layer claim 1 , wherein the redistribution layer extends beyond a boundary of the semiconductor die.3. The semiconductor package of claim 1 , wherein the plurality of conductive columns are isolated from each other with a molding compound.4. The semiconductor package of claim 1 , further comprising:another wiring layer on an opposite side of the semiconductor die from the wiring layer, wherein the other wiring layer connects with the plurality of conductive columns of the interposer frame.5. The semiconductor package of claim 1 , wherein each of the plurality of conductive columns includes a main portion and an end portion attached to the main portion.6. The semiconductor package of claim 1 , wherein each of the plurality of conductive columns includes a curved surface.7. The semiconductor package of claim 1 , wherein each of the plurality of conductive columns includes copper or copper alloy.8. ...

Three-Dimensional Integrated Circuit (3DIC)

An embodiment 3DIC device includes a semiconductor chip, a die, and a polymer. The semiconductor chip includes a semiconductor substrate, wherein the semiconductor substrate comprises a first edge, and a low-k dielectric layer over the semiconductor substrate. The die is disposed over and bonded to the semiconductor chip. The polymer is molded onto the semiconductor chip and the die. The polymer includes a portion level with the low-k dielectric layer, wherein the portion of the polymer comprises a second edge vertically aligned to the first edge of the semiconductor substrate and a third edge contacting the low-k dielectric layer, wherein the second and the third edges are opposite edges of the portion of the polymer. 1. A device comprising: a semiconductor substrate, wherein the semiconductor substrate comprises a first edge; and', 'a low-k dielectric layer over the semiconductor substrate;, 'a semiconductor chip comprisinga die over and bonded to the semiconductor chip; and a second edge vertically aligned to the first edge of the semiconductor substrate; and', 'a third edge contacting the low-k dielectric layer, wherein the second and the third edges are opposite edges of the portion of the polymer., 'a polymer molded onto the semiconductor chip and the die, wherein the polymer comprises a portion level with the low-k dielectric layer, and wherein the portion of the polymer comprises2. The device of claim 1 , wherein the portion of the polymer comprises an end in physical contact with the semiconductor substrate.3. The device of claim 1 , wherein an interface between the portion of the polymer and the semiconductor substrate is substantially level with a surface of the semiconductor substrate that is directly underlying the low-k dielectric layer.4. The device of claim 1 , wherein an interface between the portion of the polymer and the semiconductor substrate is lower than a surface of the semiconductor substrate that is directly underlying the low-k dielectric ...

ENHANCED SCANNER THROUGHPUT SYSTEM AND METHOD

A method and system to improve scanner throughput is provided. An image from a reticle is projected onto a substrate using a continuous linear scanning procedure in which an entire column of die or cells of die is scanned continuously, i.e. without stepping to a different location. Each scan includes translating a substrate with respect to a fixed beam. While the substrate is translated, the reticle is also translated. When a first die or cell of die is projected onto the substrate, the reticle translates along a direction opposite the scan direction and as the scan continues along the same direction, the reticle then translates in the opposite direction of the substrate thereby forming an inverted pattern on the next die or cell. The time associated with exposing the substrate is minimized as the stepping operation only occurs after a complete column of cells is scanned. 1. A method for patterning a substrate , said method comprising:providing a substrate that is divided into a plurality of die arranged in columns and rows;providing an illumination source, a reticle and a projection lens;patterning said substrate with a pattern from said reticle by projecting a beam from said illumination source through said reticle and said projection lens and onto said substrate by scanning by carrying out a plurality of scans, each said scan comprising continuously translating said substrate relative to said beam in a continuous linear scan along a complete one of said columns in a scan direction.2. The method as in claim 1 , wherein said pattern comprises a cell including a plurality of said die claim 1 , and wherein each said scan includes repeatedly projecting said cell onto said substrate along said scan direction.3. The method as in claim 1 , wherein said patterning said substrate includes translating said reticle relative to said beam during said scanning claim 1 , said translating said reticle including translating said reticle along said scan direction to form a first ...

METHOD AND APPARATUS FOR ADJUSTING WAFER WARPAGE

A method for adjusting the warpage of a wafer, includes providing a wafer having a center portion and edge portions and providing a holding table having a holding area thereon for holding the wafer. The wafer is placed onto the holding table with the center portion higher than the edge portions and thereafter pressed onto the holding area such that the wafer is attracted to and held onto the holding table by self-suction force. The wafer is heated at a predetermined temperature and for a predetermined time in accordance with an amount of warpage of the wafer in order to achieve a substantially flat wafer or a predetermined wafer level. 1. A method of adjusting warpage of a wafer , the method comprising:providing a wafer having a center portion and edge portions;providing a holding table having a holding area thereon for holding the wafer;placing the wafer onto the holding table with the center portion higher than the edge portions;pressing the wafer onto the holding area such that the wafer is attracted to and held onto the holding table by self-suction force; andheating the wafer at a predetermined temperature and for a predetermined time in accordance with an amount of warpage of the wafer in order to achieve a substantially flat wafer.2. The method of claim 1 , wherein the wafer is a composite wafer.3. The method of claim 2 , wherein the composite wafer comprises a silicon substrate and a polymer layer disposed thereon.4. The method of claim 3 , further comprising claim 3 , before placing the wafer onto the holding table claim 3 , heating the wafer to soften the polymer layer at a temperature at or above the glass transition temperature (T) of polymer.5. The method of claim 1 , wherein the holding area of the holding table has a concave profile.6. The method of claim 5 , wherein the holding area has a predetermined concave profile adapted for use on a wafer having a predetermined warpage profile for decreasing a corresponding amount of warpage in the wafer to ...

METHOD FOR CHECKING DIE SEAL RING ON LAYOUT AND COMPUTER SYSTEM

The invention is directed to a method for checking a die seal ring on a layout. The method comprises steps of receiving a digital database of a layout corresponding to at least a device with a text information corresponding to the layout. Tape-out information corresponding to the layout is received. A checking process is performed according to the digital database of the layout and the tape-out information and, meanwhile, a mask design procedure for designing a mask pattern corresponding to the layout is performed by using the digital database of the layout, the text information and the tape-out information. A result of the checking process is recorded in an inspection table corresponding to the layout. 1. A method for checking a die seal ring on a layout , comprising executing , by a computer , steps of:receiving a digital database of a layout corresponding to at least a device with a text information corresponding to the layout and receiving a tape-out information corresponding to the layout;after receiving the tape-out information corresponding to the layout, performing a checking process according to the digital database of the layout and the tape-out information; andrecording a result of the checking process, wherein the result of the checking process comprises a double-die-seal-ring check result, a missing-die-seal-ring check result or an OK die-seal-ring check result;after the step of performing the checking process, further comprising: when the result of the checking process is the double-die-seal-ring check result or the missing-die-seal-ring check result, issuing an alarm indicating the result of the checking process.2. The method of claim 1 , wherein the text information explains the digital database of the layout.3. The method of claim 1 , wherein the tape-out information reveals at least a customer demand for the mask pattern corresponding to the layout which is necessary for designing the mask pattern in the mask design procedure.4. The method of claim ...

PUNCHER HAVING A SCRAP-RELEASING CAPABILITY IN A ROTATING MANNER

A puncher has a base, a pressing lever and two cutters. The base has a base body, a bottom cover, at least one scrap-receiving space and at least one scrap-releasing hole. The bottom cover is combined rotatably with the base body. The at least one scrap-receiving space is formed between the base body and the bottom cover. The at least one scrap-releasing hole is defined in the base and selectively communicates with the at least one scrap-receiving space after the base body being rotated relative to the bottom cover. The pressing lever is pivotally connected to the base. The cutters are mounted on the base and are capable of being driven by the pressing lever and longitudinally moving relative to the base. Accordingly, a puncher having a scrap-releasing capability in a rotating manner to release scraps from the puncher easily and conveniently is provided. 1. A puncher comprising: a base body;', 'a bottom cover combined rotatably with the base body;', 'at least one scrap-receiving space formed between the base body and the bottom cover;', 'at least one scrap-releasing hole defined in the base and selectively communicating with the at least one scrap-receiving space after the base body being rotated relative to the bottom cover;, 'a base having'}a pressing lever pivotally connected to the base; andtwo cutters mounted on the base and being capable of being driven by the pressing lever and longitudinally moving relative to the base.2. The puncher as claimed in claim 1 , wherein the at least one scrap-releasing hole is formed in the bottom cover.3. The puncher as claimed in claim 2 , whereinthe base body is reciprocatively rotatable relative to the bottom cover at an angular range; andtwo scrap-releasing holes are implemented, are defined in the bottom cover and are located respectively at two ends of the angular range of the base body being rotatable relative to the bottom cover.4. The puncher as claimed in claim 3 , whereinthe base body has a track groove defined in the ...

BUMP-ON-TRACE PACKAGING STRUCTURE AND METHOD FOR FORMING THE SAME

A device comprises a first package component, and a first metal trace and a second metal trace on a top surface of the first package component. The device further includes a dielectric mask layer covering the top surface of the first package component, the first metal trace and the second metal trace, wherein the dielectric mask layer has an opening therein exposing the first metal trace. The device also includes a second package component and an interconnect formed on the second package component, the interconnect having a metal bump and a solder bump formed on the metal bump, wherein the solder bump contacts the first metal trace in the opening of the dielectric mask layer. 1. A device comprising:a first package component;a first metal trace and a second metal trace on a top surface of the first package component;a dielectric mask layer covering a top surface of the first package component, the first metal trace and the second metal trace, wherein the dielectric mask layer has an opening therein exposing the first metal trace but not the second metal trace;a second package component; andan interconnect formed on the second package component, the interconnect having a metal bump and a solder bump formed on the metal bump, wherein the solder bump contacts the first metal trace in the opening of the dielectric mask layer.2. The device of claim 1 , wherein the first package component comprises a package substrate and the second package component comprises a device die.3. The device of claim 1 , wherein the first and the second metal trace comprise a material selected from the group consisting of copper claim 1 , copper alloy claim 1 , aluminum claim 1 , aluminum alloy claim 1 , tungsten claim 1 , tungsten alloy claim 1 , nickel claim 1 , nickel alloy claim 1 , palladium claim 1 , palladium alloy claim 1 , gold claim 1 , and alloys thereof.4. The device of claim 1 , wherein the second metal trace is adjacent to the first metal trace.5. The device of claim 4 , wherein ...

MULTI-GATE MOSFET AND PROCESS THEREOF

A multi-gate MOSFET includes a substrate, a dielectric layer and at least a fin-shaped structure. The substrate has a first area and a second area. The dielectric layer is only located in the substrate of the first area. At least a fin-shaped structure is located on the dielectric layer. Moreover, the present invention also provides a multi-gate MOSFET process forming said multi-gate MOSFET. 1. A multi-gate MOSFET , comprising:a substrate having a first area and a second area;a dielectric layer only located in the substrate in the first area; andat least a fin-shaped structure located on the dielectric layer.2. The multi-gate MOSFET according to claim 1 , wherein the dielectric layer is located between the fin-shaped structure and the substrate claim 1 , and the fin-shaped structure and the substrate sandwish the dielectric layer from top and bottom.3. The multi-gate MOSFET according to claim 1 , wherein the fin-shaped structure has an upper part and a lower part claim 1 , and the upper part comprises a silicon structure and the lower part comprises a dielectric structure.4. The multi-gate MOSFET according to claim 1 , further comprising:a plurality of fin-shaped structures located on the dielectric layer, wherein the dielectric layer is located right below said fin-shaped structures and located in the substrate between the fin-shaped structures.5. The multi-gate MOSFET according to claim 1 , wherein the substrate surrounds the dielectric layer.6. The multi-gate MOSFET according to claim 1 , further comprising:a liner located on a part of the sidewalls of the fin-shaped structure.7. The multi-gate MOSFET according to claim 6 , wherein the bottom surface of the liner is substantially leveled with the top surface of the dielectric layer.8. The multi-gate MOSFET according to claim 1 , further comprising:an isolation structure located on the dielectric layer and surrounding the fin-shaped structure.9. The multi-gate MOSFET according to claim 8 , wherein the isolation ...

MULTI-BAND ANTENNA

A multi-band antenna is provided in the present invention. The multi-band antenna includes a substrate, a first antenna module and a second antenna module. The first antenna module with an Industrial Scientific Medical band is formed on the substrate. The second antenna module with a V band is formed on the first antenna module. A vertical projecting plane of the second antenna module on the substrate is overlapped with the substrate. The second antenna module further includes at least two antenna units. Center lines of the antenna units are coplanar and are parallel each other with a distance or crossed at a point with an included angle. A height of each antenna unit is equal to an odd multiple of one-quarter effective wavelength. 1. A multi-band antenna , comprising:a substrate;a first antenna module with an Industrial Scientific Medical band forming on the substrate; anda second antenna module with a V band forming on the first antenna module;wherein a vertical projecting plane of the second antenna module on the substrate is overlapped with the substrate.2. The multi-band antenna as claimed in claim 1 , wherein the substrate is a printed circuit board or a low-temperature co-fired ceramics.3. The multi-band antenna as claimed in claim 1 , wherein the substrate further comprises a plurality of first via holes.4. The multi-band antenna as claimed in claim 3 , wherein a depth of each the first via hole is equal to an odd multiple of one-quarter effective wavelength.5. The multi-band antenna as claimed in claim 3 , wherein the substrate further comprises a first perfect electric conducting layer.6. The multi-band antenna as claimed in claim 5 , wherein the first via holes and the first perfect electric conducting layer are combined as a first artificial magnetic conductor.7. The multi-band antenna as claimed in claim 1 , wherein center frequencies of the first antenna module are equal to 2.4 and 5 GHz.8. The multi-band antenna as claimed in claim 1 , wherein a ...

Apparatus and Methods for Molding Die on Wafer Interposers

Methods and apparatus for performing molding on die on wafer interposers. A method includes receiving an interposer assembly having a die side and an opposite side including two or more integrated circuit dies mounted on the die side of the interposer, the interposer assembly having spaces formed on the die side of the interposer between the two or more integrated circuit dies; mounting at least one stress relief feature on the die side of the interposer assembly in one of the spaces between the two or more integrated circuit dies; and molding the integrated circuit dies using a mold compound, the mold compound surrounding the two or more integrated circuit dies and the at least one stress relief feature. An apparatus is disclosed having integrated circuits mounted on a die side of an interposer, stress relief features between the integrated circuits and mold compound over the integrated circuits. 1. A method , comprising:forming through vias in a wafer having a die side and an opposite side;mounting a plurality of integrated circuit dies on the die side of the wafer, the integrated circuit dies having gaps adjacent ones of the plurality of integrated circuit dies;molding the plurality of integrated circuit dies and the die side of the wafer with a mold compound;dicing the mold compound to form at least one stress relief trench extending into the mold compound in at least one of the gaps; anddispensing stress relief material different from the mold compound into the at least one stress relief trench to form at least one stress relief feature.2. The method of claim 1 , and further comprising:performing a top grind operation on the mold compound until a top surface of at least one of the integrated circuit dies is exposed.3. The method of claim 1 , and further comprising:performing a backgrind operation on the opposite side of the wafer to thin the wafer to a thickness less than 200 microns.4. The method of claim 1 , wherein dispensing the stress relief material ...

Cutter with a Slider that can be Pushed from Two Directions and Slider for the Same

A cutter with a slider that can be pushed from two directions has a housing, a blade holder, a slider and a blade. The slider is mounted moveably on the housing, is connected to the blade holder and has an upper sliding element, a lower sliding element and a resilient tab. The upper sliding element has an L-shaped cross section to form a top wall and a side wall corresponding respectively to a top wall and a side wall of the housing. A guiding recess is defined by the side wall of the upper sliding element to slidably receive a portion of the side wall of the housing that forms an edge of a guiding channel. Accordingly, the cutter is convenient in use. 1. A cutter comprising: a hollow body having a top wall and a side wall; and', 'a guiding channel defined through the side wall of the body and having an edge;, 'a housing havinga blade holder disposed in the body of the housing and having multiple teeth; [ an L-shaped cross section to form a top wall and a side wall corresponding respectively to the top wall and the side wall of the body of the housing; and', 'a guiding recess defined by the side wall of the upper sliding element and slidably receiving a portion of the side wall of the body of the housing that forms the edge of the guiding channel;, 'an upper sliding element having, 'a lower sliding element combined with the upper sliding element;', 'a resilient tab mounted on the lower sliding element and engaging at least one of the teeth on the blade holder; and, 'a slider mounted moveably on the housing, connected to the blade holder and comprisinga blade connected with the slider and mounted moveably in the blade holder.2. The cutter as claimed in claim 1 , whereinthe upper sliding element further has a positioning member formed on and protruding from the side wall of the upper sliding element at an inner surface facing the housing; and a lateral segment connected with the side wall of the upper sliding element and slidably mounted in the guiding channel in the ...

METHOD OF MEASURING SURFACE STRUCTURE OF DISPLAY DEVICE

A method of measuring a surface structure of a display device is provided. The display device includes first and second substrates, first and second patterned light-shielding layers, and first and second pixel units. The first patterned light-shielding layer disposed on a surface of the first substrate includes first openings. The second patterned light-shielding layer disposed on the surface of the first substrate includes second openings. The first pixel unit includes first and second protrusions. The first protrusion correspondingly covers the first openings and a portion of the first patterned light-shielding layer. The second protrusion is disposed on and directly contacted with the first and second patterned light-shielding layers. The second pixel unit includes a third protrusion correspondingly covering the second openings and a portion of the second patterned light-shielding layer, wherein sizes of the second openings are smaller than sizes of the first openings. 1. A method of measuring a surface structure of a display device , comprising: a first substrate, having a first surface;', 'a first patterned light-shielding layer, having a plurality of first openings and disposed on the first surface of the first substrate;', 'at least one second patterned light-shielding layer, having a plurality of second openings and disposed on the first surface of the first substrate;', at least one first protrusion, correspondingly covering the first openings of the first patterned light-shielding layer; and', 'at least one second protrusion, disposed on and directly contacted with the first patterned light-shielding layer and the second patterned light-shielding layer;, 'at least one first pixel unit, comprising, 'at least one third protrusion, correspondingly covering the second openings of the second patterned light-shielding layer, wherein sizes of the second openings of the second patterned light-shielding layer are smaller than sizes of the first openings of the ...

POLYIMIDE FILM INCORPORATING POLYIMIDE POWDER DELUSTRANT, AND MANUFACTURE THEREOF

A polyimide film includes a polyimide layer including a polyimide base polymer, and a polyimide powder distributed in the polyimide base polymer, the polyimide powder being obtained by reacting a diamine with a dianhydride at a molar ratio of about 1:0.950 to about 1:0.995. Moreover, the polyimide film may have a multilayered structure including at least a second polyimide layer stacked on a surface of the polyimide layer. The second polyimide can also include the polyimide powder at a weight ratio less than about 20 wt % of the total weight of the second polyimide layer. Embodiments described herein also include methods of preparing the polyimide films. 1. A polyimide film comprising:a polyimide layer including a polyimide base polymer; anda polyimide powder distributed in the polyimide base polymer, the polyimide powder being obtained by reacting a diamine with a dianhydride at a molar ratio of about 1:0.950 to about 1:0.995.2. The polyimide film according to claim 1 , wherein the diamine is oxydianiline (ODA) claim 1 , and the dianhydride is pyromellitic dianhydride (PMDA).3. The polyimide film according to claim 1 , wherein the polyimide powder has an average particle size between about 2 μm and about 10 μm.4. The polyimide film according to claim 1 , further comprising a color pigment distributed in the polyimide base polymer.5. The polyimide film according to claim 4 , wherein the color pigment has a weight ratio between about 2 and about 10 wt % of the weight of the polyimide layer.6. The polyimide film according to claim 4 , wherein the color pigment is carbon black.7. The polyimide film according to claim 1 , wherein the polyimide powder has a weight ratio between about 20 and about 50 wt % of the total weight of the polyimide layer.8. The polyimide film according to claim 1 , further including a second polyimide layer stacked on a surface of the polyimide layer.9. The polyimide film according to claim 8 , wherein the second polyimide layer also includes ...

METHOD FOR HYDROGENATING POLYMER AND HYDROGENATED POLYMER THEREOF

A method for hydrogenating a polymer containing vinyl aromatic block and the hydrogenated polymer are provided. The method includes providing a polymer having at least one vinyl aromatic block; and hydrogenating the polymer in presence of a heterogeneous catalyst on a support, wherein the heterogeneous catalyst consists essentially of Ru, Zn and B, or Ru, Zn and P. 1. A polymer hydrogenation method , comprising:providing a polymer having at least one vinyl aromatic block; andhydrogenating the polymer in presence of a heterogeneous catalyst on a support, wherein the heterogeneous catalyst consists essentially of Ru, Zn and B, or Ru, Zn and P.2. The polymer hydrogenation method as claimed in claim 1 , wherein the molar ratio of Ru:Zn:B or Ru:Zn:P is 6:1:(0.3˜1).3. The polymer hydrogenation method as claimed in claim 1 , wherein the weight percentage of the heterogeneous catalyst is in a range of 0.5% to 30% based on the total weight of the heterogeneous catalyst and the support.4. The polymer hydrogenation method as claimed in claim 1 , wherein the polymer is formed from a monomer selected from the group consisting of styrene claim 1 , methylstyrene and all its isomers claim 1 , ethylstyrene and all its isomers claim 1 , cyclohexylstyrene claim 1 , vinyl biphenyl claim 1 , 1-vinyl-5-hexyl naphthalene claim 1 , vinyl naphthalene claim 1 , vinyl anthracene claim 1 , and any combination thereof.5. The polymer hydrogenation method as claimed in claim 1 , wherein the polymer further contains at least one conjugated diene block claim 1 , wherein the conjugated diene block is formed from a monomer selected from the group consisting of 1 claim 1 ,3-butadiene claim 1 , 2 claim 1 ,3-dimethyl-1 claim 1 ,3-butadiene claim 1 , 3-butyl-1 claim 1 ,3-octadiene claim 1 , isoprene claim 1 , 1-methylbutadiene claim 1 , 2-phenyl-1 claim 1 ,3-butadiene claim 1 , and any combination thereof.6. The polymer hydrogenation method as claimed in claim 1 , wherein the support is silica claim 1 , ...

DETECTION CIRCUIT FOR FLEXIBLE PRINTED CIRCUIT CONNECTION INTEGRITY

Provided is a connection detector assembly for detecting a connected state between a keypad and a processor along a flexible circuit. The assembly comprises a keypad with a plurality of buttons, each button including button contacts. A flexible printed circuit having a plurality of electrical traces aligned along a width of the flexible printed circuit and includes a set of two or more button signal traces individually electrically coupled with a first button contact of a corresponding one of the plurality of buttons. A first diagnostic electrical trace and a second diagnostic electrical trace form a diagnostic circuit with one another. A receiving unit receives the flexible printed circuit. A processor electrically couples to the diagnostic electrical circuit performs a diagnostic check of the diagnostic circuit to determine a connected state, the connected state indicating whether or not a failure condition exists along a designated portion of the diagnostic circuit. 1. A connection detector assembly for detecting a connected state between a keypad and a processor , comprising:a keypad including a plurality of buttons, the individual buttons including first and second button contacts;a flexible printed circuit having a first end, an opposite second end connected to the keypad, a plurality of electrical traces spaced from one another and longitudinally extending between the first end and the second end of the flexible printed circuit, the plurality of electrical traces being aligned along a width of the flexible printed circuit and including a set of two or more button signal traces individually electrically coupled with a first button contact of a corresponding one of the plurality of buttons, and first and second diagnostic electrical traces forming a diagnostic circuit with one another;a receiving unit configured to receive the first end of the flexible printed circuit and having a plurality of electrical contacts configured to electrically couple to the ...

MOBILE COMMUNICATIONS DEVICE, NON-TRANSITORY COMPUTER-READABLE MEDIUM AND METHOD OF CONFIGURING HOME SCREEN OF MOBILE COMMUNICATIONS DEVICE

A method of configuring and updating a home screen of a mobile communications device is provided. The home screen is configured and updated by a processor and displayed on a display panel of the mobile communications device. The method includes providing a plurality of tiles, each of the tiles displaying a feed from a corresponding one of feed sources; filling the tiles into the home screen that has a top page, one or more pages being addable immediately above the top page, each page having a layout of a plurality of slots, each of the slots being for accommodating a corresponding one of the tiles; and after an update that results in insertion of at least one new tile into the home screen occurs, placing the at least one new tile displaying a new feed on the top page, and moving at least one existing tile that was on the top page prior to the update to a new, different location of the home screen. A non-transitory computer-readable medium and a mobile communications device of configuring a home screen of a mobile communications device are also provided. 1. A method of configuring and updating a home screen of a mobile communications device , the home screen being configured and updated by a processor and displayed on a display panel of the mobile communications device , the method comprising:providing a plurality of tiles, each of the tiles displaying a feed from a corresponding one of feed sources;filling the tiles into the home screen that has a top page, one or more pages being addable immediately above the top page, each page having a layout of a plurality of slots, each of the slots being for accommodating a corresponding one of the tiles; andafter an update that results in insertion of at least one new tile into the home screen occurs, placing the at least one new tile displaying a new feed on the top page, and moving at least one existing tile that was on the top page prior to the update to a new, different location of the home screen.2. The method of claim 1 ...

MOBILE COMMUNICATIONS DEVICE, NON-TRANSITORY COMPUTER-READABLE MEDIUM AND METHOD OF NAVIGATING BETWEEN A PLURALITY OF DIFFERENT VIEWS OF HOME SCREEN OF MOBILE COMMUNICATIONS DEVICE

A method of navigating between a plurality of different views of a home screen of a mobile communications device is provide. The mobile communications device includes a home button, a processor, and a display panel configured to cooperate with the processor to display one of the views of the home screen. The method includes selectively displaying one of the views of the home screen on the display panel based on a number of times the home button is activated within a predetermined time period. A non-transitory computer-readable medium and a mobile communications device of navigating between a plurality of different views of a home screen of a mobile communications device are also provided. 1. A method of navigating between a plurality of different views of a home screen of a mobile communications device , the mobile communications device comprising a home button , a processor , and a display panel configured to cooperate with the processor to display one of the views of the home screen , the method comprising:selectively displaying one of the views of the home screen on the display panel based on a number of times the home button is activated within a predetermined time period.2. The method of claim 1 , wherein the selectively displaying step includes:displaying one of an immediately previous view of the home screen and a predetermined one of the views of the home screen on the display panel when the home button is activated once within the predetermined time period; anddisplaying the other one of the immediately previous view of the home screen and the predetermined one of the views of the home screen on the display panel when the home button is activated twice within the predetermined time period.3. The method of claim 2 , wherein the selectively displaying step includes:displaying the predetermined one of the views of the home screen on the display panel when the home button is activated more than twice within the predetermined time period.4. The method of claim 1 ...

MOBILE COMMUNICATIONS DEVICE, NON-TRANSITORY COMPUTER-READABLE MEDIUM AND METHOD OF ACTIVATING UPDATE OF HOME SCREEN OF MOBILE COMMUNICATIONS DEVICE

A method of activating an update of a home screen of a mobile communications device is provided. The home screen is displayed on a display panel of the mobile communications device. The home screen includes a plurality of tiles displaying a plurality of feeds from one or more feed sources. The method includes performing one of updating the home screen or activating and displaying a menu bar on the display panel based on a distance of a downward scrolling on a top page of a home screen. A non-transitory computer-readable medium and a mobile communications device for activating an update of a home screen of a mobile communications device are also provided. 1. A method of activating an update of a home screen of a mobile communications device , the home screen being displayed on a display panel of the mobile communications device , the home screen comprising a plurality of tiles displaying a plurality of feeds from one or more feed sources , the method comprising:performing one of updating the home screen or activating and displaying a menu bar on the display panel based on a distance of a downward scrolling on a top page of a home screen.2. The method of claim 1 , further comprising:measuring the distance of the downward scrolling on the top page of the home screen;activating and displaying a menu bar on the display panel when the distance of the downward scrolling on the top page of the home screen is determined to be not greater than a predetermined distance threshold; andupdating the home screen after the distance of the downward scrolling on the top page of the home screen is determined to be greater than a predetermined distance threshold.3. The method of claim 2 , further comprising:displaying on the home screen an initiation requirement to be fulfilled to initiate updating the home screen when the distance of the downward scrolling on the top page of the home screen is determined to be greater than the predetermined distance threshold,wherein the step of ...

METHOD AND APPARATUS FOR BLOCK-BASED SIGNIFICANCE MAP AND SIGNIFICANCE GROUP FLAG CONTEXT SELECTION

A method and apparatus for significance map context selection are disclosed. According to the present invention, the TUs are divided into sub-blocks and at least two context sets are used. Non-DC transform coefficients in each sub-block are coded based on the same context, context set, or context formation. The context, context set, or context formation for each sub- block can be determined based on sub-block index in scan order, horizontal sub-block index, vertical sub-block index, video component type, TU width, TU height, or any combination of the above. In one embodiment, the sum of the horizontal and the vertical sub-block indexes is used to classify each sub-block into a class and the context, context set, or context formation is then determined according to the class. 1. A method of significance map context selection , the method comprising:receiving transform coefficients associated with a TU (transform unit), wherein the TU is divided into one or more sub-blocks, and at least two context sets are used for the TU; andcoding non-DC transform coefficients in each sub-block based on same context, context set, or context formation.2. The method of claim 1 , wherein said same context claim 1 , context set claim 1 , or context formation for each sub-block is determined based on sub-block index in scan order claim 1 , horizontal sub-block index claim 1 , vertical sub-block index claim 1 , video component type claim 1 , TU width claim 1 , TU height claim 1 , or a combination thereof.3. The method of claim 2 , wherein said same context claim 2 , context set claim 2 , or context formation for each sub-block is determined by comparing the sub-block index in scan order claim 2 , the horizontal sub-block index claim 2 , the vertical sub-block index claim 2 , or a combination thereof with a threshold.4. The method of claim 3 , wherein the threshold is related to the TU width claim 3 , the TU height or a combination thereof.5. The method of claim 4 , wherein the threshold ...

Semiconductor Package System and Method

A first protective layer is formed on a first die and a second die, and openings are formed within the first protective layer. The first die and the second die are encapsulated such that the encapsulant is thicker than the first die and the second die, and vias are formed within the openings. A redistribution layer can also be formed to extend over the encapsulant, and the first die may be separated from the second die. 1. A semiconductor device comprising:a semiconductor die with a first sidewall;a first protective layer over the semiconductor die, wherein a second sidewall of the first protective layer is recessed from the first sidewall of the semiconductor die;an opening through the first protective layer;an encapsulant covering the first sidewall and the second sidewall, wherein the encapsulant has a top surface that is planar with the first protective layer; anda conductive material filling the opening and extending over the encapsulant.2. The semiconductor device of claim 1 , further comprising a second protective layer over the conductive material.3. The semiconductor device of claim 2 , further comprising an underbump metallization extending through the second protective layer to make electrical contact with the conductive material.4. The semiconductor device of claim 2 , wherein the second protective layer has a third sidewall aligned with a fourth sidewall of the encapsulant.5. The semiconductor device of claim 1 , further comprising a through via extending through the encapsulant and in electrical connection with the conductive material.6. The semiconductor device of claim 1 , wherein the conductive material is in physical contact with the encapsulant.7. The semiconductor device of claim 6 , wherein the conductive material is copper.8. A semiconductor device comprising:a protective material overlying a first surface of a semiconductor die, the protective material having a second surface facing away from the first surface;an encapsulant encapsulating the ...

3D PACKAGE STRUCTURE AND METHODS OF FORMING SAME

An embodiment is method including forming a first die package over a carrier substrate, the first die package comprising a first die, forming a first redistribution layer over and coupled to the first die, the first redistribution layer including one or more metal layers disposed in one or more dielectric layers, adhering a second die over the redistribution layer, laminating a first dielectric material over the second die and the first redistribution layer, forming first vias through the first dielectric material to the second die and forming second vias through the first dielectric material to the first redistribution layer, and forming a second redistribution layer over the first dielectric material and over and coupled to the first vias and the second vias. 1. A method comprising:forming a first die package over a carrier substrate, the first die package comprising a first die;forming a first redistribution layer over and coupled to the first die, the first redistribution layer comprising one or more metal layers disposed in one or more dielectric layers;adhering a second die over the first redistribution layer;laminating a first dielectric material over the second die and the first redistribution layer;forming first vias through the first dielectric material to the second die and forming second vias through the first dielectric material to the first redistribution layer; andforming a second redistribution layer over the first dielectric material and over and coupled to the first vias and the second vias.2. The method of further comprising:forming a first set of conductive connectors over and coupled to the second redistribution layer.3. The method of further comprising:removing the carrier substrate; andcoupling a substrate to the first set of conductive connectors.4. The method of claim 1 , wherein the forming the first die package further comprises:encapsulating at least lateral edges of the first die with an encapsulant; andlaminating a second dielectric ...

PACKAGE STRUCTURE AND METHOD OF FORMING THE SAME

Provided is a package structure including a composite wafer, a plurality of dies, an underfill, and a plurality of dam structures. The composite wafer has a first surface and a second surface opposite to each other. The composite wafer includes a plurality of seal rings dividing the composite wafer into a plurality of packages; and a plurality of through holes respectively disposed between the seal rings and penetrating through the first and second surfaces. The dies are respectively bonded onto the packages at the first surface by a plurality of connectors. The underfill laterally encapsulates the connectors. The dam structures are disposed on the first surface of the composite wafer to separate the underfill from the through holes. 1. A package structure , comprising: a plurality of seal rings, dividing the composite wafer into a plurality of packages; and', 'a plurality of through holes, respectively disposed between the plurality of seal rings and penetrating through the first and second surfaces;, 'a composite wafer, having a first surface and a second surface opposite to each other, wherein the composite wafer comprisesa plurality of dies, respectively bonded onto the plurality of packages at the first surface by a plurality of connectors;an underfill, laterally encapsulating the plurality of connectors; anda plurality of dam structures, disposed on the first surface of the composite wafer to separate the underfill from the plurality of through hole.2. The package structure of claim 1 , wherein a perimeter of one of the plurality of dies is located within a region enclosed by an inner sidewall of an underlying seal ring.3. The package structure of claim 1 , wherein one of the plurality of seal rings has an outer sidewall closer to an adjacent through hole than an outer sidewall of a corresponding dam structure.4. The package structure of claim 1 , wherein one of the plurality of dam structures surrounds a corresponding through hole.5. The package structure of ...

STUD BUMP STRUCTURE FOR SEMICONDUCTOR PACKAGE ASSEMBLIES

A semiconductor package structure comprises a substrate, a die bonded to the substrate, and one or more stud bump structures connecting the die to the substrate, wherein each of the stud bump structures having a stud bump and a solder ball encapsulating the stud bump to enhance thermal dissipation and reduce high stress concentrations in the semiconductor package structure. 116.-. (canceled)17. A method of forming a stud bump structure in a package structure , comprising:providing a conductive wire;pressing one end of the conductive wire to a bond pad and melting the conductive wire end to form a stud bump on the bond pad;severing the other end of the conductive wire close above the stud bump; andsoldering a solder ball to a top surface of the stud bump, the solder ball encapsulating the stud bump.18. The method of forming a stud bump structure of claim 17 , wherein the conductive wire comprises aluminum claim 17 , aluminum alloy claim 17 , copper claim 17 , copper alloy claim 17 , gold claim 17 , or gold alloy.19. The method of forming a stud bump structure of claim 17 , wherein the pressing and melting the conductive wire to form a stud bump on the bond pad is performed by wire bonding tool.20. The method of forming a stud bump structure of claim 17 , wherein the pressing and melting the conductive wire to form a stud bump on the bond pad is performed by a stud bump bonder.21. The method of forming a stud bump structure of claim 17 , wherein the severing the other end of the conductive wire leaves a tail extending from the bond pad.22. The method of forming a stud bump structure of claim 17 , further comprising applying ultrasonic energy to form the stud bump.23. The method of forming a stud bump structure of claim 17 , wherein the stud bump is disposed at a corner of a die.24. A method for forming a package structure claim 17 , the method comprising:providing a die wherein the die has a first periphery region adjacent a first edge of the die and a second ...

INTEGRATED FAN-OUT PACKAGES AND METHODS OF FORMING THE SAME

A method of forming a semiconductor device includes attaching a metal foil to a carrier, the metal foil being pre-made prior to attaching the metal foil; forming a conductive pillar on a first side of the metal foil distal the carrier; attaching a semiconductor die to the first side of the metal foil; forming a molding material around the semiconductor die and the conductive pillar; and forming a redistribution structure over the molding material. 1. A method of forming a semiconductor device , the method comprising:forming a conductive pillar over a first side of a carrier;attaching a backside of a die to the first side of the carrier;forming a molding material over the first side of the carrier around the die and around the conductive pillar;forming a redistribution structure over the die, the conductive pillar, and the molding material;removing the carrier, wherein after removing the carrier, a first end of the conductive pillar distal to the redistribution structure is exposed;forming a heat sink on the backside of the die; andbonding a semiconductor package to the first end of the conductive pillar, the heat sink being between the semiconductor package and the die.2. The method of claim 1 , wherein forming the heat sink comprises depositing a thermally conductive material on the backside of the die.3. The method of claim 2 , wherein the thermally conductive material has a thermal conductivity between about 100 watts per meter-kelvin (W/(m-k)) and about 400 W/(m-k).4. The method of claim 3 , wherein the thermally conductive material has a heat capacity of about 1700 joules per gram per degree Celsius (J/(g ° C.)) or larger.5. The method of claim 2 , wherein the backside of the die is attached to the first side of the carrier by an adhesive layer claim 2 , wherein forming the heat sink comprises:after removing the carrier, removing the adhesive layer to form a recess in the molding material, the recess exposing the backside of the die; andforming the thermally ...

Method of Manufacture of a Semiconductor Device

In order to prevent cracks from occurring at the corners of semiconductor dies after the semiconductor dies have been bonded to other substrates, an opening is formed adjacent to the corners of the semiconductor dies, and the openings are filled and overfilled with a buffer material that has physical properties that are between the physical properties of the semiconductor die and an underfill material that is placed adjacent to the buffer material. 1. A device comprising:a semiconductor device with an opening located at a corner of the semiconductor device;a buffer material located at least partially within the opening, wherein the buffer material does not extend across the semiconductor device;a substrate bonded to the semiconductor device; andan underfill material located between the semiconductor device and the substrate, wherein the buffer material has a first property with a value located between a value of the semiconductor device and a value of the underfill material.2. The device of claim 1 , wherein the buffer material has a first sidewall that is aligned with a second sidewall of the semiconductor device.3. The device of claim 1 , wherein the buffer material has a rounded surface facing away from the semiconductor device.4. The device of claim 1 , wherein the value is a coefficient of thermal expansion.5. The device of claim 1 , wherein the value is a Young's modulus.6. The device of claim 1 , wherein the buffer material comprises epoxy.7. A device comprising:a first semiconductor device comprising a top surface and a sidewall, wherein the top surface and the sidewall are connected by a first surface that is misaligned from the top surface and the sidewall;a buffer material in physical contact with the top surface and covering the first surface, wherein a second surface of the buffer material is aligned with the sidewall; andan underfill material in physical contact with the top surface and the buffer material.8. The device of claim 7 , wherein the buffer ...

INTEGRATED FAN-OUT PACKAGES WITH EMBEDDED HEAT DISSIPATION STRUCTURE

A semiconductor structure includes a die embedded in a molding material, the die having die connectors on a first side; a first redistribution structure at the first side of the die, the first redistribution structure being electrically coupled to the die through the die connectors; a second redistribution structure at a second side of the die opposing the first side; and a thermally conductive material in the second redistribution structure, the die being interposed between the thermally conductive material and the first redistribution structure, the thermally conductive material extending through the second redistribution structure, and the thermally conductive material being electrically isolated. 1. A method comprising:attaching a backside of a die to a first side of a first redistribution structure;forming a conductive pillar on the first side of the first redistribution structure;surrounding the die and the conductive pillar with a molding material;forming a second redistribution structure over the die, the conductive pillar, and the molding material;forming a first opening in the first redistribution structure, the first opening being within lateral extents of the die, the first opening extending through the first redistribution structure; andfiling the first opening with a metal paste, the metal paste being electrically isolated.2. The method of claim 1 , wherein the die has a dummy metal layer along the backside of the die claim 1 , the dummy metal layer being electrically isolated.3. The method of claim 2 , wherein the dummy metal layer has a same width with the die such that sidewalls of the dummy metal layer are aligned with respective sidewalls of the die.4. The method of claim 2 , wherein after forming the first opening claim 2 , the first opening exposes the dummy metal layer claim 2 , and wherein after forming the metal paste claim 2 , the metal paste extends through the first redistribution structure and physically contacts the dummy metal layer.5. ...

Semiconductor Device and Method of Manufacture

An integrated fan out package on package architecture is utilized along with de-wetting structures in order to reduce or eliminated delamination from through vias. In embodiments the de-wetting structures are titanium rings formed by applying a first seed layer and a second seed layer in order to help manufacture the vias. The first seed layer is then patterned into a ring structure which also exposes at least a portion of the first seed layer. 1. A semiconductor device comprising:an encapsulant surrounding a semiconductor die and a through via, wherein the through via comprises a conductive material and a seed layer;a conductive material in physical contact with the through via; anda liner ring in between a portion of the conductive material and the through via, the liner ring having outer sidewalls aligned with the through via.2. The semiconductor device of claim 1 , wherein the liner ring comprises a de-wetting material.3. The semiconductor device of claim 2 , wherein the de-wetting material is titanium.4. The semiconductor device of claim 3 , wherein the seed layer comprises copper.5. The semiconductor device of claim 1 , wherein the liner ring has an inner diameter of between about 150 μm and about 200 μm.6. The semiconductor device of claim 1 , wherein the liner ring has an outer diameter of less than about 200 μm.7. The semiconductor device of claim 1 , wherein the liner ring has a thickness of between about 50 Å and about 300 Å.8. A semiconductor device comprising:an encapsulant encapsulating a semiconductor device and a through via, the through via being separated from the semiconductor device by the encapsulant, wherein the through via comprises a first seed layer;a first lining layer adjacent to the encapsulant in a first direction and adjacent to the first seed layer in a second direction different from the first direction, wherein an outer sidewall of the first lining layer has a ring shape; anda conductive material extending through the first lining ...

PACKAGING PROCESS AND MANUFACTURING METHOD

A manufacturing method and a packaging process are provided. A package having a first die and a second die is provided. A circuit substrate having a first warpage level is provided. The package is mounted onto the circuit substrate and then heated under an elevated temperature to bond the package to the circuit substrate. The package heated under the elevated temperature is warped with a second warpage level, and the first warpage level is substantially in conformity with the second warpage level. 1. A bonding process , comprising:providing a circuit substrate on a fixture, wherein the circuit substrate has a mounting surface and mounting portions formed on the mounting surface;performing a substrate padding process;mounting a package onto the mounting surface of the circuit substrate, wherein the package has a bottom surface and connectors formed on the bottom surface of the package; andperforming a reflow process and bonding the connectors of the package to the mounting portions of the circuit substrate.2. The process according to claim 1 , wherein performing a substrate padding process includes placing a spacer underneath the circuit substrate and between the circuit substrate and the fixture to bend the circuit substrate and turn the mounting surface into a first warped surface.3. The process according to claim 2 , wherein the package includes at least one first die and a plurality of second dies claim 2 , and placing a spacer includes placing at least one spacer beneath the circuit substrate at a position corresponding to a position of the at least one first die of the package.4. The process according to claim 3 , wherein a vertical projection of the at least one spacer is partially overlapped with a vertical projection of the at least one first die.5. The process according to claim 3 , wherein a vertical projection of the at least one spacer is fully overlapped with a vertical projection of the at least one first die.6. The process according to claim 3 , ...

Semiconductor Device and Method of Manufacture

In order to prevent cracks from occurring at the corners of semiconductor dies after the semiconductor dies have been bonded to other substrates, an opening is formed adjacent to the corners of the semiconductor dies, and the openings are filled and overfilled with a buffer material that has physical properties that are between the physical properties of the semiconductor die and an underfill material that is placed adjacent to the buffer material. 1. A method of manufacturing a device , the method comprising:forming an opening along an outside edge of a semiconductor die;overfilling at least a portion of the opening with a buffer material; andplacing an underfill material adjacent to the buffer material.2. The method of claim 1 , further comprising singulating the semiconductor die from a semiconductor wafer after the overfilling the opening and before the placing the underfill material.3. The method of claim 2 , wherein the singulating the semiconductor die is performed by slicing through the buffer material and the semiconductor wafer with a saw.4. The method of claim 1 , further comprising bonding the semiconductor die to a first substrate prior to the placing the underfill material adjacent to the buffer material.5. The method of claim 4 , wherein the underfill material flows between the first substrate and the buffer material during the placing the underfill material.6. The method of claim 5 , further comprising bonding the first substrate to a second substrate.7. The method of claim 1 , wherein the overfilling at least the portion of the opening with the buffer material leaves the buffer material along an entire perimeter of the semiconductor die.8. A method of manufacturing a device claim 1 , the method comprising:partially singulating a first wafer to form a first opening within the first wafer, the first wafer comprising a semiconductor substrate of a first material, the first material having a first property with a first value, wherein the first opening ...

MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

A semiconductor device includes a substrate, a gate structure, a spacer, a mask layer, and at least one void. The gate structure is disposed on the substrate, and the gate structure includes a metal gate electrode. The spacer is disposed on sidewalls of the gate structure, and a topmost surface of the spacer is higher than a topmost surface of the metal gate electrode. The mask layer is disposed on the gate structure. At least one void is disposed in the mask layer and disposed between the metal gate electrode and the spacer. 1. A manufacturing method of a semiconductor device , comprising:forming a gate structure on a substrate and in a trench surrounded by a spacer, wherein the gate structure comprises a metal gate electrode and a gate dielectric layer encompassing the metal gate electrode, and a topmost surface of the spacer is higher than a topmost surface of the metal gate electrode;forming a mask layer on the gate structure and in the trench, wherein at least one void is formed in the mask layer within the trench, and the at least one void is formed between the metal gate electrode and the spacer, wherein the bottom surface of the mask layer and the top surface of the gate dielectric layer are coplanar;forming a source/drain structure adjacent to the spacer;forming an etching stop layer on the source/drain structure; andforming a contact structure penetrating the etching stop layer, wherein the etching stop layer and the spacer are disposed between the at least one void and the contact structure.2. The manufacturing method of the semiconductor device according to claim 1 , further comprising:performing an etching back process to the gate structure before the step of forming the mask layer, wherein the gate structure further comprises a work function layer encompassing the metal gate electrode, and a topmost surface of the work function layer is lower than the topmost surface of the metal gate electrode after the etching back process.3. The manufacturing method ...

Signaling Of Quantization Matrices

A method for signaling scaling matrices for transform coefficient quantization is provided. A video decoder receives data from a bitstream to be decoded as a current picture of a video. The video decoder determines a plurality of scaling matrices that are used to code the current picture, wherein a first scaling matrix of the plurality of scaling matrices is determined by referencing a previously determined second scaling matrix of the plurality of scaling matrices. The video decoder dequantizes transform coefficients of transform blocks of the current picture by using the determined plurality of scaling matrices. The video decoder reconstructs the current picture by using the dequantized transform coefficients. 1. A video decoding method , comprising:receiving data from a bitstream to be decoded as a current picture of a video;determining a plurality of scaling matrices that are used to code the current picture, wherein a first scaling matrix of the plurality of scaling matrices is determined by referencing a previously determined second scaling matrix of the plurality of scaling matrices;dequantizing transform coefficients of transform blocks of the current picture by using the determined plurality of scaling matrices; andreconstructing the current picture by using the dequantized transform coefficients.2. The method of claim 1 , wherein when a flag in the bitstream indicates that corresponding elements of the first and second scaling matrices are identical claim 1 , the first scaling matrix is determined by replicating the elements of the second scaling matrix as the elements of the first scaling matrix.3. The method of claim 1 , wherein when a flag in the bitstream indicates that corresponding elements of the first and second scaling matrices are not identical claim 1 , the first scaling matrix is determined by adding a set of delta values to the elements of the second scaling matrix as elements of the first scaling matrix.4. The method of claim 3 , wherein the ...

METHOD AND APPARATUS FOR UNIFICATION OF COEFFICIENT SCAN OF 8X8 TRANSFORM UNITS IN HEVC

A method and apparatus for processing 2N×2N transform units (TUs) are disclosed. In one embodiment, the method comprises determining a first-layer scanning order among four N×N sub-blocks of the 2N×2N TU; determining a second-layer scanning pattern for said four N×N sub-blocks; and providing scanned 2N×2N transform coefficients of the intra-coded or the inter-coded 2N×2N TU using double scanning based on the first-layer scanning order and the second-layer scanning pattern. In another embodiment, said determining the first-layer scanning order is dependent on the second-layer scanning pattern. The second-layer scanning pattern can be diagonal, horizontal or vertical. In an embodiment, the first-layer scanning order can be from an upper-left sub-block, to an upper-right sub-block, to a lower-left sub-block and to a lower-right sub-block for the second-layer horizontal scanning pattern and from an upper-left sub-block, to a lower-left sub-block, to an upper-right sub-block and to a lower-right sub-block for other second-layer scanning patterns. 1. A method for processing 2N×2N transform units , the method comprising:receiving a 2N×2N TU (transform unit), where the 2N×2N transform unit corresponds to an intra-coded TU or an inter-coded TU, and wherein N is an integer from a group consisting of 2, 4, 8, or 16;determining a first-layer scanning order among four N×N sub-blocks of the 2N×2N TU, wherein said four N×N sub-blocks of the 2N×2N TU are scanned based on the first-layer scanning order;determining a second-layer scanning pattern for said four N×N sub-blocks, wherein each of said four N×N sub-blocks is scanned according to the second-layer scanning pattern; andproviding scanned 2N×2N transform coefficients for the 2N×2N TU corresponds to the intra-coded TU or the inter-coded TU using double scanning based on the first-layer scanning order and the second-layer scanning pattern.2. The method of claim 1 , wherein the first-layer scanning order scans an upper left N×N ...

METHOD AND APPARATUS FOR LOOP FILTERING CROSS TILE OR SLICE BOUNDARIES

A method and apparatus for loop filter processing of boundary pixels across a block boundary aligned with a slice or tile boundary is disclosed. Embodiments according to the present invention use a parameter of a neighboring slice or tile for loop filter processing across slice or tile boundaries according to a flag indicating whether cross slice or tile loop filter processing is allowed not. According to one embodiment of the present invention, the parameter is a quantization parameter corresponding to a neighboring slice or tile, and the quantization parameter is used for filter decision in deblocking filter. 1. A method of loop filter processing for boundary pixels across a block boundary , wherein the boundary pixels comprises first pixels on a first side of the block boundary and second pixels on a second side of the block boundary , the method comprising:receiving reconstructed video data associated with a picture from a media or a processor, wherein the reconstructed video data is partitioned into slices or tiles, and a slice boundary or a tile boundary of a slice or tile is aligned with one block boundary;determining a value of a cross-slice loop filter flag or a cross-tile loop filter flag corresponding to the slice or tile respectively; andapplying said loop filter processing to the boundary pixels across the slice boundary or tile boundary according to the value of the cross-slice loop filter flag or the cross-tile loop filter flag, wherein said loop filter processing depends on a first parameter for the first pixels inside the slice or tile and a second parameter for the second pixels outside the slice or tile.2. The method of claim 1 , wherein the first parameter for the first pixels corresponds to first quantization parameter (QP) for the first pixels and the second parameter for the second pixels corresponds to second quantization parameter (QP) for the second pixels.3. The method of claim 1 , wherein an average of the first parameter and the second ...

METHOD FOR HYDROGENATING STYRENIC BLOCK COPOLYMERS AND HYDROGENATED POLYMER

A catalyst composition, a method for hydrogenating styrenic block copolymer employing the same, and a hydrogenated polymer from the method are provided. The method for hydrogenating styrenic block copolymer includes subjecting a hydrogenation process to a styrenic block copolymer in the presence of a catalyst composition. In particular, the catalyst composition includes an oxide carrier, and a catalyst disposed on the oxide carrier, wherein the catalyst includes a platinum-and-rhenium containing phosphorus compound. 1. A method for hydrogenating styrenic block copolymer , comprising:subjecting a styrenic block copolymer to a hydrogenation process in the presence of a catalyst composition;wherein the catalyst composition comprises:an oxide carrier; anda catalyst disposed on the oxide carrier, wherein the catalyst comprises a platinum-and-rhenium containing phosphorus compound.2. The method for hydrogenating styrenic block copolymer as claimed in claim 1 , wherein the oxide carrier comprises titanium oxide claim 1 , aluminum oxide claim 1 , zirconium oxide claim 1 , silicon oxide claim 1 , or a combination thereof.3. The method for hydrogenating styrenic block copolymer as claimed in claim 1 , wherein the styrenic block copolymer is formed by polymerizing a conjugated diene monomer and a vinyl aromatic hydrocarbon monomer.4. The method for hydrogenating styrenic block copolymer as claimed in claim 3 , wherein the conjugated diene monomer comprises 1 claim 3 ,3-butadiene claim 3 , 2 claim 3 ,3-dimethyl-1 claim 3 ,3-butadiene claim 3 , 3-butyl-1 claim 3 ,3-octadiene claim 3 , isoprene claim 3 , 1-methylbutadiene claim 3 , 2-phenyl-1 claim 3 ,3-butadiene claim 3 , or a combinations thereof.5. The method for hydrogenating styrenic block copolymer as claimed in claim 3 , wherein the vinyl aromatic hydrocarbon monomer comprises styrene claim 3 , methylstyrene claim 3 , ethylstyrene claim 3 , cyclohexylstyrene claim 3 , vinyl biphenyl claim 3 , 1-vinyl-5-hexyl naphthalene ...

RDL-FIRST PACKAGING PROCESS

A method includes forming a first plurality of Redistribution Lines (RDLs) over a carrier, and bonding a device die to the first plurality of RDLs through flip-chip bonding. The device die and the first plurality of RDLs are over the carrier. The device die is molded in a molding material. After the molding, the carrier is detached from the first plurality of RDLs. The method further includes forming solder balls to electrically couple to the first plurality of RDLs, wherein the solder balls and the device die are on opposite sides of the first plurality of RDLs. 1. A method comprising:forming a first plurality of Redistribution Lines (RDLs) over a carrier;bonding a device die to the first plurality of RDLs through flip-chip bonding, wherein the device dies and the first plurality of RDLs are over the carrier;molding the device die in a molding material;after the molding, detaching the carrier from the first plurality of RDLs; andforming solder balls to electrically couple to the first plurality of RDLs, wherein the solder balls and the device die are on opposite sides of the first plurality of RDLs.2. The method of further comprising forming a plurality of through-vias electrically coupled to the first plurality of RDLs claim 1 , wherein during the molding claim 1 , the plurality of through-vias are molded in the molding material.3. The method of further comprising claim 2 , after the forming the solder balls claim 2 , grinding the molding material to reveal the plurality of through-vias.4. The method of further comprising:before the forming the solder balls and before the detaching the carrier, grinding the molding material to reveal the plurality of through-vias; andafter the grinding the molding material and before the detaching the carrier, forming a plurality of solder regions on the plurality of through-vias.5. The method of further comprising:plating a plurality of solder regions over the plurality of through-vias, with edges of the plurality of solder ...