INTERNAL CONNECTION SYSTEM FOR POWER SEMICONDUCTORS COMPRISING LARGE-AREA TERMINALS

Beschreibung

Verbindungstechnik für Leistungshalbleiter mit großflächigen Anschlüssen

Die am weitesten verbreitete Technologie zur Kontaktierung von Leistungshalbleiterchips untereinander und mit Leiterbahnen ist das Dickdrahtbonden. Mittels Ultraschallenergie wird hierbei eine dauerhafte Verbindung zwischen einem Draht aus AI, der einen Durchmesser von typischerweise einigen 100 μ aufweist, und der Kontaktfläche, die am Chip aus AI und am Leistungsmodul aus Cu besteht, über eine intermetallische Verbindung realisiert.

Als Alternativen zum Bonden gibt es weitere Verfahren wie das ThinPak. Hierbei wird die Chipoberfläche über ein Lot kontaktiert, das über Löcher einer Keramikplatte eingebracht wird.

Bei MPIPPS (Metal Posts Interconnected Parallel Plate Structures) werden die Kontakte mittels gelöteter Kupferpfosten hergestellt.

Eine andere Methode zur Kontaktierung kann über Lötbu ps bei der Flip Chip Technologie erfolgen. Diese ermöglicht zudem eine verbesserte Wärmeabfuhr, da die Leistungshalbleiter an der Ober- und Unterseite auf DCB-Substraten (DCB steht für Direct Copper Bonding) aufgelötet werden können.

Es gibt auch eine großflächige Kontaktierung über aufgedampfte Cu-Leitungen, wobei die Isolierung der Leiterbahnen mittels aus der Dampfphase abgeschiedenem (CVD- Verfahren) Isolator erfolgt (Power Module Overlay Structure) .

Schließlich ist die Kontaktierung mittels einer strukturierten Folie über einen Klebe- bzw. Lötprozess bekannt . US 5,616,886 enthält einen Vorschlag zum Bondless Module, wobei keine Prozessdetails genannt werden.

In Ozmat B., Korman C. S. und Filion R. : "An Advanced Approach to Power Module Packaging", 0-7803-6437-6/00, IEEE, 2000 wird ein Verfahren offenbart, bei dem

Leistungshalbleiter auf eine in einem Rahmen gespannte Folie aufgebracht werden.

Aus Ostmann A. , Neumann A. : „Chip in Polymer - the Next Step in Miniaturization", in "Advancing Microelectronics" , Volume 29, No. 3, May/June 2002 ist ein Verfahren bekannt, bei dem auf einem Substrat befindliche Logikchips in einem Polymer eingebettet werden.

Aufgabe der Erfindung ist es, ein Verfahren zum Kontaktieren einer oder mehrerer elektrischer Kontaktflächen eines auf einem Substrat befindlichen Bauelements bereitzustellen, das für Leistungselektronik geeignet ist und bei dem die Möglichkeit einer an hohe Leistungen angepassten Kontaktierung besteht.

Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.

Dementsprechend wird in einem Verfahren zum Herstellen einer Vorrichtung mit einem auf einem Substrat angeordneten Bauelement, wobei das Bauelement eine elektrische

Kontaktfläche aufweist, eine Schicht aus elektrisch isolierendem Material auf dem Substrat und dem Bauelement aufgebracht .

Nach dem Aufbringen der Schicht aus elektrisch isolierendem Material wird die elektrische Kontaktfläche des Bauelements zumindest teilweise freigelegt. Durch das Freilegen der Kontaktfläche wird in der Schicht aus elektrisch isolierendem Material ein Fenster mit mehr als 60% der Größe der Seite und/oder Fläche des Bauelementes geöffnet, an der das Fenster geöffnet wird, insbesondere mehr als 80%. Somit ist das Verfahren für Leistungsbauelemente besonders geeignet, für die bei Kontaktierung mit einem flachen Leiter ein Kontaktfenster und eine Kontaktfläche ■ entsprechender Größe bereitgestellt wird. Das Fenster wird insbesondere an der größten und/oder an der vom Substrat abgewandten Seite des Bauelements geöffnet und hat vorzugsweise eine absolute Größe von mehr als 50 mm², insbesondere mehr als 70 mm² oder sogar mehr als 100 mm².

Alternativ oder ergänzend zum Freilegen der Kontaktfläche des Bauelements kann die Schicht aus elektrisch isolierendem Material auch gleich so aufgebracht werden, dass die Kontaktfläche des Bauelements zumindest teilweise frei bleibt, -indem ein Fenster mit mehr als 60% der Größe der Seite und/oder Fläche des Bauelementes geöffnet ist, an der das Fenster geöffnet ist, insbesondere mehr als 80%. Das vollständige oder partielle Freilassen schon beim Aufbringen lässt sich besonders vorteilhaft verwirklichen, wenn die Schicht aus elektrisch isolierendem Material in Form einer Folie aufgebracht wird. Dann lässt sich nämlich von vornherein eine Folie mit einer oder mehreren entsprechenden Öffnungen bzw. Fenstern verwenden, die sich beispielsweise zuvor durch kostengünstiges Ausstanzen oder Ausschneiden erzeugen lassen.

In einem nächsten Schritt wird eine Schicht aus elektrisch leitendem Material auf der Schicht aus elektrisch isolierendem Material und der elektrischen Kontaktfläche des Bauelements aufgebracht. Die Schicht aus elektrisch isolierendem Material ist also eine Trägerschicht für die Schicht aus elektrisch leitendem Material. Selbstverständlich liegt es auch im Rahmen der Erfindung bei einem Substrat, auf dem mehrere Bauelemente mit Kontaktflächen angeordnet sind, und/oder bei Bauelementen mit mehreren Kontaktflächen entsprechend vorzugehen.

Um eine saubere Abdeckung der Kanten des Bauelements zu gewährleisten, sollte die Größe des Fensters andererseits nicht mehr als 99,9% der Größe der Seite und/oder Fläche des Bauelementes betragen, an der das Fenster geöffnet wird, insbesondere nicht mehr als 99% und weiter bevorzugt nicht mehr als 95%.

Zur Kontaktierung des Bauelements mit dem Substrat weist das Substrat vorzugsweise eine elektrische Kontaktfläche auf, die fei bleibt und/oder freigelegt wird und auf die die Schicht aus elektrisch leitendem Material ebenfalls aufgebracht wird. So wird die Kontaktfläche des Bauelements über die Schicht aus elektrisch leitendem Material mit der Kontaktfläche des Substrats verbunden.

Die Kontaktfläche des Bauelements und die Kontaktfläche des Substrats sind vorzugsweise in etwa gleich groß, um einen durchgängigen Stromfluss zu gewährleisten.

Dadurch dass das Bauelement auf dem Substrat angeordnet ist, bilden Substrat und Bauelement eine Oberflächenkontur. Die Schicht aus elektrisch isolierendem Material wird insbesondere so auf dem Substrat und dem Bauelement aufgebracht, dass die Schicht aus elektrisch isolierendem Material der aus Substrat und Bauelement gebildeten Oberflächenkontur folgt, d.h., dass die Schicht aus elektrisch isolierendem Material entsprechend der aus Substrat und Bauelement gebildeten Oberflächenkontur auf der Oberflächenkontur verläuft. Werden dagegen gemäß dem Stand der Technik Logikchips in einem Polymer eingebettet, so folgt nur die Unterseite der Polymerschicht der Oberflächenkontur, nicht aber die Polymerschicht selbst. Dadurch dass die Schicht aus elektrisch isolierendem Material der aus Substrat und Bauelement gebildeten Oberflächenkontur folgt, ergeben sich, insbesondere wenn ein Leistungsbauelement als Bauelement verwendet wird, gleich zwei Vorteile. Zum einen^' ist eine noch ausreichende Dicke der Schicht aus elektrisch isolierendem Material über den dem Substrat abgewandten Kanten des Bauelementes gewährleistet, so dass ein Durchschlag bei hohen Spannungen bzw. Feldstärken verhindert wird. Zum anderen ist die Schicht aus elektrisch isolierendem Material neben dem in der Regel sehr hohen Leistungsbauelement auf dem Substrat nicht so dick, dass ein Freilegen und Kontaktieren von Kontaktflächen auf Leiterbahnen des Substrats problematisch wäre.

Die Dicke der Schicht aus elektrisch isolierendem Material über dem Substrat weicht in ihrem geradlinig verlaufenden Bereich um weniger als 50% von ihrer Dicke über dem Bauelement in ihrem dort geradlinig verlaufenden Bereich ab, insbesondere um weniger als 20%. Vorzugsweise sind die Dicken in etwa gleich, weichen also um weniger als 5% oder sogar weniger als 1% voneinander ab. Die Prozentangaben beziehen sich insbesondere auf die Dicke der Schicht über dem Bauelement in deren geradlinig verlaufenden Bereich, die dementsprechend die 100% angibt. Auf den geradlinig verlaufenden Bereich wird abgestellt, da die Schicht in Innenkanten von Substrat und Bauelement in der Regel dicker, über den dem Substrat abgewandten Kanten des Bauelements in der Regel dünner verläuft.

Als Substrate kommen beliebige Schaltungsträger auf organischer oder anorganischer Basis in Frage-. Solche Substrate sind beispielsweise PCB (Printed Circuit Board)-, DCB-, IM (Insulated Metal)-, HTCC (High Temperature Cofired Ceramics)- und LTCC (Low Temperature Cofired Ceramics)- Substrate. Die Schicht aus elektrisch isolierendem Material ist insbesondere aus Kunststoff. Je nach Weiterverarbeitung kann sie fotoempfindlich oder nicht fotoempfindlich sein.

Sie wird vorzugsweise mit einer oder mehreren der folgenden Vorgehensweisen aufgebracht: Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten, Auflaminieren einer Folie.

Zuweilen ist es vorteilhaft, wenn die Schicht aus elektrisch isolierendem Material keine Folie ist. Wird als Schicht aus elektrisch isolierendem Material dagegen eine Folie verwendet, so erfolgt das Auflaminieren vorteilhaft in einer Vakuumpresse. Dazu sind Vakuumtiefziehen, hydraulisches Vakuumpressen, Vakuumgasdruckpressen oder ähnliche Laminierverfahren denkbar. Der Druck wird vorteilhafterweise isostatisch aufgebracht. Das Auflaminieren erfolgt beispielsweise bei Temperaturen von 100°C bis 250°C und einem Druck von 1 bar bis 10 bar. Die genauen Prozessparameter des Auflaminierens, also Druck, Temperatur, Zeit etc., hängen unter anderem von der Topologie des Substrats, des Kunststoffmaterials der Folie und der Dicke der Folie ab.

Die Folie kann aus beliebigen Thermoplasten, Duroplasten und Mischungen davon bestehen. Als Folie wird bei dem erfindungsgemäßen Verfahren Vorzugs- und vorteilhafterweise eine Folie aus einem Kunststoffmaterial auf Polyimid (PI)-, Polyethylen (PE)-, Polyphenol-, Polyetheretherketon (PEEK)- und/oder Epoxidbasis verwendet. Die Folie kann dabei zur Verbesserung der Haftung auf der Oberfläche eine Klebebeschichtung aufweisen. Ebenso kann die Substratoberfläche mit einem HaftVermittler, vorzugsweise Silanverbindungen, beschichtet sein.

Nach dem Auflaminieren wird insbesondere ein Temperschritt durchgeführt. Durch die Temperaturbehandlung und Vernetzung werden Haftung, thermische, physikalische und mechanische Eigenschaften der Folie auf der Oberfläche verbessert.

Zum Aufbringen der Schicht aus elektrisch leitendem Material, also zum flächigen Kontaktieren, wird vorteilhaft ein physikalisches oder chemisches Abscheiden des elektrisch leitenden Materials durchgeführt. Derartige physikalische Verfahren sind Sputtern und Bedampfen (Physical Vapor Deposition, PVD) . Das chemische Abscheiden kann aus gasförmiger Phase (Chemical Vapor Deposition, CVD) und/oder flüssiger Phase (Liquid Phase Chemical Vapor Deposition) erfolgen. Denkbar ist auch, dass zunächst durch eines dieser Verfahren eine dünne elektrisch leitende Teilschicht beispielsweise aus Titan/Kupfer aufgetragen wird, auf der dann eine dickere elektrisch leitende Teilschicht beispielsweise aus Kupfer galvanisch abgeschieden wird.

Vorzugsweise wird bei dem erfindungsgemäßen Verfahren ein Substrat mit einer Oberfläche verwendet, die mit einem oder mehreren Halbleiterchips, insbesondere

Leistungshalbleiterchips bestückt ist, auf deren jedem je eine oder mehrere zu kontaktierende Kontaktflächen vorhanden ist oder sind, und wobei die Schicht aus elektrisch isolierendem Material auf dieser Oberfläche unter Vakuum aufgebracht wird, so dass die Schicht aus elektrisch isolierendem Material diese Oberfläche einschließlich jedes Halbleiterchips und jeder Kontaktfläche eng anliegend bedeckt und auf dieser Oberfläche einschließlich jedes Halbleiterchips haftet.

Die Schicht aus elektrisch isolierendem Material ist dabei so gestaltet, dass ein Höhenunterschied von bis zu 1000 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und durch die auf dem Substrat angeordneten Halbleiterchips verursacht. Die Dicke der Schicht aus elektrisch isolierendem Material kann 10 μm bis 500 μm betragen. Vorzugsweise wird bei dem erfindungsgemäßen Verfahren eine Schicht aus elektrisch isolierendem Material mit einer Dicke von 25 bis 150 μ aufgebracht .

In einer weiteren Ausgestaltung wird das Aufbringen sooft wiederholt, bis eine bestimmte Dicke der Schicht aus elektrisch isolierendem Material erreicht ist. Beispielsweise werden Teilschichten aus elektrisch isolierendem Material geringerer Dicke zu einer Schicht aus elektrisch isolierendem Material höherer Dicke verarbeitet. Diese Teilschichten aus elektrisch isolierendem Material bestehen vorteilhaft aus einer Art Kunststoffmaterial. Denkbar ist dabei auch, dass die Teilschichten aus elektrisch isolierendem Material aus mehreren unterschiedlichen Kunststoff aterialen bestehen. Es resultiert eine aus Teilschichten aufgebaute Schicht aus elektrisch isolierendem Material.

In einer besonderen Ausgestaltung wird zum Freilegen der elektrischen Kontaktfläche des Bauelements ein Fenster in der Schicht aus elektrisch isolierendem Material durch Laserablation geöffnet. Eine Wellenlänge eines dazu verwendeten Lasers beträgt zwischen 0,1 μm und 11 μm. Die Leistung des Lasers beträgt zwischen 1 W und 100 W.

Vorzugsweise wird ein C0-Laser mit einer Wellenlänge von 9,24 μm verwendet. Das Öffnen der Fenster erfolgt dabei ohne eine Beschädigung eines eventuell unter der Schicht aus elektrisch isolierendem Material liegenden Chipkontakts aus Aluminium, Gold oder Kupfer.

In einer weiteren Ausgestaltung wird eine fotoempfindliche Schicht aus elektrisch isolierendem Material verwendet und zum Freilegen der elektrischen Kontaktfläche des Bauelements ein Fenster durch einen fotolithographischen Prozess geöffnet. Der fotolithographische Prozess umfasst ein Belichten der fotoempfindlichen Schicht aus elektrisch isolierendem Material und ein Entwickeln und damit Entfernen der belichteten oder nicht-belichteten Stellen der Schicht aus elektrisch isolierendem Material.

Nach dem Öffnen der Fenster erfolgt gegebenenfalls ein Reinigungsschritt, bei dem Reste der Schicht aus elektrisch isolierendem Material entfernt werden. Der Reinigungsschritt erfolgt beispielsweise nasschemisch. Denkbar ist insbesondere auch ein Plasmareinigungsverfahren.

In einer weiteren Ausgestaltung wird eine Schicht aus mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitendem Material verwendet. Es werden beispielsweise verschiedene Metalllagen übereinander aufgetragen. Die Anzahl der Teilschichten beziehungsweise Metalllagen beträgt insbesondere 2 bis 5. Durch die aus mehreren Teilschichten aufgebaute elektrisch leitende Schicht kann beispielsweise eine als Diffusionsbarriere fungierende Teilschicht integriert sein. Eine derartige Teilschicht besteht beispielsweise aus einer

Titan-Wolfram-Legierung (TiW) . Vorteilhafterweise wird bei einem mehrschichtigen Aufbau direkt auf der zu kontaktierenden Oberfläche eine die Haftung vermittelnde oder verbessernde Teilschicht aufgebracht. Eine derartige Teilschicht besteht beispielsweise aus Titan.

In einer besonderen Ausgestaltung wird nach dem flächigen Kontaktieren in und/oder auf der Schicht aus dem elektrisch leitenden Material mindestens eine Leiterbahn erzeugt. Die Leiterbahn kann auf der Schicht aufgetragen werden.

Insbesondere wird zum Erzeugen der Leiterbahn ein Strukturieren der Schicht durchgeführt. Dies bedeutet, dass die Leiterbahn in dieser Schicht erzeugt wird. Die Leiterbahn dient beispielsweise der elektrischen Kontaktierung eines Halbleiterchips. Das Strukturieren erfolgt üblicherweise in einem fotolithographischen Prozess. Dazu kann auf der elektrisch leitenden Schicht ein Fotolack aufgetragen, getrocknet und anschließend belichtet und entwickelt werden. Unter Umständen folgt ein Temperschritt, um den aufgetragenen Fotolack gegenüber nachfolgenden Behandlungsprozessen zu stabilisieren. Als Fotolack kommen herkömmliche positive und negative Resists (Beschichtungs aterialien) in Frage. Das Auftragen des Fotolacks erfolgt beispielsweise durch einen Sprüh- oder Tauchprozess . Electro-Deposition

(elektrostatisches oder elektrophoretisches Abscheiden) ist ebenfalls denkbar.

Statt eines Fotolacks kann auch ein anderes strukturierbares Material mit einer oder mehreren der folgenden

Vorgehensweisen aufgebracht werden: Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdr cken, Overmolden, Dispensen, Spincoaten, Auflaminieren einer Folie.

Zum Strukturieren können auch fotoempfindliche Folien eingesetzt werden, die auflaminiert und vergleichbar mit der aufgetragenen Fotolackschicht belichtet und entwickelt werden.

Zum Erzeugen der Leiterbahn kann beispielsweise wie folgt vorgegangen werden: In einem ersten Teilschritt wird die elektrisch leitende Schicht strukturiert und in einem darauf folgenden Teilschritt wird auf der erzeugten Leiterbahn eine weitere Metallisierung aufgebracht. Durch die weitere

Metallisierung wird die Leiterbahn verstärkt. Beispielsweise wird auf- der durch Strukturieren erzeugten Leiterbahn Kupfer galvanisch in einer Dicke von 1 μm bis 400 μm abgeschieden. Danach wird die Fotolackschicht beziehungsweise die auflaminierte Folie oder das alternativ verwendete strukturierbare Material abgelöst. Dies gelingt beispielsweise mit einem organischen Lösungsmittel, einem alkalischen Entwickler oder dergleichen. Durch nachfolgendes Differenzätzen wird die flächige, nicht mit der Metallisierung verstärkte, metallisch leitende Schicht wieder entfernt. Die verstärkte Leiterbahn bleibt erhalten.

In einer besonderen Ausgestaltung werden zum Herstellen einer mehrlagigen Vorrichtung die Schritte Auflaminieren, Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt .

Durch die Erfindung ist vorteilhafterweise eine neuartige Technologie zur elektrischen Kontaktierung und Verdrahtung von Anschlusspads bzw. -kontaktflächen, die auf Halbleiterchips, insbesondere auf Leistungshalbleiterchips angeordnet sind, bereitgestellt. Zusätzlich ergibt bei dem erfindungsgemäßen Verfahren die flächige Anbindung und die besondere Isolierung eine niederinduktive Verbindung, um schnelles und verlustarmes Schalten zu ermöglichen.

Durch das Aufbringen der Schicht aus elektrisch isolierendem Material wird eine elektrische Isolationsschicht hergestellt. Die Herstellung der Isolationsschicht durch das erfindungsgemäße Aufbringen der Schicht aus elektrisch isolierendem Material bietet folgende Vorteile: - Anwendung bei hohen Temperaturen. Eine Schicht aus elektrisch isolierendem Material ist bei geeigneter Materialwahl hitzebeständig bis zu 300°C.

- Geringe Prozesskosten.

- Es sind hohe Isolationsfeldstärken durch Verwendung dicker Isolationslagen möglich.

- Hoher Durchsatz, z.B. können DCB-Substrate im Nutzen prozessiert werden.

- Homogene Isolationseigenschaften, da Lufteinschlüsse durch die Verarbeitung der Schicht aus elektrisch isolierendem Material im Vakuum verhindert werden.

- Die gesamte Chipkontaktfläche kann genützt werden, so dass hohe Ströme abgeleitet werden können. - Durch die flächige Kontaktierung können die Chips homogen angesteuert werden.

- Die Induktivität des Kontaktes bei einer Kontaktfläche ist durch die flächenhafte Geometrie kleiner als beim Dickdrahtbonden.

- Die Kontaktierung führt zu hoher Zuverlässigkeit bei Vibrations- und mechanischer Schockbelastung.

- Höhere Lastwechselfestigkeit im Vergleich zu konkurrierenden Methoden wegen geringer thermomechanischer Spannungen.

- Es sind mehrere Verdra tungsebenen zugänglich.

- Die beschriebene, planare Verbindungstechnik beansprucht eine geringe Bauhöhe. Es resultiert ein kompakter Aufbau.

- Bei mehrlagigen Verbindungsebenen sind großflächige Metallisierungslagen zur Abschirmung realisierbar. Dies wirkt sich insbesondere auf das EMV (Elektromagnetische Verträglichkeit) -Verhalten der Schaltung (Störemission, Störfestigkeit) sehr, positiv aus.

Bevorzugte und vorteilhafte Ausgestaltungen der Vorrichtung ergeben sich aus den bevorzugten Ausgestaltungen des Verfahrens .

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Zeichnung.

Figur 1 zeigt ein Verfahren zum Kontaktieren eines Leistungshalbleiters .

In der Figur 1 ist das Substrat des Beispiels generell mit 1 bezeichnet. Dieses Substrat 1 weist beispielsweise ein DCB- Substrat auf, das aus einer Substratschicht 10 aus Keramikmaterial, einer auf eine untere Oberfläche der Substratschicht 10 aufgebrachten Schicht 12 aus Kupfer und einer auf einer von der unteren Oberfläche abgekehrten Oberfläche der Substratschicht 10 aufgebrachten Schicht 11 aus Kupfer besteht .

Die Schicht 11 auf der oberen Oberfläche der Substratschicht 10 ist bereichsweise bis auf die obere Oberfläche der

Substratschicht 10 herab entfernt, so dass dort die obere Oberfläche frei liegt. Durch die Schichten 11 und 12 aus Kupfer werden Leiterbahnen auf dem Substrat gebildet.

Auf die von der Substratschicht 10 abgekehrte Oberfläche der verbliebenen Schicht 11 aus Kupfer sind ein oder mehrere Halbleiterchips 2 aufgebracht, die zueinander gleich und/oder voneinander verschieden sein können.

Der Halbleiterchip 2, der vorzugsweise ein

Leistungshalbleiterchip ist, kontaktiert mit einer nicht dargestellten Kontaktfläche, die auf einer der Schicht 11 aus Kupfer zugekehrten unteren Oberfläche des Halbleiterchips 2 vorhanden ist, flächig die obere Oberfläche der Schicht 11 aus Kupfer. Beispielsweise ist diese Kontaktfläche mit der

Schicht 11 aus Kupfer verlötet.

Auf der von der Schicht 11 aus Kupfer und der unteren Oberfläche abgekehrten oberen Oberfläche des Chips 2 ist je ein Kontakt mit einer vom Halbleiterchip 2 abgekehrten Kontaktfläche 210 vorhanden.

Ist beispielsweise der Halbleiterchip 2 ein Transistor, ist die Kontaktfläche auf der unteren Oberfläche dieses Halbleiterchips 2 die Kontaktfläche eines Kollektor- bzw.

Drainkontaktes und der Kontakt auf der oberen Oberfläche des Halbleiterchips 2 ein Emitter- bzw. Sourcekontakt, dessen Kontaktfläche die Kontaktfläche 210 ist.

Die gesamte obere Oberfläche des mit dem Halbleiterchip 2 bestückten Substrats 1 ist durch die freiliegenden Teile der oberen Oberfläche der Substratschicht 10, der oberen Oberfläche der Schicht 11 aus Kupfer außerhalb der Halbleiterchips 2 und durch die freie Oberfläche jedes Halbleiterchips 2 selbst gegeben, die durch die obere Oberfläche und die seitliche Oberfläche dieses Chips 2 bestimmt ist.

Auf die gesamte Oberfläche des mit dem Halbleiterchip 2 bestückten Substrats 1 wird im Schritt 301 eine Schicht 3 aus elektrisch isolierendem Kunststoffmaterial unter Vakuum aufgebracht, so dass die Schicht 3 aus elektrisch isolierendem Material die Oberfläche des mit dem Halbleiterchip 2 bestückten Substrats 1 mit den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet. Die Schicht 3 aus elektrisch isolierendem Material folgt dabei der durch die freiliegenden Teile der oberen Oberfläche der Substratschicht 10, der oberen Oberfläche der Schicht 11 aus Kupfer außerhalb der Halbleiterchips 2 und durch die freie Oberfläche jedes Halbleiterchips 2 selbst, die durch die obere Oberfläche und die seitliche Oberfläche dieses Chips 2 bestimmt ist, gegebenen Oberflächenkontur.

Das Aufbringen der Schicht 3 aus elektrisch isolierendem Material in Schritt 301 erfolgt vorzugsweise mit einer oder mehreren der folgenden Vorgehensweisen: Vorhanggießen, Tauchen, insbesondere einseitiges Tauchen, Sprühen, insbesondere elektrostatisches Sprühen, Drucken, insbesondere Siebdrucken, Overmolden, Dispensen, Spincoaten.

Besonders gut kann die Schicht 3 aus elektrisch isolierendem Material auch durch Auflaminieren einer Folie aufgebracht werden, insbesondere einer Folie aus einem Kunststoffmaterial auf Polyi id- oder Epoxidbasis. Zur besseren Haftung kann ein Temperschritt nachfolgen. Die Schicht 3 aus elektrisch isolierendem Material dient als Isolator und als Träger einer im Weiteren aufgebrachten Schicht 4 aus elektrisch leitendem Material.

Typische Dicken der Schicht 3 aus elektrisch isolierendem Material liegen im Bereich von 25-150 μm, wobei größere Dicken auch aus Schichtenfolgen von dünneren Teilschichten aus elektrisch isolierendem Material erreicht werden können. Damit lassen sich vorteilhafterweise Isolationsfeldstärken im Bereich von einigen 10 kV/m realisieren.

Nun wird in Schritt 302 jede zu kontaktierende Kontaktfläche durch Öffnen eines jeweiligen Fensters 31 in der Schicht 3 aus elektrisch isolierendem Material freigelegt.

Eine zu kontaktierende Kontaktfläche ist nicht nur eine Kontaktfläche 210 auf einem Halbleiterchip 2, sondern kann auch jeder durch Öffnen eines Fensters 31 in der Schicht 3 aus elektrisch isolierendem Material freigelegte Bereich der oberen Oberfläche der Schicht 11 aus Kupfer oder einem sonstigen Metall sein.

Die Größe des Fensters, das zum Kontaktieren der Kontaktfläche (210) geöffnet wird, beträgt mehr als 60% der Größe des Bauelements, insbesondere mehr als 80%.

Das Öffnen eines der Fenster 31 in der Schicht 3 aus elektrisch isolierendem Material wird vorzugsweise durch Laserablation vorgenommen.

Danach wird in Schritt 303 jede freigelegte Kontaktfläche 210 des Bauelements und freigelegte Kontaktfläche 112 des Substrats mit einer Schicht 4 aus elektrisch leitendem Material, vorzugsweise Metall, flächig kontaktiert, indem die freigelegten Kontaktflächen 210 und 112 mit den üblichen Verfahren metallisiert und strukturiert und somit planar kontaktiert werden. Beispielsweise kann die Schicht 4 aus elektrisch leitendem Material ganzflächig sowohl auf jede Kontaktfläche 210 und 112 als auch auf die von der Oberfläche des Substrats 1 abgekehrte obere Oberfläche der Schicht 3 aus elektrisch isolierendem Material aufgebracht und danach beispielsweise fotolithographisch so strukturiert werden, dass jede Kontaktfläche 210 und 112 flächig kontaktiert bleibt und über die Kontaktflächen 210 und 112 und die Schicht 3 aus isolierendem Material verlaufende Leiterbahnen 4, 6 entstehen.

Vorzugsweise werden dazu folgende Prozessschritte (semiadditiver Aufbau) durchgeführt:

i) Sputtern einer Ti-Haftschicht von ca. 100 nm Dicke und einer Cu-Leitschicht 4 von ca. 200 nm Dicke (Schritt 303) .

ii) . Fotolithographie unter Verwendung dicker Lackschichten oder von Fotofolien 5 (Schritt 304) .

iii) . Galvanische Verstärkung der freientwickelten Bereiche mit einer elektrisch leitenden Schicht 6. Hier sind Schichtdicken bis 500 μm möglich (Schritt 305) .

iv) . Lackentschichtung und Differenzätzen von Cu und Ti (Schritt 306) .

Es kann auch so vorgegangen werden, dass auf die von der Oberfläche des Substrats 1 abgekehrte obere Oberfläche der

Schicht 3 aus elektrisch isolierendem Material eine Maske aufgebracht wird, welche die Kontaktflächen 210 und 112 sowie Bereiche für die über die Kontaktflächen 210 und 112 und die Schicht 3 aus^' isolierendem Material verlaufenden Leiterbahnen 4, 6 freilässt, und dass dann die Schicht 4 aus dem elektrisch leitenden Material ganzflächig auf die Maske und die Kontaktflächen 210 und 112 sowie die von der Maske freien Bereiche aufgebracht wird. Danach wird die Maske mit der darauf befindlichen Schicht 4 entfernt, so dass nur die flächig kontaktierten Kontaktflächen 210 und 112 und die über die Kontaktflächen 210 und 112 und die Schicht 3 aus isolierendem Material verlaufenden Leiterbahnen 4, 6 auf den maskenfreien Bereichen übrig bleiben.

Jedenfalls ist danach eine Vorrichtung aus- einem Substrat.1 mit Bauelement 2 mit einer Oberfläche, auf der elektrische Kontaktflächen 210, 112 angeordnet sind, bereitgestellt, bei der auf der Oberfläche ein Isolator in Form einer Schicht 3 aus elektrisch isolierendem Material aufgebracht ist, die eng an der Oberfläche anliegt und an der Oberfläche haftet und bei der die Schicht 3 aus elektrisch isolierendem Material bei den Kontaktflächen 210 und 112 jeweils Fenster 31 aufweist, in welchem diese Kontaktfläche 210, 112 frei von der Schicht 3 aus elektrisch isolierendem Material und flächig mit einer Schicht 4 und beispielsweise zusätzlich mit einer Schicht 6 aus elektrisch leitendem Material kontaktiert ist. Spezielle Ausbildungen dieser Vorrichtung ergeben sich aus der vorstehenden Beschreibung.