Method of forming gate patterns for peripheral circuitry and semiconductor device formed thereby
Номер патента: KR100881130B1
Опубликовано: 02-02-2009
Автор(ы): 강춘수
Принадлежит: 주식회사 하이닉스반도체
Получить PDF файл: Открыть в новом окне
Опубликовано: 02-02-2009
Автор(ы): 강춘수
Принадлежит: 주식회사 하이닉스반도체
Получить PDF файл: Открыть в новом окне
Methodology of forming cmos gates on the secondary axis using double-patterning technique
Номер патента: US20150170971A1. Автор: Scott William Jessen,Gregory Charles Baldwin. Владелец: Texas Instruments Inc. Дата публикации: 2015-06-18.